KR20040068300A - 자기 디바이스, 어레이, 자기 메모리 소자, 자기 센서,자기 판독 헤드 및 자기 디바이스 판독 방법 - Google Patents

자기 디바이스, 어레이, 자기 메모리 소자, 자기 센서,자기 판독 헤드 및 자기 디바이스 판독 방법 Download PDF

Info

Publication number
KR20040068300A
KR20040068300A KR10-2004-7009655A KR20047009655A KR20040068300A KR 20040068300 A KR20040068300 A KR 20040068300A KR 20047009655 A KR20047009655 A KR 20047009655A KR 20040068300 A KR20040068300 A KR 20040068300A
Authority
KR
South Korea
Prior art keywords
magnetic
layer
magnetic device
ferromagnetic
layers
Prior art date
Application number
KR10-2004-7009655A
Other languages
English (en)
Inventor
길리에스머레이에프
렌센카스-미치엘에이치
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20040068300A publication Critical patent/KR20040068300A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 서브 마이크론 셀 크기에서 사용될 수 있는 MRAM 셀과 같은 자기 디바이스 셀을 제공한다. 본 발명은 어떠한 판독 동작도 수행되지 않을 때에 스핀 밸브의 두 개의 자화 방향이 서로 반평행하게 되는 저장 상태를 생성함으로써 자기 디바이스 셀을 안정화시키는 방법을 제공한다. 이로써, 스핀 밸브 또는 스핀 터널 접합부에서 자화 방향의 평행 상태가 불안정하게 되는 상기와 같은 소형 크기의 셀이 갖는 문제가 해결된다. 높은 보자력 메모리 층이 낮은 보자력 유지 층과 결합된다. 판독 프로세스는 다음과 같이 간단하게 된다. 비트 라인에 대해서 오직 하나의 펄스 및 워드 라인에서의 저항의 측정이면 본 발명에 따른 자기 디바이스 셀에 저장된 데이터를 결정할 수 있다.

Description

자기 디바이스, 어레이, 자기 메모리 소자, 자기 센서, 자기 판독 헤드 및 자기 디바이스 판독 방법{INCREASED MAGNETIC STABILITY DEVICES SUITABLE FOR USE AS SUB-MICRON MEMORIES}
자기 또는 자기저항 랜덤 액세스 메모리(MRAM)는 플래시 메모리를 계승하는 메모리로서 수 많은 기업들에 의해 현재 연구되고 있다. 이 메모리는 비휘발성 메모리인데, 즉 저장된 정보를 유지시키기 위해서 어떠한 전력도 필요하지 않다. 이는 다른 타입의 메모리가 갖지 못한 장점이다.
MRAM 개념은 미국 하니웰사에 의해서 최초로 개발되었으며 정보를 저장하는 데 자기 다중층 디바이스 내의 자화 방향을 사용하고 정보를 판독하기 위해서는 최종적으로 생성된 저항 차이를 사용한다. 모든 메모리 디바이스에서처럼, MRAM 어레이 내의 각 셀은 "1" 또는 "0"을 나타내는 적어도 두 개의 상태를 저장할 수 있어야 한다.
다른 타입의 자기 저항 효과가 현재 존재하고 있지만 이 중에서도 GMR(Giant Magneto-Resistance) 및 TMR(Tunnel Magneto-Resistance)이 가장 중요한 것들이다. GMR 효과 및 TMR 또는 MTJ(Magnetic Tunnel Junction) 또는 SDT(Spin Dependent Tunneling) 효과가 비휘발성 자기 메모리를 실현할 수 있는 가능성을 제공하고 있다. 이러한 디바이스는 박막들의 스택을 포함하는데 이들 박막들 중 적어도 두 개는 강자성 또는 준강자성 물질이며 이들은 이들 가운데 있는 비자기 물질 층에 의해서 분리된다. GMR은 층간 도전체 층들을 갖는 구조물에서의 자기 저항이며 TMR은 층간 유전체 층들을 갖는 구조물에서의 자기 저항이다. 매우 얇은 도전체가 두 강자성 막들 또는 두 준강자성 막들 간에 배치되면, 복합 다중층 구조물의 유효 동일 평면 저항(effective in-plane resistance)은 상기 막들의 자화 방향이 평행일 때 최소가 되며 자화 방향이 반평행일 때에 최대가 된다. 얇은 유전체의 층간 층들이 두 개의 강자성 막들 또는 준강자성 막들 간에 배치되면, 이 막들 간의 터널링 전류는 상기 막들의 자화 방향이 평행일 때 최대가 되며(이로써 저항은 최소가 되며) 상기 막들의 자화 방향이 반평행일 때 최소가 된다(이로써 저항은 최대가 된다).
자기 저항(magneto-resistance)은 상기 구조물이 평행 자화 상태에서 반평행 자화 상태로 이동할 때의 상기 구조물의 저항의 퍼센티지 증가분으로서 측정된다. TMR 디바이스는 GMR 구조물보다 높은 퍼센티지 자기 저항을 제공하며 이로써 보다높은 신호 및 보다 높은 속도를 제공할 잠재성을 가지고 있다. 최근의 결과에서는 양호한 GMR 셀에서의 자기 저항은 6 내지 9 퍼센트인데 비해 터널링 효과는 40 퍼센트 자기 저항을 보였다.
관심 대상인 GMR 타입의 디바이스는 J.M.Daughton et al, "Applications of spin dependent transport materials", J,Phys.D : Appl.Phys. 32(1999) R169-177에서 개시된 바와 같이 스핀 밸브로서 잘 알려져 있다. 이 구조물에서, 한 강자성 층의 자화는 반강자성 물질(가령, MnO 또는 MnFe) 층과 한 방향으로 고정된다. 다른 층의 자화는 회전하는 데 자유롭지만 비트가 매우 좁을 때에는 재생가능하고 안정된 상태에서 상기 고정된 층에 대해서 평행 정렬 또는 반평행 정렬을 갖는 경향이 있다. 이러한 배향은 자기 메모리 비트의 "0" 또는 "1" 상태에 대응한다. 저항에서의 변화는 두 강자성 층들의 자화가 평행 상태(저저항 상태)에서 반평행 상태(고저항 상태)로 전환되거나 이와 반대로 전환될 때에 관측된다. 셀의 상태는 저항을 측정함으로써 측정될 수 있다.
US-6,252,796은 상기와 같은 스핀 밸브 셀을 개시하는데 여기서 강하게 반평행하게 결합된 층들의 자화 방향을 전체적으로 전환 또는 리셋하기 위해서 그 층에서 전류가 사용되며, 반평행 결합 상태는 항상 존재한다.
슈도 스핀 밸브(pseudo-spin valve)(PSV) 셀은 J.M.Daughton et al, "Applications of spin dependent transport materials", J,Phys.D : Appl.Phys. 32(1999) R169-177에 개시되어 있다. 통상적인 슈도 스핀 밸브 스택(1)은 도 1에 도시되어 있다. 이들 디바이스에서 오정합된 특성을 갖는 두 개의 자기층(2,3),즉 상이한 보자력(coercivity)을 갖는 두 개의 강자성 또는 준강자성 층(2,3)이 존재하며 이로써 보다 낮은 자계에서 한 층은 다른 층보다 전환되는 속도가 빠르다. 강자성 층의 보자력은 자화 방향을 변화시키는데 필요한 자계이다. 두 자기 층(2,3)은 구리 스페이서와 같은 층간 층(4)에 의해 분리된다. 시드 층(5)이 바닥 자기 층(2) 아래에서 양호한 구조를 제공하도록 바닥 자기 층(2) 아래에 제공되며 가령 Ta 캡 층과 같은 캡 층(6)이 산화 방지 층으로서 상부 자기 층(3) 상에 제공된다.
상이한 보자력을 갖는 자기 층(2,3)을 제공하는 것은 가령 동일한 물질로 구성되지만 두께가 다른 두 개의 자기 박막을 제공함으로써 수행된다. 이 경우에, 보다 얇은 막(3)이 보다 낮은 자계에서 전환되고 낮은 보자력 층 또는 "소프트" 막이며, 보다 두꺼운 막(2)은 보다 높은 자계에서 전환되고 높은 보자력 층 또는 "하드" 막이다. 비교적 낮은 자계를 인가하게 되면 오직 "자기적으로 소프트한" 층(3)의 자화 배향이 변경되며 보다 강한 자계는 두 층(2,3)의 자화 배향 모두를 전환시킨다. 이러한 슈도 스핀 밸브 셀(1)의 저항은 하드 막(2)의 자화 방향이 소프트 막(3)의 자화 방향과 정렬되는 자계에서 가장 낮게 된다.
이러한 슈도 스핀 밸브 MRAM 셀에서 "1" 또는 "0"을 기록하기 위해서, 각기 양의 자계와 음의 자계가 상기 셀에 인가되며 상기 자계의 강도는 높은 보자력 층(2)의 자화 방향을 변화시키기에 충분하게 커야 한다. 이 높은 보자력 층(2)은 또한 "메모리 층"으로서 알려져 있다. 이 높은 보자력 층(2)의 자화 방향을 변화시키기에 충분하게 큰 자계를 인가함으로써, 낮은 보자력 층(3)의 자화 방향도 역시 배향된다. 기록 동작은 자기 요소 바로 위에 제조되어 그 자기 요소와 유도성으로 결합되는 도전체에 의해서 수행된다. 도전체 아래로 이동하는 전류 펄스는 도전체의 면에 평행하고 그의 표면에 인접한 자계를 생성한다. 기록 전류는 자화 방향 전환 자계보다 큰 자계를 상기 자기 요소 내부로 결합시켜서 이진 상태를 전환시키도록 적절하게 설계되어야 한다. 반대되는 비트를 기록하기 위해서, 기록 전류의 방향은 역전된다.
낮은 보자력 층(3)은 높은 보자력 층(2) 내에 저장된 저장 상태를 판독하는 수단으로서 기능하며 이로써 "기준 층"으로서 알려져 있다. 낮은 자계가 인가되면, 낮은 보자력 층(3)의 자화 방향이 높은 보자력 층(2)에 대해 평행 또는 반평행인 상기 낮은 자계와 정렬되도록 전환되며 이 때에는 높은 보자력 층(2)의 자화 방향은 전환되지 않는다. 인가된 전압을 제거하면, 기준 층의 배향은 평행 구성 또는 반평행 구성 중 어느 구성이 기록되었는지와 상관없이 안정 상태가 되어야 한다. 이 평행 구성 및 반평행 구성은 서로 다른 저항을 가지기 때문에, 이들 저항이 이후에 판독되어 "1" 또는 "0"의 기록 여부를 결정하게 된다.
다수의 MRAM 셀을 포함하는 MRAM 어레이에서, 전환 전계를 생성하는 전류를 운반하는 직각 라인들이 각 비트 아래 및 위를 이동한다. 각 비트는 전류가 오직 하나의 라인에만 인가될 때에는 전환되지 않지만 전류가 선택된 비트에서 교차하는 두 라인들 모두를 통과할 때에는 언제나 전환되도록 설계된다.
층간 구리층을 갖는 자기 다중층과 층간 유전체 층을 갖는 터널링 자기 다중층 간의 물리적 유사성 및 자기적 유사성을 고려하면, 터널링 메모리 셀은 PSV 셀과 동일한 방식으로 구성될 수 있지만 여기에서는 J.M.Daughton et al, "Applications of spin dependent transport materials", J,Phys.D : Appl.Phys. 32(1999) R169-177에 개시된 바와 같은 몇몇 한계 사항이 존재하는데 이러한 사항의 실례는 셀을 전환시키는데 도움이 되지 않는 보다 작은 감지 전류를 사용하는 것이다. 이는 PSV 셀의 경우에서보다 TMR 셀의 경우에서 추가적인 컨택트 및 보다 낮은 밀도를 필요로 하게 된다.
통상적인 TMR 구조물은 S.Tehrani et al., "Progress and outlook for MARM technology", IEEE Transactions on Magnetics, Vol.35, No.5, September 1999에서 개시되며 본 출원의 도 2에서 개시된다. TMR 물질 스택(10)은 두 개의 자기 층, 즉 고정된 자기 층(11) 및 자유 층(12)을 포함하며 이 두 층은 가령 NiFe로 구성되며 가령 AlOx와 같은 얇은 유전체 장벽(13)에 의해 분리되며 또한 이 스택(10)은 고정 자기 층(11)의 극성을 고정된 방향으로 고정시키기 위해서 IrMn와 같은 고정 메카니즘 층(14)을 더 포함한다. 결합되지 않은 자유로운 강자성 막의 경우, 이 막의 자화 방향은 최종 인가된 포화 자계의 방향을 나타내는 자기 이력 특성을 보인다. 만일 포화 자계가 인가된 다음에 제거되면, 상기 자유 층의 자화 방향은 상기 자계의 방향을 따른다. 인가된 포화 자계의 방향이 반대로 되고 그 이후에 다시 제거되면, 이 자유 막의 자기 방향은 반대로 된다. 이로써, 자계가 제로로 인가될 때에는 어느 한 배향이 가능하게 된다.
바닥 전극(15)과 상부 전극(16)이 다중층 스택의 아래 및 위에 제공된다.이 자유 자기 막(12)의 극성 방향은 정보를 저장하는데 사용되며 자유 층(12)의 자화는 기록 동작을 위해서 역전될 필요가 있다.
셀(10)의 저항은 크며 감지 전류는 작다(마이크로암페어). 메모리 비트의 저항은 고정 층(11)에 대한 자유 층(12)의 상대적인 배향인 평행 또는 반평행 상태에 따라서 작거나 크다. 외부에서 인가된 자계는 (고정층(11)의 자화 방향에 대해 평행 또는 반평행인) 두 자화 상태들 사이에서 자유 층(12)의 자화 방향을 전환시킨다.
상기 셀의 MR 비율 및 절대 저항의 균일성은 이러한 아키텍쳐에서는 매우 중요한데 그 이유는 TMR 저항의 절대값이 판독 모드 동안 기준 셀과 비교되기 때문이다. 만일 메모리 블록 내의 능동 디바이스 저항이 큰 저항 변화를 보인다면, 상기 디바이스 저항이 기준 셀의 저항과 비교될 때에 신호 오차가 발생한다. TMR 셀(10)의 저항은 AlOx장벽(13)의 두께에 지수 함수적으로 의존한다. 그러므로, AlOx장벽(13)의 두께의 편차가 작을 때에 저항의 편차가 커진다.
TMR 구조물은 또한 US-5,936,293 및 US-6,052,263에 개시되어 있다.
TMR 다중층 디바이스(10)에서, 감지 전류 Is는 전자가 장벽층(13)을 통과해야 하기 때문에 층의 면에 대해 수직으로 인가되어야 한다(CPP : 면에 수직인 전류). PSV(1)와 같은 GMR 디바이스에서, 감지 전류 Is는 통상적으로 층들과 동일 면으로 흐르지만(CIP : 동일 면 전류), CPP 구성은 보다 큰 자기 저항 효과를 제공한다. 이러한 CPP GMR 구성의 실례는 이중 스핀 밸브이며 이는 두 개의 낮은 보자력 층들로 둘러 싸여 있는 하나의 높은 보자력 층을 갖는다. 저항은 상부에서 바닥으로 측정된다. 이 경우에, MR 효과는 2 배가 된다.
메모리 밀도의 차원에서, 수 년 내에 메모리 소자는 200*200 ㎚보다 커서는 안된다. 이러한 소형 메모리 셀의 크기로 인해서 심각한 마이크로 자기적 문제가 야기되는데 이는 MRAM의 안정성에 영향을 준다. 유사하게 작은 강자성 입자들은 실온에서 강자성 상태이지만 장기간 동안에는 이들 도메인 구조물의 안정성에 대해서는 알려진 바가 없다. 단일 자기 층으로 구성된 작은 구조물의 경우에, 탈자화 자계(demagnetising field)는 실제적으로 단일 도메인 상태(a single domain state)를 안정화시키는 것을 돕는다. 그러나, 스핀 밸브의 경우에, 두 개의 강자성 또는 준강자성 층이 존재하기 때문에 최저 에너지 상태는 2 자화 방향이 반평행하게 정렬될 때에 이루어진다. 이로써, 그 셀의 평행 상태는 준안정 상태이며 두 자기 층들의 자화 방향이 보다 낮은 에너지 상태를 갖는 반평행 구성으로 이동할 가능성이 높다.
이러한 알려진 MRAM 셀들의 단점은 이들이 특정한 방식으로 판독되어야 한다는 것이다.
고정 자화 방향을 갖는 스핀 밸브의 경우, 데이터는 자유 자기 층 내에 저장되고 물론 이 자기 층은 판독 동작에 의해서 영향받지 말아야 한다. 이 경우에, 셀의 절대 저항은 그의 내용을 알기 위해 측정되는데, 필요하다면 기준 셀에 대해서 차별적으로 측정된다. 셀은 통상적으로 트랜지스터인 스위칭 소자에 의해서 선택되는데 이는 이 경우에는 셀마다 하나의 트랜지스터가 필요함을 의미한다.
PSV 셀의 경우에, 다수의 셀(N 개)이 워드 라인에서 직렬로 접속된다. 판독 동작은 (직렬로 접속된 N 개의 셀을 갖는) 워드 라인의 저항을 측정함으로써 수행되고 이어서 작은 양의 펄스 및 음의 펄스가 요구된 비트 라인에 인가된다. 이에 수반되는 자계 펄스는 2 개의 자기 층들의 자화 방향 전환 자계들 간에 존재하며, 이로써 보다 높은 전환 자계를 갖는 층(데이터 저장 층)은 변화되지 않은 상태로 존재할 것이며 다른 층의 자화 방향은 설정된 방향에서 반대 방향으로 역전될 것이다. 이로써 워드 라인에서 생성되는 저항 변화의 부호로부터, 그 셀의 워드 라인과 비트 라인의 교차점에서 "1" 아니면 "0"의 기록 여부를 알 수 있다.
발명의 개요
본 발명의 목적은 셀들로 구성된 열 상에서 개별 셀을 판독할 수 있는 가능성이 증가된 MRAM 셀을 제공하는 것이다.
이 목적은 본 발명에 따른 자기 디바이스에 의해서 성취된다. 이러한 디바이스는 비자기 스페이서 층에 의해 분리되는 제 1 강자성 또는 준강자성 층 및 제 2 강자성 또는 준강자성 층을 포함하며 이로써 다중층 구성을 형성한다. 상기 제 1 강자성 또는 준강자성 층은 제 1 값의 보자력을 가지며 메모리 층으로서 사용되며 상기 제 2 강자성 또는 준강자성 층은 상기 제 1 값보다 낮은 제 2 값의 보자력을 갖는다. 또한, 상기 디바이스는 이 디바이스가 휴지 상태(rest state)로 존재할 때에 상기 제 1 강자성 또는 준강자성 층과 상기 제 1 강자성 또는 준강자성 층의 자화 방향들을 서로 반평행인 상태로 되게 하는 강제 수단을 포함한다.
이 실시예에서, 상기 강제 수단은 자기 이방성(magnetic anisotropy)을 사용할 수 있다. 이 경우에, 상기 제 2 강자성 또는 준강자성 층의 조성은 상기 제 1 강자성 또는 준강자성 층으로부터 발생하는 표유 자계(stray field)보다 낮은 보자력 값을 갖도록 선택될 수 있다.
다른 실시예에서, 상기 강제 수단은 형상 이방성(shape anisotropy)을 사용할 수 있다. 이 경우에, 상기 제 1 강자성 또는 준강자성 층 및 상기 제 2 강자성 또는 준강자성 층은 서로 다른 형상을 갖는다.
상기 강제 수단은 스페이서 층을 통해 상기 제 1 강자성 또는 준강자성 층과 상기 제 2 강자성 또는 준강자성 층 간의 층간 결합을 사용할 수 있다. 상기 스페이서 층은 상기 제 1 강자성 또는 준강자성 층과 상기 제 2 강자성 또는 준강자성 층 간의 층간 결합이 디바이스의 휴지 상태 동안 상기 두 층들의 자화 방향을 서로 반평행 상태로 되게 하도록 선택되는 두께를 갖는다.
본 발명에 따른 자기 디바이스는 스핀 터널 접합부를 포함한다. 이와 달리, 자기 디바이스는 GMR 효과를 기반으로 할 수 있다.
본 발명은 또한 상술된 실시예들 중 어느 하나에 따른 자기 디바이스들의 어레이를 제공한다.
일 실시에서, 상기 어레이는 본 발명에 따라서 휘트스톤 브리지 구성을 갖는 4 개의 자기 디바이스를 포함한다.
다른 실시예에서, 상기 어레이는 열에서 직렬로 접속되며 행에서도 직렬로 접속되는 자기 디바이스들로 구성된다. 이 어레이는 하나의 행 및 하나의 열 상에 전위를 인가하여 상기 하나의 행 및 상기 하나의 열의 교차점에서 상기 자기 디바이스 상에 저장된 값을 나타내는 판독값을 판독하는 판독 회로를 더 포함한다. 이 판독 회로는 단일 전기 펄스를 상기 하나의 행 및 상기 하나의 열에 인가하여 상기 판독값을 판독한다. 이러한 어레이에서, 상기 자기 디바이스 상에 저장된 값은 이진 코드의 "0" 또는 "1"을 나타낸다.
본 발명은 또한 본 발명에 따른 자기 디바이스의 임의의 실시예로 된 자기 센서 또는 자기 메모리 소자 또는 자기 판독 헤드를 제공한다.
또한, 본 발명은 인가된 자계를 변화시킴으로써 디바이스의 저항을 변화시키는 것을 기반으로 하는, 본 발명의 상기 실시예들 중 어느 하나에 따른 자기 디바이스를 판독하는 방법을 제공한다. 다른 실시예에서, 본 발명은 인가된 자계를 변화시킴으로써 자기 굴절 효과(magneto-refractive effect)를 변화시키는 것을 기반으로 하는, 본 발명의 상기 실시예들 중 어느 하나에 따른 자기 디바이스를 판독하는 방법을 제공한다.
본 발명에서 본질적인 것은 언제나 우선적으로 두 개의 강자성 또는 준강자성 층들의 자화 방향을 서로 반평행한 방향으로 정렬시키는 자기저항 다중층 디바이스(가령, 스핀 밸브 또는 스핀 터널 접합부)가 설계되어야 한다는 것이다. 이를 가능하게 하는 3 개의 가능한 방식은 자기 이방성, 형상 이방성 및 층간 결합이다. 본 발명에 따른 디바이스는 특히 아주 작게 소형화되는 디바이스에서 적합하다.
본 발명의 분야에서 계속되는 개발과 변화 및 진보가 있지만, 본 발명의 개념은 이전의 종래 기술과는 다른 실질적으로 신규한 개선 사항을 포함하며 보다 효율적이면서 신뢰할만한 디바이스를 제공한다. 특히, 대부분 층들 간의 결합을 피할려고 노력하지만, 본 발명은 두 개의 강자성 또는 준강자성 층들 간의 결합을 이용한다. 강자성 층은 다수의 층들로 존재한다.
본 발명의 목적 및 특징이 본 발명의 원리를 예시적으로 설명하는 첨부 도면을 참조한 다음의 상세한 설명 부분으로부터 분명해질 것이다. 다음의 발명의 상세한 설명 부분은 본 발명을 예시적으로 설명하는 것이지 한정하는 것은 아니다. 이 부분에서 인용된 참조 부호는 첨부 도면을 참조하면 된다.
본 발명은 상이한 층들 간의 반평행 결합(anti-parallel coupling)을 갖는 자기 디바이스(magnetic device), 특히 비활성 자기 메모리에 관한 것이며, 또한 자기 기록을 위한 판독 헤드 및 자기 센서 및 이러한 디바이스들의 사용 방법에 관한 것이다.
도 1은 종래 기술에 따른 슈도 스핀 밸브 스택의 도면,
도 2는 종래 기술에서 알려진 통상적인 TMR 물질 스택의 도면,
도 3(a) 및 도 3(b)는 본 발명에 따른 각각의 기록 상태 및 판독 상태에서의 MRAM 셀의 "0" 상태 및 "1" 상태를 설명하는 도면,
도 4(a) 및 도 4(b)는 통상적인 데이터 저장 방법 및 본 발명의 방법에서의 MRAM 셀 판독 라인을 나타내는 도면,
도 5는 NiFeCo 막들의 조성에 대한 이방성 자계의 의존도를 나타내는 그래프,
도 6은 구리 스페이서 두께에 대한 층간 결합 정도의 의존도를 나타내는 그래프,
도 7은 GMR 기반 MRAM의 일부의 도면,
도 8은 TMR 기반 MRAM의 일부의 도면,
도 9(a) 및 도 9(b)는 상기 소자를 기록 및 판독하는 TMR 소자와 연관된 비트 라인과 워드 라인을 통과하는 전류를 각기 도시한 도면.
본 발명은 특정 실시예에 대해서 그리고 첨부 도면을 참조하여 기술되지만 본 발명은 여기로만 한정되는 것이 아니라 오직 청구 범위에 의해서 한정된다. 도면은 오직 설명하기 위한 것이며 한정하기 위한 것이 아니다. 도면에서, 디바이스 및 층의 크기는 설명의 목적을 위해서 확대 또는 축소되었다.
본 발명에 따른 자기 디바이스는 구조적으로 종래 기술에서 알려진 PSV와 유사하며 가령 도 3(a) 및 도 3(b)에 도시되어 있다. 이 디바이스는 비자기 스페이서 층(23)에 의해 분리되는 적어도 두 개의 강자성 또는 준강자성 층들(21,22)을 포함하며 다중층 구조물(20)을 형성한다. 상기 강자성 층들 중 하나의 층(가령, 층(21))은 높은 보자력 층이며 다른 강자성 층(22)은 낮은 보자력 층이다. 이 낮은 보자력 층(22)은 가령 20 Oe 보다 낮은 보자력 값을 가지며 높은 보자력 층(21)은 20 Oe 내지 200 Oe 범위의 보자력 값을 갖는다. 이 높은 보자력 층(21)은 메모리 층으로 사용되는데 즉 이 층(21)의 자화 방향이 셀(20) 내에 저장되는 "O" 또는 "1" 값을 결정한다. 메모리 층(21)의 보자력 값은 강자성 층(22)의 보자력 값보다 크다. 본 발명에 따라서, 자기 디바이스(20)는 두 강자성 층(21,22)의 자기배향을 디바이스의 휴지 상태 또는 정상 상태에서 서로 반평행한 상태로 만드는 강제 수단을 더 포함한다. 휴지 상태 또는 정상 상태는 낮은 전계 또는 제로 전계 상태를 말한다. 여기서, 낮은 전계 상태는 지구의 자계(50 A/m)이거나 주위 환경에 의해 인가된 임의의 다른 환경적 자계이다. 상기 강제 수단은 이하에서 보다 상세하게 설명될 것이다.
종래 기술 MRAM 저장 방법에서처럼, 본 발명에 따른 자기 디바이스(20) 내에 데이터를 저장하기 위해 충분하게 높은 기록 자계가 사용되며 이로써 높은 보자력 층(21)의 자화 방향이 재배향된다. 높은 보자력 층(21)은 메모리 층이다. 종래 기술에 대해서, 낮은 보자력 층(22)은 (0 내지 20 Oe 범위의 보자력 값을 갖는) 매우 낮은 보자력 층이며 높은 보자력 층(21)은 (20 내지 200 Oe 범위의 보자력을 갖는) MRAM 내의 현재의 존재하는 낮은 보자력 층과 비슷한 보자력을 가지며 높은 보자력 층(21)은 쉽게 전환될 수 있어야 한다.
값 "1" 및 "0"을 나타내는 셀(20)에 대한 저장 상태가 도 3(a)에 도시되어 있다. 셀들의 어레이에서 기록을 위한 셀(20)을 어드레스하기 위해서, 필요한 기록 전류의 절반 값이 한 행에 인가되고 동일한 전류가 한 열에 인가된다. 전체 전류는 그 어레이 내의 단일 셀을 어드레스한다. 이러한 절반 선택 프로세스에서는 전환 전계의 절반을 인가하고 제거하면 셀이 그의 초기 상태로 되도록 각 셀의 자기 이력 루프가 충분하게 정방형이 될 필요가 있다. 메모리 상태는 생성된 총 자계가 하드 자기 층(21)의 전환 자계를 초과하도록 결합된 워드 전류와 감지 전류를 인가함으로써 셀(20) 내에 기록된다. 가령, "1" 상태를 기록하기 위해, 양의자계에 대응하는 워드 전류가 인가되며, "0"의 상태를 기록하기 위해, 워드 전류가 반대 방향으로 인가된다. 양의 자계가 인가되면, 하드 자기 층(21)의 자화 방향이 가령 우측으로 즉시 전환되며 소프트 자기 층(22)의 자화 방향도 동일한 방향으로 전환된다. 휴지 상태에서 하드 자기 층(21) 및 소프트 자기 층(22)의 자화 방향을 서로 반평행하게 만드는 강제 수단이 제공되며 이로써 "1" 상태가 하드 자기 층(21) 내에 기록되고 (기록 전류에 의해 인가되는) 자계가 제거될 때 소프트 자기 층(22)의 자화 방향은 반평행 방향으로 전환된다.
본 발명에 따라서, 낮은 보자력을 갖는 층(22)은 충분하게 자기적으로 소프트하게 되며 이로써 그의 자화 방향은 휴지 상태 즉 자계가 제거될 때에 상기 메모리 층에 대해서 반평행하게 된다. 이 낮은 보자력 층(22)은 이제부터 자기 유지 층(magnetic keeper layer)으로 지칭되는데 그 이유는 이 층이 메모리 층(21)으로부터의 표유 자속(stray magnetic flux)이 복귀될 수 있게 하기 때문이다. 이 자기 유지 층(22)으로 인해서, 제로 외부 자계(Happlied=0) 또는 낮은 외부 자계(가령, Happlied= 50 A/m)에서의 모든 셀들은 셀의 내용에 무관하게 낮은 에너지 상태인 반평행 자화 배향 상태를 갖는다. 또한, 이들은 동일한 고저항을 갖는다.
MRAM 셀(20)의 내용을 판독하기 위해서, 판독 펄스가 자기 유지 층(22)의 자기 배향을 설정하고 높은 보자력 메모리 층(21)의 자화 배향을 결정하기 위해서 사용된다. 이는 도 3(b)에 도시되어 있으며 이 도면에서 값 "0" 또는 "1"을 나타내는 셀(20)이 판독 상태에서 도시된다. 메모리 상태는 도 3(b)에 도시된 바와 같이 외부 자계 Happlied를 인가함으로써 셀(20)로부터 판독되며 여기서 상기 외부 자계는 소프트 자기 층(22)의 자화 방향을 전환시키기에는 충분하게 크며 하드 자기 층(21)의 자화 방향을 전환시키지는 못하도록 충분하게 작다. 셀(20) 판독에서의 소프트 자기 층(22)의 자화 방향은 인가된 외부 자계 Happlied와 이미 정렬되거나 그 자계 방향과 정렬되도록 전환된다. 이로써, 하드 자기 층(21)의 자화 방향이 인가된 외부 자계 Happlied와 정렬된 상태(도 3(b)에서는 "0" 상태)를 저장하는 셀(20)에 대해서, 소프트 자기 층(22)의 자화 방향은 반평행 상태에서 평행 상태로 전환된다. 하드 자기 층(21)의 자화 방향이 인가된 외부 자계 Happlied와 반평행인 상태(도 3(b)에서는 "1" 상태)를 저장하는 셀(20)에 대해서, 소프트 자기 층(22)의 자화 방향은 상기 외부 자계와 평행한 상태가 되며 이로써 어떠한 전환 동작도 발생하지 않는다. 그러므로, "0" 상태의 저항은 높게 유지되며(두 자화 방향이 모두 반평행 상태로 유지되고), "1" 상태의 저항은 낮게 유지된다(두 자화 방향이 모두 평행 상태로 유지된다).
이러한 저장 메카니즘이 MRAM에 대해서 사용될 때, 셀 크기가 보다 작을 수록 낮은 에너지 저장 상태(두 자화 방향이 모두 반평행인 상태)가 평행한 정렬 상태가 유지되어야 하는 경우보다 매우 안정된 상태가 된다. 셀 판독 시에, 셀 중 몇 개는 평행한 상태로 전환될 필요가 있지만 이 상태는 판독 시간 동안만 필요한데 즉 평행한 상태는 약 1 ns 판독 시간 동안 안정된 상태로 유지된다. 판독 동작 동안 외부 자계의 존재는 평행 상태를 안정화시킨다.
본 발명에 따라 MRAM 셀(20) 내에 데이터를 저장하는 방법에 있어서, 모든 셀(20)은 휴지 상태에서 그의 내용과 상관없이 즉 셀(20) 내에 저장된 값이 "1" 또는 "0" 인지와 상관없이 동일한 저항을 갖는다. 이러한 측면의 장점은 MRAM 어레이의 경우 판독 동작 동안 셀들의 라인마다 오직 하나의 트랜지스터가 사용된다는 것이다. 도 4에서, 데이터가 기록되는 셀들의 라인이 도시된다.
통상적인 데이터 저장 방법(도 4(a))이 사용되면, 선택된 MRAM 셀(30)의 저항을 판독하는 것은 워드 라인의 총 저항을 판독 또는 측량함으로써 간단하게 수행되지는 않는다. 이는 워드 라인 상의 저항이 또는 그 라인 내의 모든 다른 셀들 내의 데이터에 의존하기 때문이다. 이러한 문제는 통상적으로 판독될 셀(30)에 판독 펄스(31)를 먼저 가령 양을 방향으로 (워드 라인에 대해 직각으로 연장된 비트 라인을 통해서) 전송함으로써 해결될 수 있다. 셀(30)의 저항이 이어서 측정되며 이후에 음의 펄스(32)가 전송된다. 저항이 다시 측정되며 두 저항에 대해 감산을 수행한 후에 판독될 셀(30)의 저항값이 알려진다. 이러한 판독 방법은 속도가 매우 느리다.
도 4(b)는 행들 및 열들에서 직렬로 구성된 본 발명에 따른 자기 디바이스들의 어레이의 일부를 도시한다. 본 발명에 따라서 그리고 도 4(b)에 도시된 바와 같이, 오직 하나의 판독 펄스(33)만이 특정 셀(34)을 판독하는 데 필요하다. 이 판독 펄스는 판독 회로(도시되지 않음)에 의해서 제공되며 어드레스된 요소의 저항도 또한 이 판독 회로에 의해서 판독된다. 측정된 저항은 판독될 셀(34)의 상태의 절대 측정치이다. 기준값은 알려져 있다. 펄스(33)가 인가되고 저항이 변하면, 셀(34)의 내용이 "1"로 알려지며 저항이 변하지 않는다면 그 내용은 "0"으로 알려진다. 또한, 반대 방식이 사용되면 결과도 반대로 된다. 저항 측정은 워드 라인 상에 존재하는 다른 요소와는 독립적인데 그 이유는 이들이 모두 휴지 상태에서는 동일한 저항을 갖기 때문이다. 그러므로, 워드 라인 상의 어드레스되지 않은 요소의 저항은 모두 동일하고 또한 알려져 있기 때문에, 이 저항이 영향을 미치는 정도는 허용될 수 있다. 본 발명에 따른 디바이스의 이러한 특성은 GMR 및 TMR에서 사용된다.
본 발명의 제 1 실시예에 따라서, 디바이스의 휴지 상태에서 디바이스를 반평행 상태로 만드는 강제 수단은 자기 이방성을 이용한다. "자기 유지 층(22)"의 조성은 매우 극도로 낮은 보자력을 갖도록 선택된다. 이 낮은 보자력은 높은 보자력 층(21)으로부터 발생하는 표유 자계보다 낮아야 한다. 만일 그러하다면, 상기 자기 유지 층은 반평행 상태로 이동할 것이다. 상기 표유 자계의 크기는 여러 가지 이유 때문에 측정하기 어려운데 가령 표유 자계가 균일하지 않으며 높은 보자력 층의 종횡비(aspect ratio) 및 이 층의 물질의 자기 모멘트에 의존하기 때문이다. 그러나, 만일 보자력이 낮을 수록 더 양호하다면, 상기 자기 유지 층(22)의 조성은 가령 도 5를 사용하여 선택될 수 있다. MRAM에서의 자계가 그 물질이 자기적으로 변화되기 용이한 축을 따라 인가된다고 가정하면, 도 5에 도시된 바와 같이 이방성 자계는 보자력과 등가적이 된다. 이 도면으로부터, 가령 Ni80Fe20합금(퍼멀로이)이 우수한 후보 물질이 될 수 있다. (높은 보자력 HK을 갖는) 다른 강자성 층도 또한 도 5로부터 선택될 수 있다. 이 경우는 워드 라인 및 비트 라인으로부터 생성되는 최대 자계 강도를 고려해야 한다. 자화 정도 * 두께가 두 강자성 층에 대해서 동일한 경우에 가장 안정한 반평행 센서가 획득된다. 이런 경우에는 어떠한 표유 자계도 존재하지 않게 된다. 그래서, 한 층으로부터 생성된 모든 자계는 자기 유지 층을 통해서 복귀될 수 있다. 그러나, 반대로 자화 정도 * 두께가 두 강자성 층에 대해 서로 상이하면, 반평행 상태의 에너지 레벨을 높게 하는 표유 자계가 존재할 것이다. 이 디바이스가 지구 자계에서 사용되면, 두 층을 구성하는 물질 종류, 이들의 형상, 두께 및 크기는 상기 지구 자계가 상기 자기 유지 층의 자화 정도를 변화시키지 않도록 선택되어야 한다.
그러나, 가평 퍼멀로이 막과 같은 낮은 보자력 층의 두께가 매우 중요한 사항인데 그 이유는 그 보자력이 두께가 증가하면 증가하기 때문이다. 그래서, 보자력 값이 박막에 경우에는 낮기 때문에 낮은 보자력을 위해서 NiFe 박막을 사용하는 것이 바람직하다. 이는 가령 J.K. Kirk 등의 J.Phys. D: Appl. Phys. 34(2001)에 개시되어 있으며 이 문헌의 도 2는 보자력 값을 퍼멀로이 두께의 함수로서 도시하고 있다.
단일 강자성 층을 소정 폭(통상적으로 약 도메인 벽의 폭)을 갖는 직사각형 입자로 만들 수 있다면, 자화 방향은 긴 축을 따르는 방향을 갖는 단일 도메인 상태로 존재하게 된다. 그러나, 두 개의 강자성 층이 존재하면, 이 두 층의 자화 M의 반평행 구성은 소정의 종횡비에서 에너지적으로 보다 바람직하다. 이 소정의 종횡비는 본 기술 분야의 당업자에 의해서 계산될 수 있거나 실험에 의해서 결정될수 있다. 자기 유지 층(magnetic keeper layer)(22)이 충분하게 낮은 보자력을 가지면, 소형 입자가 언제나 반평행 상태로 전환된다.
본 발명의 제 2 실시예에 따라, 디바이스의 휴지 상태에서 디바이스를 반평행 상태로 만드는 강제 수단은 형상 이방성을 이용한다. 긴 축을 따라 놓이도록 연장된 작은 강자성 입자 내에서의 자화는 휴지 상태에서 우선적으로 반평행 상태를 형성하도록 되어야 한다. 이 실시예는 가령 스트립 물질과 같은 연장된 자기 물질은 그의 긴 축 방향을 따라서 그 자체적으로 자화되는 경향이 있음을 이용한다. 심지어 두 층들이 동일한 합금으로 구성되어도 높은 보자력 층은 두 층들 중 한 층의 높은 종횡비를 사용하여 생성될 수 있다. 제 2 층(낮은 보자력 층)이 낮은 종횡비를 가지면 반평행 상태는 언제나 획득될 수 있는데 그 이유는 이 낮은 종횡비 입자의 자화 방향은 회전될 수 있어서 반평행 정렬을 형성할 수 있기 때문이다.
통상적으로, 다중층 구조물 내의 서로 다른 층들은 동일한 형상을 가지지만 본 발명에서는 서로 다른 보자력을 획득하기 위해서 가령 상이한 방향에서 큰 축 및 작은 축을 갖는 (또는 자화되기 용이한 축들을 갖는) 타원형의 서로 다른 형상을 갖는 높은 보자력 층과 낮은 보자력 층이 사용될 수 있거나 스핀 터널 접합부 또는 GMR-CPP 경우에는 소프트 자기 층은 연속형이며 하드 자기 층은 작은 스트립으로 에칭된다.
본 발명의 제 3 실시예에 따라, 디바이스의 휴지 상태에서 디바이스를 반평행 상태로 만드는 강제 수단은 층간 결합(중간 층(23)을 통한 결합)을 이용하며 이결합은 종종 RKKY 층간 결합으로 지칭된다. Cu 층 두께 대 이 층간 결합 정도를 나타내는 그래프가 도 6에 도시된다. 3 개의 피크를 볼 수 있는데 이 중 오직 처음 두 개만이 매우 구별되게 나타난다. 중간 층이 큰 두께일 때 샘플들은 분리된다. 알려진 디바이스에서 이는 바람직한 상태이다. 도 6에서 최소 결합 강도와 일치하는 구리 층 두께(약 1.8 ㎚)를 선택함으로써, 반평행 상태의 에너지 레벨이 낮아질 수 있다. 도 6에는 도시되지 않지만 존재하는 다른 최소 결합 강도는 0.8 ㎚의 구리 층 두께이다. 구리 대신에 사용될 수 있는 물질은 Fe/Cr 다중층에서는 Ru, Rh, Au, Ir 또는 Cr이다. 이로써, 본 발명의 이 실시예는 휴지 상태에서 높은 보자력 층과 낮은 보자력 층의 반평행 상태를 형성하도록 선택되는 두께를 갖는 얇은 도전성 금속성 중간 층을 포함한다. 이 층간 결합은 그 자체로 사용되거나 상술된 다른 실시예들과 함께 사용되어 반평행 정렬을 구성한다.
GMR 디바이스 및 TMR 디바이스 모두는 본 발명에 따른 반평행 상태 원리로 사용될 수 있다.
본 발명에 따른 디바이스의 자기 층들은 바람직하게는 초 당 암스트롱 두께 범위의 증착 레이트로 고진공 기계 내에서 스퍼터링 증착된다. 특히 PVD, 평면 마그네트론 스퍼터링(planar magnetron sputtering) 및 이온 빔 증착이 성공적이다. 또한, 디바이스의 품질은 다소 떨어지더라도 기화 또는 전기 증착을 사용할 수 있다.
자기 층들의 자기 특성을 제어하는 것이 중요한데 이는 증착 프로세스에 대해 특정한 요구 조건을 필요로 한다. 가령, 가장 강자성이 강한 물질은 원자 단위 스케일 상에서 배열하는 것과 연관된 고유한 자기적 이방성을 가지고 있다. 이 이방성의 방향은 웨이퍼 양단에 자계를 인가함으로써 층 증착 동안 설정될 수 있다. 이로써 생성된 단일축 이방성은 층의 자화 시에 자기적으로 자화되기 쉬운 방향 및 어려운 방향으로서 관측된다. 이방성 축이 그 물질의 자화 전환 동작에 영향을 주기 때문에, 증착 시스템은 증착 동안 통상적으로 20 내지 100 Oe 범위의 균일한 자계를 웨이퍼 양단에 인가할 수 있어야 한다. 또한, 보자력도 증착 프로세스에 의존하기 때문에 자기 합금 물질의 선택 및 증착 조건을 통해서 제어되어야 한다. (소프트 및 하드) 자기 막은 바람직하게는 각각 균일한 두께를 가져야 한다.
모든 다른 층들은 통상적인 디바이스의 슈도 스핀 밸브에서 사용된 층들과 유사하다.
본 발명은 또한 TMR 디바이스에서 절연 터널 장벽을 포함한다. 이 절연 터널 장벽을 생성하기 위한 다양한 방법이 알려져 있다. 최상의 결과는 금속성 알루미늄 층을 증착하고 가령 프라즈마 산화, 공기 중 산화, 이온 빔 산화, 글로우 방전 플라즈마(glow-discharge plasma)에 의한 산화, 원자적 산소 노출 또는 자외선 여기 O2노출 방법에 의해서 상기 증착된 층을 산화시킴으로서 형성된 AlOx터널 장벽 층의 경우에 획득된다. 이 터널 장벽은 매우 얇으며 바람직하게는 20 Å 이하이다. 이 장벽은 핀홀이 존재하지 않아서 매우 평탄해야 할 뿐만 아니라 웨이퍼 상에서 매우 균일해야 되는데 그 이유는 AlOx두께가 조그만 변해도 저항은 크게변하기 때문이다.
본 발명에 따른 디바이스는 메모리 셀(MRAM 셀), 센서 및 자계 판독 헤드와 같은 자계에 민감한 임의의 디바이스일 수 있다.
한 타입의 센서는 본 발명에 따른 4 개의 자기 저항 소자들이 구성되어 있는 휘트스톤 브리지 구성을 사용하며 이로써 인가된 자계가 제로일 시에 브리지의 출력 전류는 제로가 된다. 다른 타입의 센서는 회전형 위치 센서이며 여기서 외부 자석이 본 발명에 따른 자기 디바이스들의 스트라이프에 대해서 180도 회전할 때에, 저항은 최소치에서 최대치로 변하며 다음 180도 회전 동안 저항은 다시 최소치가 된다.
도 7은 GMR 요소들(70)의 열 및 행을 포함하는 GMR 기반 MRAM 어레이의 일부를 도시한다. GMR 기반 MRAM 어레이의 각 요소(70)는 높은 보자력 층(71) 및 낮은 보자력 층(72) 및 이들 간에 존재하는 중간 비자기 도전체 층(73)을 포함하는 3 층 구조물이다. 한 행 상의 GMR 요소(70)는 비트 라인(74)에 의해 접속되며 한 열 상의 GMR 요소(70)는 워드 라인(75)에 의해 접속된다. 이 비트 라인(74) 및 워드 라인(75)은 선택된 GMR 요소(70)의 높은 보자력 층(71) 내에 자화 방향을 기록하고 선택된 GMR 요소(70)의 내용을 판독하는 데 사용된다. 기록 동작은 비교적 큰 전류를 워드 라인(75)과 비트 라인(74)을 통해서 동시에 전송함으로써 수행되며 상기 워드 라인 및 비트 라인은 선택된 GMR 요소(70)에서 교차한다. 이렇게 결합된 전류는 선택된 GMR 요소(70)에서 생성된 총 자계가 높은 보자력 층(71)의 자화 방향이 그 GMR 요소 내에 "0" 또는 "1"이 기록될지의 여부에 따라서 특정 방향이 되게 하도록 규정된다. 높은 보자력 층(71)의 비트 판독 동작 또는 자화 방향 결정 동작은 비트 라인(74) 상에 판독 펄스를 인가함으로써 수행되는데 여기서 상기 펄스는 낮은 보자력 층(72)의 자화 방향을 전환시킬 수 있는 자계를 생성하도록 충분하게 커야 한다. 이로써, GMR 요소(70)의 저항이 측정되고 이에 따라서 GMR 요소(70)의 내용이 알려진다.
도 8은 TMR 요소들(80)의 열 및 행을 포함하는 TMR 기반 MRAM 어레이의 일부를 도시한다. TMR 기반 MRAM 어레이의 각 요소(80)는 고정 층(81) 및 자유 층(82) 및 이들 간에 존재하는 중간 유전체 장벽 층(83)을 포함하는 3 층 구조물이다. 그 사이에 유전체 장벽 층(83)을 갖는 두 개의 강자성 또는 준강자성 층(81,82)의 샌드위치형 스택 상에 작은 전압을 인가함으로써, 전자가 유전체 장벽 층(83)을 통해 터널링한다. 기록 동작은 도 9(b)에 도시된 바와 같이 제 1 기록 전류를 비트 라인(84)에 인가하고 이와 동시에 제 2 기록 전류를 워드 라인(85)에 인가함으로써 수행되며 상기 워드 라인 및 비트 라인은 선택된 TMR 요소(80)에서 교차한다. 이렇게 결합된 전류는 선택된 TMR 요소(80)에서 생성된 총 자계가 높은 보자력 층(81)의 자화 방향이 그 TMR 요소 내에 "0" 또는 "1"이 기록될지의 여부에 따라서 특정 방향이 되게 하도록 규정된다. 높은 보자력 층(81)의 비트 판독 동작 또는 자화 방향 결정 동작은 비트 라인(84) 상에 판독 펄스를 인가함으로써 수행되며 이 판독 펄스는 상기 낮은 보자력 층(82)의 자화 방향을 충분하게 전환시킬 수 있다. 이는 도 9(a)에 도시된다. 이로써, TMR 요소(80)의 저항이 측정되고 이에 따라서 TMR 요소(80)의 내용이 알려진다.
도 8의 구성에서, TMR 요소(80) 마다 하나의 트랜지스터(86) 또는 스위칭 소자가 필요하다. 이러한 선택 트랜지스터(86)가 선택된 TMR 요소(80)에 대해서 ON 상태가 되면, 비트 라인(84) 상의 전류 펄스는 선택된 TMR 요소(80)를 터널링한다.
본 발명은 자기 디스크 드라이브를 위한 판독 헤드로서 자기 디바이스를 사용한다. 디스크 드라이브의 용량은 계속 늘어나고 있는 반면 크기는 축소되고 있다. 이로써, 보다 많은 데이터가 보다 작은 공간에 기록되어야 한다. 데이터는 자기 물질 박막으로 피복된 디스크 상의 작은 자화 영역으로서 기록된다. 정보("1" 또는 "0")가 이들 자화 영역의 자화 방향에 따라서 저장된다. 이 정보는 디스크 상의 상술된 자화 영역 바로 위의 자계를 감지함으로써 판독된다. 본 발명에 따른 판독 센서는 매우 작은 자계가 감지가능한 저항 변화를 일으켜서 이러한 저항 변화가 가령 컴퓨터로 전송되는 디스크 상의 데이터에 대응하는 전기 신호를 생성하도록 구성된다.
저항 대신에, 가령 저항에 비례하는 자기 굴절 효과와 같은 광학 특성이 측정될 수 있다. 이러한 효과에서 인가된 전계로 인해 발생하는 전도도 변화는 굴절율 변화를 생성한다. 광의 반사 계수 및 흡수 계수는 굴절율에 의존하며 따라서 전송되고 반사된 적색 파장 이하의 광(infra-red light)의 강도는 자기 저항과 연관된다. 광이 측정되기 때문에, 옴 컨택트가 필요없다.
본 발명에 따른 디바이스는 바람직하게는 50㎛ 보다 작은 최대 크기를 갖는, 가장 바람직하게는 1㎛ 보다 작은 최대 크기를 갖는 메모리 셀과 같은 작은 셀을형성하는 것과 연관된다.
본 발명은 바람직한 실시예들로 한정되는 것이 아니라 다양한 수정 및 변경이 본 발명의 사상 및 범위 내에서 본 기술 분야의 당업자에게 가능하다. 특히, 기술된 바람직한 실시예들은 MRAM 셀에 관한 것이지만 여기에만 한정되는 것이 아니다. 또한, 강자성 층을 사용하는 것으로 기술되었지만 강자성 막도 사용될 수 있다. 또한, 하나의 강자성 또는 준강자성 층이 사용되는 것으로 기술되었지만, 이 층은 다수의 층으로 구성될 수 있다.

Claims (19)

  1. 자기 디바이스(magnetic device)에 있어서,
    비자기 스페이서 층에 의해 분리되어 다중층 구성을 형성하는 제 1 및 제 2 강자성 또는 준강자성 층━상기 제 1 강자성 또는 준강자성 층은 제 1 값의 보자력을 가지며 메모리 층으로서 사용되고, 상기 제 2 강자성 또는 준강자성 층은 상기 제 1 값보다 낮은 제 2 값의 보자력을 가짐━과,
    휴지 상태(rest state)에서 상기 제 1 및 제 2 강자성 또는 준강자성 층의 자화 방향들을 반평행인 상태로 되게 하는 강제 수단을 포함하는
    자기 디바이스.
  2. 제 1 항에 있어서,
    상기 강제 수단은 자기 이방성(magnetic anisotropy)을 사용하는
    자기 디바이스.
  3. 제 2 항에 있어서,
    상기 제 2 강자성 또는 준강자성 층의 조성은 상기 제 1 강자성 또는 준강자성 층으로부터 발생하는 표유 자계(stray field)보다 낮은 보자력 값을 갖도록 선택되는
    자기 디바이스.
  4. 제 1 항에 있어서,
    상기 강제 수단은 형상 이방성(shape anisotropy)을 사용하는
    자기 디바이스.
  5. 제 4 항에 있어서,
    상기 제 1 및 제 2 강자성 또는 준강자성 층은 서로 다른 형상을 갖는
    자기 디바이스.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 강제 수단은 상기 스페이서 층을 통해 상기 제 1 및 제 2 강자성 또는 준강자성 층 간의 층간 결합(interlayer coupling)을 사용하는
    자기 디바이스.
  7. 제 6 항에 있어서,
    상기 제 1 및 제 2 강자성 또는 준강자성 층 간의 층간 결합이 휴지 상태 동안 상기 두 강자성 층들의 자화 방향을 반평행 상태로 되게 하도록 상기 스페이서 층의 두께가 선택되는
    자기 디바이스.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 자기 디바이스는 스핀 터널 접합부를 포함하는
    자기 디바이스.
  9. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 자기 디바이스는 GMR(Giant Magneto-Resistive) 효과를 기반으로 하는
    자기 디바이스.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 따른 자기 디바이스들로 구성된 어레이.
  11. 제 10 항에 있어서,
    휘트스톤 브리지 구성을 갖는 제 1 항 내지 제 9 항 중 어느 한 항에 따른 4 개의 자기 디바이스를 포함하는
    어레이.
  12. 제 10 항에 있어서,
    상기 자기 디바이스들은 열들에서 직렬로 접속되며 행들에서도 직렬로 접속되고,
    상기 어레이는 하나의 행 및 하나의 열 상에 전위를 인가하여 상기 하나의 행 및 상기 하나의 열의 교차점에서 상기 자기 디바이스 상에 저장된 값을 나타내는 판독값을 판독하는 판독 회로를 더 포함하는
    어레이.
  13. 제 12 항에 있어서,
    상기 자기 디바이스 상에 저장된 값은 이진 코드 "0" 또는 "1"을 나타내는
    어레이.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 판독 회로는 단일 전기 펄스를 상기 하나의 행 및 상기 하나의 열에 인가하여 상기 판독값을 판독하는
    어레이.
  15. 제 1 항 내지 제 9 항 중 어느 한 항에 따른 자기 디바이스의 자기 메모리 소자로서의 용도.
  16. 제 1 항 내지 제 9 항 중 어느 한 항에 따른 자기 디바이스의 자기 센서로서의 용도.
  17. 제 1 항 내지 제 9 항 중 어느 한 항에 따른 자기 디바이스의 자기 판독 헤드로서의 용도.
  18. 제 1 항 내지 제 9 항 중 어느 한 항에 따른 자기 디바이스를 판독하는 방법에 있어서,
    상기 방법은 인가된 자계를 변화시킴으로써 상기 자기 디바이스의 저항을 변화시키는 것을 기반으로 하는
    자기 디바이스 판독 방법.
  19. 제 1 항 내지 제 9 항 중 어느 한 항에 따른 자기 디바이스를 판독하는 방법에 있어서,
    상기 방법은 인가된 자계를 변화시킴으로써 자기 굴절 효과(magneto-refractive effect)를 변화시키는 것을 기반으로 하는
    자기 디바이스 판독 방법.
KR10-2004-7009655A 2001-12-20 2002-12-16 자기 디바이스, 어레이, 자기 메모리 소자, 자기 센서,자기 판독 헤드 및 자기 디바이스 판독 방법 KR20040068300A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP01205050 2001-12-20
EP01205050.6 2001-12-20
PCT/IB2002/005475 WO2003054886A2 (en) 2001-12-20 2002-12-16 Increased magnetic stability devices suitable for use as sub-micron memories

Publications (1)

Publication Number Publication Date
KR20040068300A true KR20040068300A (ko) 2004-07-30

Family

ID=8181491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7009655A KR20040068300A (ko) 2001-12-20 2002-12-16 자기 디바이스, 어레이, 자기 메모리 소자, 자기 센서,자기 판독 헤드 및 자기 디바이스 판독 방법

Country Status (8)

Country Link
US (1) US20050094435A1 (ko)
EP (1) EP1459324A2 (ko)
JP (1) JP2005513795A (ko)
KR (1) KR20040068300A (ko)
CN (1) CN1606783A (ko)
AU (1) AU2002366899A1 (ko)
TW (1) TW200411660A (ko)
WO (1) WO2003054886A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788964B2 (ja) 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
US6828260B2 (en) * 2002-10-29 2004-12-07 Hewlett-Packard Development Company, L.P. Ultra-violet treatment of a tunnel barrier layer through an overlayer a tunnel junction device
DE10301092B4 (de) * 2003-01-14 2006-06-29 Infineon Technologies Ag MRAM-Speicherzelle
US7102920B2 (en) * 2004-03-23 2006-09-05 Hewlett-Packard Development Company, L.P. Soft-reference three conductor magnetic memory storage device
US20070048797A1 (en) * 2004-08-11 2007-03-01 Xing Su Composite organic inorganic nanoclusters as carriers and identifiers of tester molecules
US7643332B2 (en) * 2006-06-23 2010-01-05 Infineon Technologies Ag MRAM cell using multiple axes magnetization and method of operation
WO2014142740A1 (en) * 2013-03-14 2014-09-18 Nanosc Ab Spin oscillator device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3483534A (en) * 1966-07-15 1969-12-09 Ibm Nondestructive-readout memory device
US6002553A (en) * 1994-02-28 1999-12-14 The United States Of America As Represented By The United States Department Of Energy Giant magnetoresistive sensor
US6280813B1 (en) * 1999-10-08 2001-08-28 International Business Machines Corporation Magnetic recording media with antiferromagnetically coupled ferromagnetic films as the recording layer

Also Published As

Publication number Publication date
WO2003054886A2 (en) 2003-07-03
US20050094435A1 (en) 2005-05-05
TW200411660A (en) 2004-07-01
CN1606783A (zh) 2005-04-13
AU2002366899A1 (en) 2003-07-09
EP1459324A2 (en) 2004-09-22
JP2005513795A (ja) 2005-05-12
WO2003054886A3 (en) 2003-12-31

Similar Documents

Publication Publication Date Title
KR100450794B1 (ko) 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
US5587943A (en) Nonvolatile magnetoresistive memory with fully closed flux operation
US6069820A (en) Spin dependent conduction device
KR100436318B1 (ko) 자기저항 효과 소자, 자기저항 효과 메모리 셀, 및 mram
US5343422A (en) Nonvolatile magnetoresistive storage device using spin valve effect
EP1046049B1 (en) Device comprising a first and a second ferromagnetic layer separated by a non-magnetic spacer layer
US6480411B1 (en) Magnetoresistance effect type memory, and method and device for reproducing information from the memory
US8406041B2 (en) Scalable magnetic memory cell with reduced write current
US9171601B2 (en) Scalable magnetic memory cell with reduced write current
US8988934B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
US7859069B2 (en) Magnetic storage element with storage layer magnetization directed for increased responsiveness to spin polarized current
KR20030009097A (ko) 클래드형 판독 도전체를 포함하는 터널 접합
JP2008097811A (ja) 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法
EP1580758A2 (en) Soft-reference three conductor magnetic memory storage device
US7102477B2 (en) Magnetic element with switchable domain structure
JP2006156957A (ja) 基準磁気抵抗を有する磁気ランダムアクセスメモリ及びその読出し方法
US6504197B2 (en) Magnetic memory element and magnetic memory using the same
US6980466B2 (en) Soft-reference four conductor magnetic memory storage device
JP2009158789A (ja) 電流磁気効果素子及び磁気センサ
KR20040068300A (ko) 자기 디바이스, 어레이, 자기 메모리 소자, 자기 센서,자기 판독 헤드 및 자기 디바이스 판독 방법
US7312506B2 (en) Memory cell structure
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid