JP2002093149A - Ｍｒａｍにおける電気移動の阻害のための方法 - Google Patents
Ｍｒａｍにおける電気移動の阻害のための方法Info
- Publication number
- JP2002093149A JP2002093149A JP2001200236A JP2001200236A JP2002093149A JP 2002093149 A JP2002093149 A JP 2002093149A JP 2001200236 A JP2001200236 A JP 2001200236A JP 2001200236 A JP2001200236 A JP 2001200236A JP 2002093149 A JP2002093149 A JP 2002093149A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- word line
- word
- magnetic field
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【課題】従って、本発明の課題は、ＭＲＡＭにおいて電
気移動の阻害をするための方法を提供し、ＭＲＡＭの性
能のそのような破壊を妨害することである。 【解決手段】プログラムのステップの後に、直流信号が
適用されるワード線およびビット線によって、その直流
信号に関する極性において反対のさらなる直流信号が送
信されることによって解決される。しかし、このさらな
る直流信号は、選択された抵抗に属するワード線および
ビット線に対して時間的に提供されるか、または直流信
号に対して減少した振幅およびより長い長さがもたらさ
れる。
気移動の阻害をするための方法を提供し、ＭＲＡＭの性
能のそのような破壊を妨害することである。 【解決手段】プログラムのステップの後に、直流信号が
適用されるワード線およびビット線によって、その直流
信号に関する極性において反対のさらなる直流信号が送
信されることによって解決される。しかし、このさらな
る直流信号は、選択された抵抗に属するワード線および
ビット線に対して時間的に提供されるか、または直流信
号に対して減少した振幅およびより長い長さがもたらさ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、ワード線、そのワ
ード線と接続されるビット線およびそのワード線とその
ビット線との交叉点において存在する抵抗からなるＭＲ
ＡＭ（磁気ランダムアクセスメモリ）において電気移動
の阻害のための方法に関する。この抵抗の抵抗値は、磁
場による影響を受けた結果、この２つの論理状態「０」
または「１」が割り当てられ、それによって、プログラ
ムステップにおいて、選択された抵抗に属するワード線
およびビット線によって、同時にそれぞれ、合わされた
その磁場が生成する直流信号が送られる。
ード線と接続されるビット線およびそのワード線とその
ビット線との交叉点において存在する抵抗からなるＭＲ
ＡＭ（磁気ランダムアクセスメモリ）において電気移動
の阻害のための方法に関する。この抵抗の抵抗値は、磁
場による影響を受けた結果、この２つの論理状態「０」
または「１」が割り当てられ、それによって、プログラ
ムステップにおいて、選択された抵抗に属するワード線
およびビット線によって、同時にそれぞれ、合わされた
その磁場が生成する直流信号が送られる。
【０００２】図３は、従来のＭＲＡＭの構造を示す。こ
れは、ワード線ＷＬ１、ＷＬ２、ＷＬ３、．．．および
ビット線ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４、．．．から
なり、これらのビット線は、そのワード線ＷＬ１、ＷＬ
２、ＷＬ３．．．と、本質的に垂直に交叉する。そのワ
ード線ＷＬ１、ＷＬ２、ＷＬ３、．．．と、ビット線Ｂ
Ｌ１、ＢＬ２、ＢＬ３、ＢＬ４、．．．との間の交叉の
位置においてメモリセルが配置される。このメモリセル
は、それぞれ、抵抗Ｒ１１、Ｒ１２、．．．Ｒ３３、Ｒ
３４、一般的にＲｉｊと称される。
れは、ワード線ＷＬ１、ＷＬ２、ＷＬ３、．．．および
ビット線ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４、．．．から
なり、これらのビット線は、そのワード線ＷＬ１、ＷＬ
２、ＷＬ３．．．と、本質的に垂直に交叉する。そのワ
ード線ＷＬ１、ＷＬ２、ＷＬ３、．．．と、ビット線Ｂ
Ｌ１、ＢＬ２、ＢＬ３、ＢＬ４、．．．との間の交叉の
位置においてメモリセルが配置される。このメモリセル
は、それぞれ、抵抗Ｒ１１、Ｒ１２、．．．Ｒ３３、Ｒ
３４、一般的にＲｉｊと称される。
【０００３】この抵抗Ｒｉｊは、トンネル電流の経路を
表す。このトンネル電流は、ワード線（例えば、ワード
線ＷＬ２）とビット線（例えば、ビット線ＢＬ３）との
間に電圧差が存在するときに、このワード線ＷＬ２と、
このビット線ＢＬ３との間を流れる。次いで、メモリセ
ルにおいて書き込まれる磁場に依存して、このトンネル
電流は、より大きいかまたはより小さな値を採る。換言
すれば、そのメモリセルは、二値抵抗（Ｂｉｎａｅｒｗ
ｉｄｅｒｓｔａｎｄ）として含まれ得る。この二値抵抗
は、より大きいかまたはより小さな抵抗値でプログラミ
ングされる。次いで、この両方の抵抗値には、情報ユニ
ット「１」または「０」が割り当てられる。
表す。このトンネル電流は、ワード線（例えば、ワード
線ＷＬ２）とビット線（例えば、ビット線ＢＬ３）との
間に電圧差が存在するときに、このワード線ＷＬ２と、
このビット線ＢＬ３との間を流れる。次いで、メモリセ
ルにおいて書き込まれる磁場に依存して、このトンネル
電流は、より大きいかまたはより小さな値を採る。換言
すれば、そのメモリセルは、二値抵抗（Ｂｉｎａｅｒｗ
ｉｄｅｒｓｔａｎｄ）として含まれ得る。この二値抵抗
は、より大きいかまたはより小さな抵抗値でプログラミ
ングされる。次いで、この両方の抵抗値には、情報ユニ
ット「１」または「０」が割り当てられる。
【０００４】従って、メモリーセルのプログラミング
は、磁場の配置によって達成される。今度は、メモリー
セルを、ある値「０」または「１」へとプログラミング
するために、その磁場は、特定の閾値を超過せねばなら
ない。ここで、そのメモリーセルは、磁気的ヒステリシ
スを有することに注意せねばならない。
は、磁場の配置によって達成される。今度は、メモリー
セルを、ある値「０」または「１」へとプログラミング
するために、その磁場は、特定の閾値を超過せねばなら
ない。ここで、そのメモリーセルは、磁気的ヒステリシ
スを有することに注意せねばならない。
【０００５】図３において示されるように、例えば、ワ
ード線ＷＬ２において流れる直流Ｉ２が、このワード線
ＷＬ２の周りの磁場Ｍを生じる。ここで、電流Ｉ２が逆
向きの方向を流れるときに、磁場Ｍの方向は、逆向きに
なる。ここで、磁場Ｍの方向は、メモリセルにおいて
「１」または「０」が書き込まれるかどうかを決定す
る。
ード線ＷＬ２において流れる直流Ｉ２が、このワード線
ＷＬ２の周りの磁場Ｍを生じる。ここで、電流Ｉ２が逆
向きの方向を流れるときに、磁場Ｍの方向は、逆向きに
なる。ここで、磁場Ｍの方向は、メモリセルにおいて
「１」または「０」が書き込まれるかどうかを決定す
る。
【０００６】ここで、ワード線ＷＬ２における電流Ｉ２
は、情報ユニット「１」を意味すると仮定する。次い
で、ワード線ＷＬ２に接続されたすべてのメモリセル、
すなわち、抵抗Ｒ２１、Ｒ２２、Ｒ２３およびＲ２４を
有するそのメモリセルは、電流Ｉ２によって磁場Ｍを生
成する。この抵抗Ｒ２１、Ｒ２２、Ｒ２３およびＲ２４
を有するこのメモリセルのこのヒステリシスは、ここ
で、その磁場Ｍ単独が、これらすべてのメモリセルを、
「０」状態から「１」状態へと変更するのにはまだ十分
に強くないように生じる。むしろ、なおさらなるビット
線（例えば、ビット線ＢＬ３）が、そのビット線ＢＬ３
のインターフェイスにおいて、ワード線ＷＬ２とともに
磁場を生成するために、電流Ｉ１を用いて制御されねば
ならない。この磁場は、その電流Ｉ１およびＩ２により
生成した磁場の重複によって、そのインターフェイス、
すなわち抵抗Ｒ２３において、例えば、「０」状態を
「１」状態へと導くのに十分強くなる。換言すれば、選
択されたワード線ＷＬｉおよび選択されたビット線ＢＬ
ｊの制御によって、そのメモリセルが、このワード線お
よびビット線のインターフェイス上で、それぞれの電流
によって生成される磁場の方向に依存して、「０」状態
または「１」状態においてプログラミングすることが可
能になる。
は、情報ユニット「１」を意味すると仮定する。次い
で、ワード線ＷＬ２に接続されたすべてのメモリセル、
すなわち、抵抗Ｒ２１、Ｒ２２、Ｒ２３およびＲ２４を
有するそのメモリセルは、電流Ｉ２によって磁場Ｍを生
成する。この抵抗Ｒ２１、Ｒ２２、Ｒ２３およびＲ２４
を有するこのメモリセルのこのヒステリシスは、ここ
で、その磁場Ｍ単独が、これらすべてのメモリセルを、
「０」状態から「１」状態へと変更するのにはまだ十分
に強くないように生じる。むしろ、なおさらなるビット
線（例えば、ビット線ＢＬ３）が、そのビット線ＢＬ３
のインターフェイスにおいて、ワード線ＷＬ２とともに
磁場を生成するために、電流Ｉ１を用いて制御されねば
ならない。この磁場は、その電流Ｉ１およびＩ２により
生成した磁場の重複によって、そのインターフェイス、
すなわち抵抗Ｒ２３において、例えば、「０」状態を
「１」状態へと導くのに十分強くなる。換言すれば、選
択されたワード線ＷＬｉおよび選択されたビット線ＢＬ
ｊの制御によって、そのメモリセルが、このワード線お
よびビット線のインターフェイス上で、それぞれの電流
によって生成される磁場の方向に依存して、「０」状態
または「１」状態においてプログラミングすることが可
能になる。
【０００７】ここで、メモリセルのプログラミングのた
めに利用される電流Ｉ１およびＩ２は、直流であること
から、プログラミングによって、主に、常に同じ信号
（例えば、「１」）がそのメモリセルに書き込まれる場
合に電気移動が生じる。ｍＡ領域に存在するメモリ電流
による電気移動は、最終的に、物質輸送を意味し、この
物質輸送は、この電気移動は、それ自体が対応する金属
の性能の破壊を導き得る。それによって、所望されない
方法でＭＲＡＭの寿命が縮まる。
めに利用される電流Ｉ１およびＩ２は、直流であること
から、プログラミングによって、主に、常に同じ信号
（例えば、「１」）がそのメモリセルに書き込まれる場
合に電気移動が生じる。ｍＡ領域に存在するメモリ電流
による電気移動は、最終的に、物質輸送を意味し、この
物質輸送は、この電気移動は、それ自体が対応する金属
の性能の破壊を導き得る。それによって、所望されない
方法でＭＲＡＭの寿命が縮まる。
【０００８】図４ａおよび４ｂを参照して、電気移動の
上記の問題をさらに明らかにする。図４ａおよび４ｂに
おいて、プログラミングの電流Ｉ１およびＩ２は、時間
ｔに依存して印加される。抵抗Ｒ２３を有するメモリセ
ルにおいて「１」を書き込むために、電流Ｉ１およびＩ
２について陽性極性の信号が使用され、他方で、陰性極
性の信号は、このメモリセルにおいて「０」の書込みを
生じる。ここで、抵抗Ｒ２３を有するメモリセルにおい
て、常に「１」または常に「０」が書き込まれることか
ら、電流Ｉ１およびＩ２は、常に、ビット線ＢＬ３およ
びワード線ＷＬ２を通って同じ方向を流れ、これが、電
気移動をもたらすことになる。抵抗Ｒ２３を有するメモ
リセルにおいて互いに交代で「０」および「１」が書き
込まれる場合にのみ、方向を交替させながら物質輸送が
起こり、これは、対応する線ＢＬ３およびＷＬ２の破壊
を妨害する。しかし、常にメモリコンテンツ、すなわ
ち、常に「０」であるかまたは常に「１」が、メモリセ
ルに書き込まれる多数の使用状況が存在することから、
その電気移動が物質移動によってその線の破壊をもたら
すことを終結させなければならない。
上記の問題をさらに明らかにする。図４ａおよび４ｂに
おいて、プログラミングの電流Ｉ１およびＩ２は、時間
ｔに依存して印加される。抵抗Ｒ２３を有するメモリセ
ルにおいて「１」を書き込むために、電流Ｉ１およびＩ
２について陽性極性の信号が使用され、他方で、陰性極
性の信号は、このメモリセルにおいて「０」の書込みを
生じる。ここで、抵抗Ｒ２３を有するメモリセルにおい
て、常に「１」または常に「０」が書き込まれることか
ら、電流Ｉ１およびＩ２は、常に、ビット線ＢＬ３およ
びワード線ＷＬ２を通って同じ方向を流れ、これが、電
気移動をもたらすことになる。抵抗Ｒ２３を有するメモ
リセルにおいて互いに交代で「０」および「１」が書き
込まれる場合にのみ、方向を交替させながら物質輸送が
起こり、これは、対応する線ＢＬ３およびＷＬ２の破壊
を妨害する。しかし、常にメモリコンテンツ、すなわ
ち、常に「０」であるかまたは常に「１」が、メモリセ
ルに書き込まれる多数の使用状況が存在することから、
その電気移動が物質移動によってその線の破壊をもたら
すことを終結させなければならない。
【０００９】公知のように、交流の適用では、実質的に
電気移動は生じない。しかし、交流は、ＭＲＡＭにおい
て使用不可能である。なぜなら、交流によっては、メモ
リコンテンツが定義不可能であるからである。
電気移動は生じない。しかし、交流は、ＭＲＡＭにおい
て使用不可能である。なぜなら、交流によっては、メモ
リコンテンツが定義不可能であるからである。
【００１０】
【発明が解決しようとする課題】従って、本発明の課題
は、ＭＲＡＭにおいて電気移動の阻害をするための方法
を提供して、ＭＲＡＭの性能のそのような破壊を妨害す
ることである。
は、ＭＲＡＭにおいて電気移動の阻害をするための方法
を提供して、ＭＲＡＭの性能のそのような破壊を妨害す
ることである。
【００１１】
【課題を解決するための手段】この課題は、上記の技術
の方法において本発明に従って、このプログラムのステ
ップの後に、直流信号が適用されるワード線およびビッ
ト線によって、その直流信号に関する極性において反対
のさらなる直流信号が送信されることによって解決され
る。しかし、このさらなる直流信号は、選択された抵抗
に属するワード線およびビット線に対して時間的に移動
するか、または直流信号に対して減少した振幅およびよ
り長い長さを用いてもたらされる。
の方法において本発明に従って、このプログラムのステ
ップの後に、直流信号が適用されるワード線およびビッ
ト線によって、その直流信号に関する極性において反対
のさらなる直流信号が送信されることによって解決され
る。しかし、このさらなる直流信号は、選択された抵抗
に属するワード線およびビット線に対して時間的に移動
するか、または直流信号に対して減少した振幅およびよ
り長い長さを用いてもたらされる。
【００１２】ワード線およびビット線へのさらなる直流
信号のこの時間的な提供により、ならびにさらなる直流
信号の振幅の減少により、そのワード線およびビット線
の交叉（Ｓｃｈｎｉｔｔ）位置における、すなわちメモ
リセルにおける磁場は、閾値を超過しないことによって
達成される。この閾値は、そのセルにおいて情報の書込
みを、そしてそれゆえすでに書き込まれた情報の破壊を
もたらす。
信号のこの時間的な提供により、ならびにさらなる直流
信号の振幅の減少により、そのワード線およびビット線
の交叉（Ｓｃｈｎｉｔｔ）位置における、すなわちメモ
リセルにおける磁場は、閾値を超過しないことによって
達成される。この閾値は、そのセルにおいて情報の書込
みを、そしてそれゆえすでに書き込まれた情報の破壊を
もたらす。
【００１３】本発明はさらに、以下を提供する。
【００１４】１つの局面において、本発明は、ワード線
（ＷＬ）、上記ワード線（ＷＬ）と交叉するビット線
（ＢＬ）、および上記ワード線（ＷＬ）と上記ビット線
（ＢＬ）との交叉点に存在する抵抗（Ｒ）からのＭＲＡ
Ｍにおける電気移動の阻害のための方法を提供する。こ
こで、上記抵抗の抵抗値が、磁場による影響を受けた結
果、この２つの論理状態「１」または「０」が割り当て
られ、それにより、１つのプログラムステップにおい
て、選択された抵抗に属するワード線およびビット線に
よって、同時に、それぞれ、合わせた磁場が生成する直
流信号の同じ磁場が送られ、ここで、上記プログラムス
テップの後に、その直流信号を用いて受容されるワード
線およびビット線（ＷＬ、ＢＬ）によって、直流信号に
対して極性が対向するさらなる直流信号が送られること
を特徴とする。
（ＷＬ）、上記ワード線（ＷＬ）と交叉するビット線
（ＢＬ）、および上記ワード線（ＷＬ）と上記ビット線
（ＢＬ）との交叉点に存在する抵抗（Ｒ）からのＭＲＡ
Ｍにおける電気移動の阻害のための方法を提供する。こ
こで、上記抵抗の抵抗値が、磁場による影響を受けた結
果、この２つの論理状態「１」または「０」が割り当て
られ、それにより、１つのプログラムステップにおい
て、選択された抵抗に属するワード線およびビット線に
よって、同時に、それぞれ、合わせた磁場が生成する直
流信号の同じ磁場が送られ、ここで、上記プログラムス
テップの後に、その直流信号を用いて受容されるワード
線およびビット線（ＷＬ、ＢＬ）によって、直流信号に
対して極性が対向するさらなる直流信号が送られること
を特徴とする。
【００１５】１つの実施形態において、上記さらなる直
流信号は、上記選択された抵抗に属するワード線および
ビット線に対して、一過的に移動して導入され得る。
流信号は、上記選択された抵抗に属するワード線および
ビット線に対して、一過的に移動して導入され得る。
【００１６】別の実施形態において、上記さらなる直流
信号は、上記選択された抵抗に属するワード線およびビ
ット線に対して、減少した振幅およびより長い期間で、
対向する直流信号が、導入され得る。
信号は、上記選択された抵抗に属するワード線およびビ
ット線に対して、減少した振幅およびより長い期間で、
対向する直流信号が、導入され得る。
【００１７】別の実施形態において、上記さらなる直流
信号は、上記直流信号のほぼ半分の振幅および二倍の期
間であり得る。
信号は、上記直流信号のほぼ半分の振幅および二倍の期
間であり得る。
【００１８】
【発明を実施する形態】次に、本発明を、図面を参照し
てより詳細に説明する。
てより詳細に説明する。
【００１９】図３、図４ａおよび図４ｂは、すでに上記
に説明した。
に説明した。
【００２０】図１ａおよび１ｂは、図４ａおよび４ｂと
同様に、それぞれ、その左半分において、ビット線ＢＬ
３およびワード線ＷＬ２への電流Ｉ１およびＩ２の同時
の提供による「１」の書込みを示す（図３を参照のこ
と）。「１」のかわりに、「０」が書き込まれる場合に
は、電流Ｉ１およびＩ２の極性は、＋ｘから−ｘへｔの
変更される。
同様に、それぞれ、その左半分において、ビット線ＢＬ
３およびワード線ＷＬ２への電流Ｉ１およびＩ２の同時
の提供による「１」の書込みを示す（図３を参照のこ
と）。「１」のかわりに、「０」が書き込まれる場合に
は、電流Ｉ１およびＩ２の極性は、＋ｘから−ｘへｔの
変更される。
【００２１】今度は、電気移動および物質輸送を補償す
るために、本発明に従う方法において、抵抗Ｒ２３を有
するメモリセルにおいて「１」が書き込まれたプログラ
ムのステップの後に、反対の極性の信号が、時間的に互
いに移動して、ビット線ＢＬ３およびワード線ＷＬ２に
対して適用される。振幅−ｘを有するこの時間的な信号
の移動は、抵抗Ｒ２３を有するメモリセルにおいて、書
込みについて必要な磁場の閾値を超過しないことを確実
にする。すなわち、メモリセルにおいて、記憶された情
報、すなわち、「１」が、完全に保持されたままで存在
し、そして「０」によって取って代わらない。このこと
は、ビット線ＢＬ３およびワード線ＷＬ２において振幅
−ｘを有する信号の間で時間的な移動が存在しない場合
には、生じないことである。
るために、本発明に従う方法において、抵抗Ｒ２３を有
するメモリセルにおいて「１」が書き込まれたプログラ
ムのステップの後に、反対の極性の信号が、時間的に互
いに移動して、ビット線ＢＬ３およびワード線ＷＬ２に
対して適用される。振幅−ｘを有するこの時間的な信号
の移動は、抵抗Ｒ２３を有するメモリセルにおいて、書
込みについて必要な磁場の閾値を超過しないことを確実
にする。すなわち、メモリセルにおいて、記憶された情
報、すなわち、「１」が、完全に保持されたままで存在
し、そして「０」によって取って代わらない。このこと
は、ビット線ＢＬ３およびワード線ＷＬ２において振幅
−ｘを有する信号の間で時間的な移動が存在しない場合
には、生じないことである。
【００２２】図２ａおよび２ｂは、本発明に従う方法の
さらなる実施例を示す。この実施例において、「１」の
書き込みの後、半分の振幅および反対の極性を有するイ
ンパルスが、より長い期間、まさしく「１」で書き込ま
れたメモリセルのビット線およびワード線において適用
される。値ｘの書込みインパルスの値−ｘ／２を有する
半分の振幅によって、書き込まれた情報の破壊が確実に
回避される。しかし、同時に、電気移動は、半分の振幅
を有するこのインパルスのより長い時間によって、補償
される。好ましくは、半分の振幅を有するインパルスの
期間については、情報「１」の書込みのために、書込み
インパルスの二倍の時間が適用される。
さらなる実施例を示す。この実施例において、「１」の
書き込みの後、半分の振幅および反対の極性を有するイ
ンパルスが、より長い期間、まさしく「１」で書き込ま
れたメモリセルのビット線およびワード線において適用
される。値ｘの書込みインパルスの値−ｘ／２を有する
半分の振幅によって、書き込まれた情報の破壊が確実に
回避される。しかし、同時に、電気移動は、半分の振幅
を有するこのインパルスのより長い時間によって、補償
される。好ましくは、半分の振幅を有するインパルスの
期間については、情報「１」の書込みのために、書込み
インパルスの二倍の時間が適用される。
【００２３】図２ａおよび２ｂの実施例において、電気
移動は、半分の振幅の補償インパルスは、同じ時間、ビ
ット線およびワード線に適用される。しかし、当然、な
おさらなる時間的移動（図１ａおよび１ｂの例における
のと類似して）を行うこともまた可能である。
移動は、半分の振幅の補償インパルスは、同じ時間、ビ
ット線およびワード線に適用される。しかし、当然、な
おさらなる時間的移動（図１ａおよび１ｂの例における
のと類似して）を行うこともまた可能である。
【００２４】図２ａおよび２ｂの実施例において、書込
み信号を補償するインパルスは、書込み信号の半分の振
幅を有する。しかし、当然、これらの補償信号について
他の値もまた可能である。重要なのは、ビット線および
ワード線に対する補償信号の同時の適用において、情報
の書込みのための閾値を超過しないことのみである。
み信号を補償するインパルスは、書込み信号の半分の振
幅を有する。しかし、当然、これらの補償信号について
他の値もまた可能である。重要なのは、ビット線および
ワード線に対する補償信号の同時の適用において、情報
の書込みのための閾値を超過しないことのみである。
【００２５】
【発明の効果】（発明の要旨）本発明は、ＭＲＡＭにお
ける電気移動の妨害のための方法に関する。ここで、プ
ログラムのステップの後、その電気移動を補償する、反
対の極性の信号がワード線およびビット線に導入され、
その結果、メモリセルにおいてなんらプログラミングは
入らない。
ける電気移動の妨害のための方法に関する。ここで、プ
ログラムのステップの後、その電気移動を補償する、反
対の極性の信号がワード線およびビット線に導入され、
その結果、メモリセルにおいてなんらプログラミングは
入らない。
【図１】図１において、ａおよびｂは、本発明に従う方
法の第一の実施例のせうｔ名のための信号図である。
法の第一の実施例のせうｔ名のための信号図である。
【図２】図２において、ａおよびｂは、本発明に従う方
法の第二の実施例の説明のための信号図を示す。
法の第二の実施例の説明のための信号図を示す。
【図３】図３は、ＭＲＡＭの構成要素である。
【図４】図４において、ａおよびｂは、図３のＭＲＡＭ
におけるメモリセルにおいて、「１」および「０」の書
込みの説明のための信号図である。
におけるメモリセルにおいて、「１」および「０」の書
込みの説明のための信号図である。
ＢＬ ビット線 ＷＬ ワード線 Ｉ１ ビット線における電流 Ｉ２ ワード線における電流 Ｒ メモリセルにおける抵抗 ｘ プログラム電流の振幅 ｘ／２ 補償電流の振幅
Claims (4)
- 【請求項１】 ワード線（ＷＬ）、該ワード線（ＷＬ）
と交叉するビット線（ＢＬ）、および該ワード線（Ｗ
Ｌ）と該ビット線（ＢＬ）との交叉点に存在する抵抗
（Ｒ）からのＭＲＡＭにおける電気移動の阻害のための
方法であって、該抵抗の抵抗値が、磁場による影響を受
けた結果、この２つの論理状態「１」または「０」が割
り当てられ、それにより、１つのプログラムステップに
おいて、選択された抵抗に属するワード線およびビット
線によって、同時に、それぞれ、合わせた磁場が生成す
る直流信号の同じ磁場が送られ、ここで、 該プログラムステップの後に、その直流信号を用いて受
容されるワード線およびビット線（ＷＬ、ＢＬ）によっ
て、直流信号に対して極性が対向するさらなる直流信号
が送られることを特徴とする、方法。 - 【請求項２】 前記さらなる直流信号が、前記選択され
た抵抗に属するワード線およびビット線に対して、一過
的に移動して導入されることを特徴とする、請求項１に
記載の方法。 - 【請求項３】 前記さらなる直流信号が、前記選択され
た抵抗に属するワード線およびビット線に対して、減少
した振幅およびより長い期間で、対向する直流信号が、
導入されることを特徴とする、請求項１または２に記載
の方法。 - 【請求項４】 前記さらなる直流信号が、前記直流信号
のほぼ半分の振幅および二倍の期間であることを特徴と
する、請求項３に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10032278A DE10032278C1 (de) | 2000-07-03 | 2000-07-03 | Verfahren zur Verhinderung von Elektromigration in einem MRAM |
| DE10032278.6 | 2000-07-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002093149A true JP2002093149A (ja) | 2002-03-29 |
| JP3737039B2 JP3737039B2 (ja) | 2006-01-18 |
Family
ID=7647607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001200236A Expired - Fee Related JP3737039B2 (ja) | 2000-07-03 | 2001-06-29 | Ｍｒａｍにおける電気移動の阻害のための方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6522578B2 (ja) |
| EP (1) | EP1170751A1 (ja) |
| JP (1) | JP3737039B2 (ja) |
| KR (1) | KR100441177B1 (ja) |
| CN (1) | CN1162862C (ja) |
| DE (1) | DE10032278C1 (ja) |
| TW (1) | TWI246689B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005505888A (ja) * | 2001-10-09 | 2005-02-24 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | ワード線とビット線との交差点に磁気抵抗記憶セルが配置された、半導体記憶装置 |
| US8427864B2 (en) | 2009-06-03 | 2013-04-23 | Hitachi, Ltd. | Semiconductor storage device |
| US9858973B2 (en) | 2014-03-13 | 2018-01-02 | Toshiba Memory Corporation | Variable change memory and the writing method of the same |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10055936C2 (de) * | 2000-11-10 | 2003-08-28 | Infineon Technologies Ag | Magnetoresistiver Speicher (MRAM) und dessen Verwendung |
| JP3920564B2 (ja) | 2000-12-25 | 2007-05-30 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| DE10123593C2 (de) | 2001-05-15 | 2003-03-27 | Infineon Technologies Ag | Magnetische Speicheranordnung |
| JP2003091987A (ja) * | 2001-09-18 | 2003-03-28 | Sony Corp | 磁気メモリ装置及びその記録制御方法 |
| JP3924461B2 (ja) * | 2001-12-17 | 2007-06-06 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性記憶装置とその動作方法 |
| JP3778100B2 (ja) * | 2002-02-08 | 2006-05-24 | ソニー株式会社 | 強磁性トンネル接合素子を用いた磁気記憶装置 |
| US6683806B2 (en) * | 2002-03-26 | 2004-01-27 | Micron Technology, Inc. | Methods of operating MRAM devices |
| JP2006134363A (ja) * | 2002-07-29 | 2006-05-25 | Nec Corp | 磁気ランダムアクセスメモリ |
| US7474547B2 (en) * | 2003-09-02 | 2009-01-06 | Nxp B.V. | Active shielding for a circuit comprising magnetically sensitive materials |
| US10903865B2 (en) | 2013-01-25 | 2021-01-26 | Infineon Technologies Ag | Signal interface and a signal processing system |
| US10756857B2 (en) | 2013-01-25 | 2020-08-25 | Infineon Technologies Ag | Method, apparatus and computer program for digital transmission of messages |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1527033A (fr) * | 1967-04-04 | 1968-05-31 | Csf | Mémoire magnétique à lecture non destructive |
| JPS5468170A (en) * | 1977-11-11 | 1979-06-01 | Hitachi Ltd | Fine pattern element |
| EP0388179B1 (en) * | 1989-03-14 | 1996-07-03 | Kabushiki Kaisha Toshiba | Semiconductor device having multilayer wiring and the method of making it |
| US6111784A (en) * | 1997-09-18 | 2000-08-29 | Canon Kabushiki Kaisha | Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element |
| US6363002B1 (en) * | 1997-12-31 | 2002-03-26 | Texas Instruments Incorporated | Ferroelectric memory with bipolar drive pulses |
| US6219273B1 (en) * | 1998-03-02 | 2001-04-17 | California Institute Of Technology | Integrated semiconductor-magnetic random access memory system |
| TW454187B (en) * | 1998-09-30 | 2001-09-11 | Siemens Ag | Magnetoresistive memory with low current density |
| US6097626A (en) * | 1999-07-28 | 2000-08-01 | Hewlett-Packard Company | MRAM device using magnetic field bias to suppress inadvertent switching of half-selected memory cells |
| US6134138A (en) * | 1999-07-30 | 2000-10-17 | Honeywell Inc. | Method and apparatus for reading a magnetoresistive memory |
-
2000
- 2000-07-03 DE DE10032278A patent/DE10032278C1/de not_active Expired - Fee Related
-
2001
- 2001-06-08 EP EP01114034A patent/EP1170751A1/de not_active Withdrawn
- 2001-06-29 JP JP2001200236A patent/JP3737039B2/ja not_active Expired - Fee Related
- 2001-07-02 KR KR10-2001-0039231A patent/KR100441177B1/ko not_active IP Right Cessation
- 2001-07-02 TW TW090116111A patent/TWI246689B/zh not_active IP Right Cessation
- 2001-07-03 US US09/898,791 patent/US6522578B2/en not_active Expired - Lifetime
- 2001-07-03 CN CNB01122147XA patent/CN1162862C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005505888A (ja) * | 2001-10-09 | 2005-02-24 | インフィネオン テクノロジーズ アクチエンゲゼルシャフト | ワード線とビット線との交差点に磁気抵抗記憶セルが配置された、半導体記憶装置 |
| US8427864B2 (en) | 2009-06-03 | 2013-04-23 | Hitachi, Ltd. | Semiconductor storage device |
| US9858973B2 (en) | 2014-03-13 | 2018-01-02 | Toshiba Memory Corporation | Variable change memory and the writing method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6522578B2 (en) | 2003-02-18 |
| US20020001225A1 (en) | 2002-01-03 |
| JP3737039B2 (ja) | 2006-01-18 |
| CN1162862C (zh) | 2004-08-18 |
| CN1337712A (zh) | 2002-02-27 |
| DE10032278C1 (de) | 2001-11-29 |
| KR100441177B1 (ko) | 2004-07-22 |
| EP1170751A1 (de) | 2002-01-09 |
| TWI246689B (en) | 2006-01-01 |
| KR20020004845A (ko) | 2002-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100592458B1 (ko) | 자기 랜덤 액세스 메모리와 그 판독 방법 | |
| JP3737039B2 (ja) | Ｍｒａｍにおける電気移動の阻害のための方法 | |
| KR100479810B1 (ko) | 불휘발성 메모리 장치 | |
| TW527595B (en) | Method to prevent undesired programming a MRAM-arrangement | |
| JP2006019005A (ja) | パリティビット構造を具備するランダムアクセスメモリアレイ | |
| KR20020021614A (ko) | 데이터 저장 장치 | |
| JP4284326B2 (ja) | 磁気抵抗ランダムアクセスメモリおよびその書き込み制御方法 | |
| JP2011192345A (ja) | スピン注入型ｍｒａｍ、並びにその書き込み方法及び読み出し方法 | |
| JP5603895B2 (ja) | 半導体記憶装置の駆動方法および半導体記憶装置 | |
| KR100615741B1 (ko) | Ｍｒａｍ 메모리 장치 및 ｍｒａｍ 메모리의 자기 저항성 메모리 셀에 기록하는 방법 | |
| JP2010009659A (ja) | 半導体記憶装置 | |
| JP2020047317A (ja) | 不揮発性記憶装置 | |
| JP2020042882A (ja) | 磁気メモリ | |
| JP2012190515A (ja) | 半導体記憶装置 | |
| KR101057724B1 (ko) | 반도체 메모리 장치와 그의 구동 방법 | |
| JPWO2018193699A1 (ja) | 半導体記憶回路、半導体記憶装置及びデータ検出方法 | |
| JP4731219B2 (ja) | 不揮発性記憶装置 | |
| KR100441176B1 (ko) | Ｍｒａｍ 장치 | |
| US6674663B2 (en) | Nonvolatile storage device and operating method thereof | |
| KR20030088371A (ko) | 메모리 장치 및 메모리 장치의 메모리 블록과의 통신 방법 | |
| KR102374096B1 (ko) | 이중 더미 워드라인을 활용한 크로스 포인트 어레이 메모리 장치 | |
| JP5712681B2 (ja) | 半導体記憶装置 | |
| JP2023016551A (ja) | 半導体装置および半導体システム | |
| JP2005235244A (ja) | 半導体記憶装置 | |
| KR20150110189A (ko) | 접힌 메모리 어레이 구조를 가지는 자기 저항 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041214 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051004 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101104 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111104 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121104 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131104 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |