KR100441176B1 - Ｍｒａｍ 장치 - Google Patents

Ｍｒａｍ 장치 Download PDF

Info

Publication number
KR100441176B1
KR100441176B1 KR10-2001-0039237A KR20010039237A KR100441176B1 KR 100441176 B1 KR100441176 B1 KR 100441176B1 KR 20010039237 A KR20010039237 A KR 20010039237A KR 100441176 B1 KR100441176 B1 KR 100441176B1
Authority
KR
South Korea
Prior art keywords
memory cell
voltage
word line
voltage stabilizer
rti
Prior art date
Application number
KR10-2001-0039237A
Other languages
English (en)
Other versions
KR20020004847A (ko
Inventor
페터 푀히뮐러
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20020004847A publication Critical patent/KR20020004847A/ko
Application granted granted Critical
Publication of KR100441176B1 publication Critical patent/KR100441176B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 MRAM 장치에 관한 것이다. MRAM 장치에서는 다수의 메모리 셀 블록(ZB1, ZB2)에 서로 상이한 동작 전압이 제공되어, 약 2 내지 3 V의 칩 전원장치가 보다 양호하게 이용될 수 있다.

Description

ＭＲＡＭ 장치 {MRAM ARRANGEMENT}
본 발명은 메모리 칩을 포함하고, 상기 메모리 칩은 전원 장치와 메모리 셀 필드 사이에 전압 안정 조절기를 가지며, 상기 전압 안정 조절기는 워드 라인 및/또는 비트 라인을 통해 고정 동작 전압을 메모리 셀 필드에 공급하고, 상기 전압 안정 조절기에 접속된 워드 라인 및/또는 비트 라인의 입력부와 그 출력부 사이에서 전압 강하가 나타나는, MRAM 장치에 관한 것이다.
도 2는 종래의 MRAM의 메모리 셀 필드의 구성을 나타낸다. 상기 MRAM은 워드 라인(WL1, WL2, WL3, ...) 및 비트 라인(BL1, BL2, BL3, BL4, ...)으로 이루어진다. 상기 비트 라인(BL1, BL2, BL3, BL4, ...)은 상기 워드 라인(WL1, WL2, WL3, ...)과 수직으로 교차한다. 워드 라인(WL1, WL2, WL3, ...)과 비트 라인(BL1, BL2, BL3, BL4, ...) 사이의 교차점에는 메모리 셀이 배치되며, 상기 메모리 셀은 각각 저항(R11, R12,..., R33, R34, 일반적으로 Rij) 으로 표시된다.
워드 라인과 비트 라인 사이, 예컨대 워드 라인(WL2)과 비트 라인(BL3) 사이에 전압차가 발생하면, 상기 저항(Rij)은 워드 라인(WL2)과 비트 라인(BL3) 사이를 흐르는 터널링 전류의 경로를 나타낸다. 상기 터널링 전류는 메모리 셀에 기록된 자기장에 따라 큰 값 또는 작은 값을 갖는다. 달리 표현하면, 메모리 셀은 크거나 작은 저항값으로 프로그램된 2진 저항으로 이해될 수 있다. 상기 2개의 저항값에는 정보 단위 "1" 또는 "0"이 할당될 수 있다.
메모리 셀의 프로그래밍은 자기장의 인가에 의해 이루어진다. 메모리 셀을 "0" 또는 "1"로 프로그램하기 위해, 자기장은 일정 한계치를 초과해야 한다. 이 경우, 메모리 셀은 자기 히스테리시스를 갖는다는 것을 주지해야 한다.
도 2에 도시된 바와 같이, 예컨대, 워드 라인(WL2)에 흐르는 직류(I2)는 상기 워드 라인(WL2) 주위에 자기장(M)을 야기시킨다. 전류(I2)가 역방향으로 흐르면 자기장(M)의 방향은 반전된다. 자기장(M) 방향은 "1"이 메모리 셀에 기록되는지 또는 "0"이 기록되는지를 나타낸다. 워드 라인(WL2)에서 전류(I2)는 정보 단위 "1"를 의미하는 것으로 가정한다. 워드 라인(WL2)에 접속된 모든 메모리 셀, 즉 저항(R21, R22, R23 및 R24)을 가진 메모리 셀은 전류(I2)에 의해 자기장(M)이 제공된다. 저항(R21, R22, R23 및 R24)을 가진 메모리 셀의 히스테리시스는 자기장(M)만이 상기 모든 메모리 셀을 "0" 상태로부터 "1" 상태로 만들기에는 불충분하게 한다. 오히려, 부가로 비트 라인, 예컨대 비트 라인(BL3)이 전류(I1)에 의해 트리거됨으로써, 비트 라인(BL3)과 워드 라인(WL2) 사이의 인터페이스에 자기장이 형성되어야 하는데, 상기 자기장은 전류(I1,I2)에 의해 형성된 자기장의 중첩에 의해 상기 인터페이스에서, 즉 저항(R23)에서 예컨대 "0" 상태를 "1" 상태로 바꾸도록 충분히 커야한다. 달리 표현하면, 선택된 워드 라인(WLi) 및 선택된 비트 라인(BLj)의 트리거에 의해, 상기 워드 라인과 비트 라인의 인터페이스에 있는 메모리 셀이 각각의 전류에 의해 형성된 자기장의 방향에 따라 "0" 상태 또는 "1" 상태로 프로그램될 수 있다.
MRAM에서 일반적으로 발생하는 문제는 비교적 높은 전력 또는 에너지 소비에 있다. 이것의 원인은 MRAM 셀을 따른 전압 강하가 기술적 이유로 일반적으로 0.5 V를 초과하지 않기 때문이다. 이것은 워드 라인 및 비트 라인이 예컨대 0.5 V의 비교적 낮은 전압으로 작동된다는 장점을 갖는다. 그러나, 메모리 칩에 대한 공급 전압은 2 내지 3 V로 훨씬 더 높다. 이러한 이유 때문에, 기존 MRAM 장치에서는 2 내지 3 V의 전원장치와 워드 라인(WLi) 및 비트 라인(BLj)을 갖는 실제 메모리 셀 필드 사이에 도 2에 워드 라인(WL2)에 대해 도시된 바와 같은 전압 안정 조절기(KR)가 제공된다. 상기 전압 안정 조절기는 2 내지 3 볼트의 공급 전압을 0.5 V로 변환시키며, 상기 0.5 V의 공급 전압은 워드 라인 드라이버(WT)를 통해 워드 라인(WL2)에 인가된다. 나머지 워드 라인(WL1, WL3, ...)에는 상응하는 전압 안정 조절 장치가 제공된다.
메모리 셀 필드에서 각각의 워드 라인에서는 0.5 V의 전압 강하가 제공되기 때문에, 워드 라인, 예컨대 도 2에 도시된 바와 같은 워드 라인(WL2)의 출력부에는 0V가 제공된다.
2 내지 3V의 공급 전압을 0.5 V로 변환하는 것은 에너지 또는 전력의 대부분이 "낭비"되었다는 것을 의미하는데, 그 이유는 전압 안정 조절 장치(KR)에서 이용될 수 있는 2 내지 3 V의 공급 전압 중 0.5 V 만이 즉, 16 % 내지 25% 만이 실제로 사용되는 한편, 나머지 84 내지 75%는 사용되지 않기 때문이다.
이러한 에너지 또는 전력 소비은 명백한 이유로 극히 만족스럽지 못하며 가급적 피해져야 한다. 그럼에도 불구하고, 지금까지는 상기 문제점에 대한 해결책이 없었는데, 그 이유는 MRAM 셀이 약 0.5 V만을 필요로 하는 반면, 일반적인 메모리 칩의 전원장치는 2 내지 3 V의 값을 갖기 때문이다.
본 발명의 목적은 메모리 칩 파워 서플라이가 보다 양호하게 이용됨으로써 실제로 전력 손실이 나타나지 않는 MRAM 장치를 제공하는 것이다.
도 1은 본 발명에 따른 MRAM 장치의 블록 회로도.
도 2는 종래 MRAM 장치의 회로도.
*도면의 주요 부분에 대한 부호의 설명*
BLj: 비트 라인 KR: 전압 안정 조절기
WLi: 워드 라인 WT1, WT2: 워드 라인 드라이버
ZB1, ZB2: 메모리 셀 블록
도 2는 이미 설명하였다. 도면에서 서로 상응하는 부분에는 동일한 도면 부호가 사용된다.
도 1은 도2의 메모리 셀 필드와 동일한 방식으로 워드 라인(WL1, WL2, WL3, ...) 및 비트 라인(BL1, BL2, BL3, BL4,...) 및 저항(R11, R12, ...R33, R34)으로 형성된 개별 메모리 셀로 구성된 셀 블록(ZB1, ZB2)을 나타낸다. 여기서는 예로서 워드 라인(WL2) 및 비트 라인(BL3)만이 상기 메모리 셀 블록(ZB1,ZB2)에 도시된다.
메모리 칩 전원 장치는 통상적인 바와 같이 약 2.5 V의 공급 전압을 공급한다. 상기 약 2.5 V의 공급 전압은 제 1 전압 안정 조절기(KR1)에 공급된다. 상기 전압 안정 조절기는 그것으로부터 2V의 정전압을 공급한다. 2V의 상기 전압은 제 1 제어된 워드 라인 드라이버(WT1)를 통해 메모리 셀 블록(ZB1)의 워드 라인(WL2)에 공급된다. 나머지 워드 라인 및 비트 라인에도 상응하는 전압 안정 조절기가 그 입력부에 제공된다.
워드 라인(WL2)의 출력부에서는 약 0.5 V의 전압 강하로 인해 약 1.5V의 전압이 나타난다. 1.5V의 상기 전압이 제 2 전압 안정 조절기(KR2)에 공급된다. 상기 제 2 전압 안정 조절기는 약 1.5 V의 "공급 전압"으로부터 1V의 정전압을 발생시킨다. 상기 정전압은 제 2 워드 라인 드라이버(WT2)를 통해 "+1 V"로서 제 2 메모리 셀 블록(ZB2)의 워드 라인(Wl2)에 인가된다.
전압 안정 조절기(KR2)와 유사한 전압 안정 조절기는 입력부가 메모리 셀 블록(ZB1)의 나머지 워드 라인 및 비트 라인의 출력부에 접속되고, 출력부가 메모리 셀 블록(ZB2)의 나머지 워드 라인 및 비트 라인의 입력부에 접속된다. 이로 인해, 일정한 1 V 또는 -1 V가 메모리 셀 블록(ZB2)의 모든 워드 라인 및 비트 라인에 공급된다. 메모리 셀 블록(ZB2)의 워드 라인 및 비트 라인의 출력부에는 약 0.5 V가 제공되며, 상기 약 0.5 V는 경우에 따라 부가의 전압 안정 조절 후에 제 3 메모리 셀 블록에 공급될 수 있다.
상기 실시예로부터, 본 발명에 의해 각각의 메모리 셀 블록에서 0.5V의 전압 강하가 이루어지고 각각의 메모리 셀 블록에 대해 확실한 정전압이 보장되면, 이용될 수 있는 약 2.5V의 공급 전압이 적어도 2배로 이용될 수 있다는 것을 알 수 있다.
본 발명에 따른 MRAM 장치에서는 메모리 칩 파워 서플라이가 보다 양호하게 이용됨으로써 실제로 전력 손실이 나타나지 않는다.

Claims (3)

  1. 메모리 칩을 포함하고, 상기 메모리 칩은 전원장치(2 내지 3 V)와 메모리 셀 필드 사이에 전압 안정 조절기(KR)를 가지며, 상기 전압 안정 조절기는 워드 라인 및/또는 비트 라인(WLi; BLj)을 통해 고정 동작 전압을 메모리 셀 필드에 공급하고,
    - 상기 전압 안정 조절기(KR)에 접속된 워드 라인 및/또는 비트 라인(WLi; BLj)의 입력부 및 출력부 사이에서 전압 강하가 나타나며,
    - 상기 메모리 셀 필드는 다수의 메모리 셀 블록(ZB1, ZB2)으로 세분되고,
    - 상기 메모리 셀 블록(ZB1, ZB2)에는 전압 안정 조절기(KR)에 의해 서로 상이한 고정 동작 전압이 제공되는, MRAM 장치로서,
    상기 전압 안정 조절 장치(KR)는 다수의 전압 안정 조절기(KR1, KR2)로 이루어지며 각각의 메모리 셀 블록(ZB1, ZB2)에는 각각 하나의 전압 안정 조절기(LR1, KR2)가 할당되는 것을 특징으로 하는 MRAM 장치.
  2. 제 1 항에 있어서,
    상기 제 1 메모리 셀 블록(ZB1)의 워드 라인 및/또는 비트 라인(WLi, BLj)의 출력부가 전원장치로서 제 2 메모리 셀 블록(ZB2)의 전압 안정 조절기(KR2)의 입력부에 접속되는 것을 특징으로 하는 MRAM 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 각각의 전압 안정 조절기(KR1, KR2)와 각각의 메모리 셀 블록(ZB1, ZB2) 사이에는 각각 제어된 워드 라인 드라이버(WT1, WT2)가 제공되는 것을 특징으로 하는 MRAM 장치.
KR10-2001-0039237A 2000-07-03 2001-07-02 Ｍｒａｍ 장치 KR100441176B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10032277A DE10032277A1 (de) 2000-07-03 2000-07-03 MRAM-Anordnung
DE10032277.8 2000-07-03

Publications (2)

Publication Number Publication Date
KR20020004847A KR20020004847A (ko) 2002-01-16
KR100441176B1 true KR100441176B1 (ko) 2004-07-22

Family

ID=7647606

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0039237A KR100441176B1 (ko) 2000-07-03 2001-07-02 Ｍｒａｍ 장치

Country Status (7)

Country Link
US (1) US6487108B2 (ko)
EP (1) EP1180770A1 (ko)
JP (1) JP3790446B2 (ko)
KR (1) KR100441176B1 (ko)
CN (1) CN1146915C (ko)
DE (1) DE10032277A1 (ko)
TW (1) TW516032B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7020008B2 (en) * 2001-12-26 2006-03-28 Renesas Technology Corp. Thin film magnetic memory device writing data with bidirectional current
US6678200B2 (en) * 2002-05-14 2004-01-13 Hewlett-Packard Development Company, Lp. Systems and methods for communicating with memory blocks
JP4054347B2 (ja) * 2005-12-16 2008-02-27 シャープ株式会社 不揮発性半導体記憶装置
US7362644B2 (en) * 2005-12-20 2008-04-22 Magic Technologies, Inc. Configurable MRAM and method of configuration
JP5214002B2 (ja) * 2011-08-12 2013-06-19 ルネサスエレクトロニクス株式会社 不揮発性記憶装置
US9373418B2 (en) * 2014-01-02 2016-06-21 Advanced Micro Devices, Inc. Circuit and data processor with headroom monitoring and method therefor
CN112086120A (zh) * 2020-11-13 2020-12-15 深圳市芯天下技术有限公司 一种字线位线电压转换方法、电路及非型闪存

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5567993A (en) * 1978-11-14 1980-05-22 Fujitsu Ltd Semiconductor memory unit
JPS5928294A (ja) * 1982-08-06 1984-02-14 Toshiba Corp 半導体記憶装置
US5119340A (en) * 1990-09-26 1992-06-02 Sgs-Thomson Microelectronics, Inc. Semiconductor memory having latched repeaters for memory row line selection
JPH05217370A (ja) * 1992-01-30 1993-08-27 Nec Corp 内部降圧電源回路
US5563838A (en) * 1994-02-01 1996-10-08 Micron Electronics, Inc. Module having voltage control circuit to reduce surges in potential
US5894447A (en) * 1996-09-26 1999-04-13 Kabushiki Kaisha Toshiba Semiconductor memory device including a particular memory cell block structure
KR100320610B1 (ko) * 1997-12-24 2002-04-22 박종섭 반도체메모리장치
KR100335266B1 (ko) * 1998-06-30 2002-10-19 주식회사 하이닉스반도체 반도체메모리장치
JP2001256781A (ja) * 2000-03-14 2001-09-21 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
JP2002093145A (ja) 2002-03-29
JP3790446B2 (ja) 2006-06-28
DE10032277A1 (de) 2002-01-24
TW516032B (en) 2003-01-01
US6487108B2 (en) 2002-11-26
CN1146915C (zh) 2004-04-21
US20020001243A1 (en) 2002-01-03
EP1180770A1 (de) 2002-02-20
CN1340824A (zh) 2002-03-20
KR20020004847A (ko) 2002-01-16

Similar Documents

Publication Publication Date Title
JP4615839B2 (ja) 不揮発性メモリ装置
US6687178B1 (en) Temperature dependent write current source for magnetic tunnel junction MRAM
JP5357387B2 (ja) Ｍｒａｍデバイスおよびその制御方法
KR20070094104A (ko) 프로그램 서스펜드/리줌 모드를 지원하는 상 변화 메모리장치 및 그것의 프로그램 방법
JP2007234133A5 (ko)
JP2007234133A (ja) 半導体記憶装置及び半導体集積回路システム
JP2011054246A (ja) 抵抗変化メモリ装置
JP2013089279A (ja) 抵抗性メモリ装置、そのレイアウト構造及びセンシング回路
JP2006019005A (ja) パリティビット構造を具備するランダムアクセスメモリアレイ
TWI246689B (en) Method to prevent the electron-migration in a MRAM
JP2015170377A (ja) 抵抗変化型メモリ
KR100441176B1 (ko) Ｍｒａｍ 장치
JP2007157206A (ja) 半導体集積回路装置
KR100441175B1 (ko) 기생 전류 손실을 보상하기 위한 방법 및 장치
JP5005671B2 (ja) 抵抗ヒステリシス素子を備えるメモリマトリックスの駆動
US6785158B2 (en) Device that makes it possible to selectively use nonvolatile memory as RAM or ROM
JP2004118922A (ja) 磁気ランダムアクセスメモリ
CN105304129B (zh) 电阻可变型存储器及其写入方法
KR100485405B1 (ko) 메모리 매트릭스의 워드라인용 전자 드라이버 회로 및메모리 장치
KR101037487B1 (ko) 반도체 메모리 장치
WO2021241070A1 (ja) 半導体記憶装置
US7580275B2 (en) Control of a memory matrix with resistance hysteresis elements

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080625

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee