KR20020004845A - Ｍｒａｍ 내부에서의 일렉트로 마이그레이션을 방지하기위한 방법 - Google Patents

Ｍｒａｍ 내부에서의 일렉트로 마이그레이션을 방지하기위한 방법 Download PDF

Info

Publication number
KR20020004845A
KR20020004845A KR1020010039231A KR20010039231A KR20020004845A KR 20020004845 A KR20020004845 A KR 20020004845A KR 1020010039231 A KR1020010039231 A KR 1020010039231A KR 20010039231 A KR20010039231 A KR 20010039231A KR 20020004845 A KR20020004845 A KR 20020004845A
Authority
KR
South Korea
Prior art keywords
direct current
word line
current signal
mram
bit line
Prior art date
Application number
KR1020010039231A
Other languages
English (en)
Other versions
KR100441177B1 (ko
Inventor
페터 푀히뮐러
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20020004845A publication Critical patent/KR20020004845A/ko
Application granted granted Critical
Publication of KR100441177B1 publication Critical patent/KR100441177B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은, 하나의 프로그래밍 단계 후에 메모리 셀 내부에서 프로그래밍이 이루어지지 않도록 하기 위해 일렉트로 마이그레이션을 보상하는 신호와 반대인 극성이 워드라인 및 비트라인에 제공되도록 구성된 MRAM 내부에서의 일렉트로 마이그레이션을 방지하기 위한 방법에 관한 것이다.

Description

ＭＲＡＭ 내부에서의 일렉트로 마이그레이션을 방지하기 위한 방법 {METHOD FOR PREVENTING THE ELECTRO-MIGRATION IN A ＭＲＡＭ}
본 발명은 워드라인, 상기 워드라인에 교차되는 비트라인 및 상기 워드라인과 비트라인 사이의 교차점에 제공된 저항으로 이루어지며, 하나의 프로그래밍 단계에서, 선택된 저항에 속하는 워드라인 및 비트라인을 통해, 함께 자기장을 발생시키는 각각의 직류 신호를 동시에 송출함으로써, 상기 저항의 값이 2가지 논리 상태 "0" 또는 "1"에 할당되는 방식으로 자기장에 의해 영향을 받도록 구성된 MRAM(Magnetic Random Access Memory) 내부에서의 일렉트로 마이그레이션을 방지하기 위한 방법에 관한 것이다.
도 3은 종래의 MRAM의 구성을 보여준다. 상기 메모리는 워드라인(WL1, WL2, WL3, ...) 및 상기 워드라인(WL1, WL2, WL3, ...)에 실제로 수직으로 교차되는 비트라인(BL1, BL2, BL3, BL4, ...)으로 구성된다. 워드라인(WL1, WL2, WL3, ...)과 비트라인(BL1, BL2, BL3, BL4, ...) 사이의 교차점에는 일반적으로 Rij로 표시되는, 즉 각각 저항(R11, R12, ..., R33, R34)으로 표시되는 메모리 셀이 배치된다.
상기 저항(Rij)은, 하나의 워드라인, 예를 들어 WL2와 하나의 비트라인, 예를 들어 BL3 사이에 전압차가 존재하는 경우에, 상기 워드라인과 비트라인 사이에서 흐르는 터널 전류의 구간을 나타낸다. 상기 터널 전류는 메모리 셀 내부에 기록된 자기장에 따라 더 큰 혹은 더 작은 값을 갖는다. 달리 말해서, 메모리 셀은 더 큰 혹은 더 작은 저항값으로 프로그래밍 되는 2진 저항으로 이해될 수 있다. 상기 2가지 저항값에는 정보 단위 "1" 또는 "0"이 할당될 수 있다.
따라서 하나의 메모리 셀의 프로그래밍은 하나의 자기장을 인가함으로써 이루어진다. 하나의 메모리 셀을 값 "0" 또는 "1"로 프로그래밍 하기 위해서는, 자기장이 소정의 임계값을 초과해야만 한다. 이 경우에는 상기 메모리 셀이 자기 이력을 갖도록 주의해야 한다.
도 3에서 암시되는 바와 같이, 예를 들어 워드라인(WL2) 내부에서 흐르는 직류(I2)는 상기 워드라인(WL2) 둘레에 있는 자기장에 영향을 미친다. 이 경우 전류(I2)가 반대 방향으로 흐르면, 자기장(M)의 방향이 역전된다. 자기장(M2)의 방향은, 하나의 메모리 셀 내부에 "1"이 기록되는지 아니면 "0"이 기록되는지를 지시한다.
워드라인(WL2) 내부를 흐르는 전류(I2)는 정보 내용 "1"을 의미하는 것으로 가정된다. 워드라인(WL2)과 연결된 모든 메모리 셀, 즉 저항(R21, R22, R23 및 R24)을 갖는 메모리 셀에는 전류(I2)에 의해 자기장(M)이 제공된다. 저항(R21, R22, R23, R24)을 갖는 상기 메모리 셀의 이력 현상으로 인해, 자기장(M)은 아직 상기 모든 메모리 셀을 "0"-상태로부터 "1"-상태로 만들 수 있을 정도로 충분히 강하지 않게 된다. 오히려, 전류(I1 및 I2)에 의해 발생되는 자기장의 오버래핑에 의해 인터페이스, 즉 저항(R23)에서 "0"-상태를 "1"-상태로 전환시킬 수 있을 정도로 충분히 강한 자기장이 워드라인(WL2)과 비트라인(BL3)의 인터페이스에서 발생되도록 하기 위해서 또 하나의 비트라인, 예를 들어 비트라인(BL3)이 전류(I1)에 의해 트리거링되어야 한다. 달리 말하면, 선택된 워드라인(WLi) 및 선택된 비트라인(BLi)의 트리거링에 의해서, 상기 워드라인 및 비트라인의 인터페이스에 있는 메모리 셀을 - 개별 전류에 의해 발생되는 자기장의 방향에 따라 - "0"-상태혹은 "1"-상태로 프로그래밍하는 것이 가능해진다.
교류의 인가시에는 실제로 일렉트로 마이그레이션이 전혀 나타나지 않는다는 사실은 공지되어 있다. 하지만 교류는 MRAM에서 사용될 수 없는데, 그 이유는 교류에 의해서는 메모리 내용이 규정될 수 없기 때문이다.
본 발명의 목적은, MRAM의 라인 파괴를 방지하기 위해, MRAM 내부에서의 일렉트로 마이그레이션을 방지하기 위한 방법을 제공하는 것이다.
도 1a 내지 도 1b는 본 발명에 따른 방법의 제 1 실시예를 설명하기 위한 신호 다이아그램.
도 2a 내지 도 2b는 본 발명에 따른 방법의 제 2 실시예를 설명하기 위한 신호 다이아그램.
도 3은 MRAM의 구성을 도시한 개략도.
도 4a 내지 도 4b는 도 3의 MRAM에서 "1" 또는 "0"이 하나의 메모리 셀 내부로 기록 입력되는 것을 설명하기 위한 신호 다이아그램.
* 도면의 주요 부분에 대한 부호의 설명 *
BL : 비트라인 I1 : 비트라인 내부를 흐르는 전류
I2 : 워드라인 내부를 흐르는 전류
R : 메모리 셀 내부의 저항
WL : 워드라인 x : 프로그래밍 전류의 진폭
x/2 : 보상 전류의 진폭
상기 목적은 서문에 언급된 방식의 방법에서 본 발명에 따라, 프로그래밍 단계 후에는 직류 신호를 제공받은 워드라인 및 비트라인을 통해 상기 직류와 극성이 반대인 추가 직류 신호가 송출됨으로써 달성된다. 그러나 상기 추가의 직류 신호는 선택된 저항에 속하는 워드라인 및 비트라인에 시간적으로 변위되어 제공되거나 또는 상기 직류 신호에 비해 감소된 진폭으로 및 더 오랜 시간 동안 제공된다.
워드라인 및 비트라인 내부에서 추가 직류 신호가 상기와 같이 시간적으로 변위됨으로써, 자기장이 워드라인 및 비트라인의 인터페이스에서는, 즉 메모리 셀내에서는 셀 내부로의 정보의 기록 입력 및 그와 함께 이미 기록 입력된 정보의 파괴를 야기하는 임계값을 초과하지 않게 된다.
본 발명은 도면을 참조하여 하기에서 자세히 설명된다.
도 1a 및 도 1b는 - 도 4a 및 도 4b와 유사하게 - 각각 도면의 좌측 절반에서, 비트라인(BL3) 및 워드라인(WL2)에 전류(I1 및 I2)가 동시에 인가됨으로써 "1"이 기록 입력되는 상태를 보여준다(도 3 참조). "1" 대신에 "0"이 기록 입력되면, 전류(I1 및 I2)의 극성은 +x로부터 -x로 변경된다.
일렉트로 마이그레이션 또는 물질 이동을 보상하기 위해 본 발명에 따른 방법에서는, 저항(R23)을 갖는 메모리 셀 내부에 "1"이 기록 입력되는 프로그래밍 단계 후에 반대 극성의 신호들이 서로 시간적으로 변위되어 비트라인(BL3) 또는 워드라인(WL2)에 인가된다. 상기와 같이 신호가 진폭 -x만큼 시간적으로 변위됨으로써, 저항(R23)을 갖는 메모리 셀 내부에서는 기록 입력을 위해 필요한 자기장의 임계값이 초과되지 않게 된다. 다시 말해서, 상기 메모리 셀 내부에 저장된 정보, 즉 "1"은 완전하게 유지되어 "0"으로 대체되지 않으며, 이와 같은 상태는 진폭 -x만큼의 신호간 시간적 변위가 비트라인(BL3) 또는 워드라인(WL2) 내부에서 이루어지지 않는 경우에 생길 수 있다.
도 2a 및 도 2b는, "1"의 기록 입력 후에 절반 진폭 및 반대 극성을 갖는 펄스를 "1"로 기록된 메모리 셀의 비트라인 및 워드라인에 더 오랜 시간 동안 인가시키는 본 발명에 따른 방법의 추가 실시예를 보여준다. 값 x를 갖는 기록 펄스의 값 -x/2를 갖는 절반 진폭에 의해서, 기록 입력된 정보의 파괴가 확실하게 방지된다. 그와 동시에 절반 진폭을 갖는 상기 펄스의 더 긴 지속 시간으로 인해 일렉트로 마이그레이션이 보상된다. 바람직하게는, 절반 진폭을 갖는 펄스의 지속 시간 동안에는 기록 펄스의 대략 2배의 지속 시간이 정보 "1"의 기록 입력을 위해서 사용된다.
도 2a 및 도 2b의 실시예에서는, 일렉트로 마이그레이션을 보상하는 절반 진폭의 펄스가 비트라인 및 워드라인에 동시에 인가된다. 그러나 - 도 1a 및 도 1b의 실시예와 유사하게 - 시간적인 변위를 추가로 한번 더 실행하는 것도 물론 가능하다.
도 2a 및 도 2b의 실시예에서는, 기록 신호를 보상하는 펄스가 상기 기록 신호의 절반 진폭을 갖는다. 물론 다른 값도 또한 상기 보상 신호를 위해서 가능하다. 한가지 결정적인 사실은, 보상 신호를 비트라인 및 워드라인에 동시에 인가하는 경우에는 정보를 기록 입력하기 위한 임계값이 초과되지 않는다는 것이다.
본 발명에 의해, MRAM 내부에서의 일렉트로 마이그레이션을 방지하기 위한 방법이 제공된다.

Claims (4)

  1. 워드라인(WL), 상기 워드라인(WL)에 교차되는 비트라인(BL) 및 상기 워드라인(WL)과 비트라인(BL) 사이의 교차점에 제공된 저항(R)으로 이루어지며, 하나의 프로그래밍 단계에서, 선택된 저항에 속하는 워드라인 및 비트라인을 통해, 함께 자기장을 발생시키는 각각의 직류 신호를 동시에 송출함으로써, 상기 저항의 값이 2가지 논리 상태 "1" 또는 "0"에 할당되는 방식으로 자기장에 의해 영향을 받도록 구성된 MRAM 내부에서의 일렉트로 마이그레이션을 방지하기 위한 방법에 있어서,
    상기 프로그래밍 단계 후에는, 직류 신호를 제공받은 워드라인 및 비트라인(WL, BL)을 통해 상기 직류와 극성이 반대인 추가 직류 신호를 송출하는 것을 특징으로 하는 방법.
  2. 제 1 항에 있어서,
    상기 추가 직류 신호를 시간적으로 변위시켜, 선택된 저항에 속하는 워드라인 및 비트라인에 제공하는 것을 특징으로 하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 추가의 직류 신호를, 선택된 저항에 속하는 워드라인 및 비트라인에 시간적으로 변위시켜 제공하거나 또는 상기 직류 신호에 비해 감소된 진폭으로 및 더 오랜 시간 동안 제공하는 것을 특징으로 하는 방법.
  4. 제 3 항에 있어서,
    상기 추가의 직류 신호가 직류 신호의 절반의 진폭 및 2배의 지속 시간을 갖는 것을 특징으로 하는 방법.
KR10-2001-0039231A 2000-07-03 2001-07-02 Ｍｒａｍ 내부에서의 일렉트로 마이그레이션을 방지하기위한 방법 KR100441177B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10032278A DE10032278C1 (de) 2000-07-03 2000-07-03 Verfahren zur Verhinderung von Elektromigration in einem MRAM
DE10032278.6 2000-07-03

Publications (2)

Publication Number Publication Date
KR20020004845A true KR20020004845A (ko) 2002-01-16
KR100441177B1 KR100441177B1 (ko) 2004-07-22

Family

ID=7647607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0039231A KR100441177B1 (ko) 2000-07-03 2001-07-02 Ｍｒａｍ 내부에서의 일렉트로 마이그레이션을 방지하기위한 방법

Country Status (7)

Country Link
US (1) US6522578B2 (ko)
EP (1) EP1170751A1 (ko)
JP (1) JP3737039B2 (ko)
KR (1) KR100441177B1 (ko)
CN (1) CN1162862C (ko)
DE (1) DE10032278C1 (ko)
TW (1) TWI246689B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10055936C2 (de) * 2000-11-10 2003-08-28 Infineon Technologies Ag Magnetoresistiver Speicher (MRAM) und dessen Verwendung
JP3920564B2 (ja) 2000-12-25 2007-05-30 株式会社東芝 磁気ランダムアクセスメモリ
DE10123593C2 (de) 2001-05-15 2003-03-27 Infineon Technologies Ag Magnetische Speicheranordnung
JP2003091987A (ja) * 2001-09-18 2003-03-28 Sony Corp 磁気メモリ装置及びその記録制御方法
DE10149737A1 (de) * 2001-10-09 2003-04-24 Infineon Technologies Ag Halbleiterspeicher mit sich kreuzenden Wort- und Bitleitungen, an denen magnetoresistive Speicherzellen angeordnet sind
JP3924461B2 (ja) * 2001-12-17 2007-06-06 Ｎｅｃエレクトロニクス株式会社 不揮発性記憶装置とその動作方法
JP3778100B2 (ja) * 2002-02-08 2006-05-24 ソニー株式会社 強磁性トンネル接合素子を用いた磁気記憶装置
US6683806B2 (en) * 2002-03-26 2004-01-27 Micron Technology, Inc. Methods of operating MRAM devices
JP2006134363A (ja) * 2002-07-29 2006-05-25 Nec Corp 磁気ランダムアクセスメモリ
US7474547B2 (en) * 2003-09-02 2009-01-06 Nxp B.V. Active shielding for a circuit comprising magnetically sensitive materials
JP5277312B2 (ja) 2009-06-03 2013-08-28 株式会社日立製作所 半導体記憶装置
US10903865B2 (en) 2013-01-25 2021-01-26 Infineon Technologies Ag Signal interface and a signal processing system
US10756857B2 (en) 2013-01-25 2020-08-25 Infineon Technologies Ag Method, apparatus and computer program for digital transmission of messages
WO2015136748A1 (en) 2014-03-13 2015-09-17 Sakai Shintaro Variable change memory and the writing method of the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1527033A (fr) * 1967-04-04 1968-05-31 Csf Mémoire magnétique à lecture non destructive
JPS5468170A (en) * 1977-11-11 1979-06-01 Hitachi Ltd Fine pattern element
EP0388179B1 (en) * 1989-03-14 1996-07-03 Kabushiki Kaisha Toshiba Semiconductor device having multilayer wiring and the method of making it
US6111784A (en) * 1997-09-18 2000-08-29 Canon Kabushiki Kaisha Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element
US6363002B1 (en) * 1997-12-31 2002-03-26 Texas Instruments Incorporated Ferroelectric memory with bipolar drive pulses
US6219273B1 (en) * 1998-03-02 2001-04-17 California Institute Of Technology Integrated semiconductor-magnetic random access memory system
TW454187B (en) * 1998-09-30 2001-09-11 Siemens Ag Magnetoresistive memory with low current density
US6097626A (en) * 1999-07-28 2000-08-01 Hewlett-Packard Company MRAM device using magnetic field bias to suppress inadvertent switching of half-selected memory cells
US6134138A (en) * 1999-07-30 2000-10-17 Honeywell Inc. Method and apparatus for reading a magnetoresistive memory

Also Published As

Publication number Publication date
US6522578B2 (en) 2003-02-18
US20020001225A1 (en) 2002-01-03
JP3737039B2 (ja) 2006-01-18
CN1162862C (zh) 2004-08-18
CN1337712A (zh) 2002-02-27
DE10032278C1 (de) 2001-11-29
JP2002093149A (ja) 2002-03-29
KR100441177B1 (ko) 2004-07-22
EP1170751A1 (de) 2002-01-09
TWI246689B (en) 2006-01-01

Similar Documents

Publication Publication Date Title
JP4377817B2 (ja) プログラマブル抵抗メモリ装置
US7110290B2 (en) Thin film magnetic memory device storing program information efficiently and stably
KR101119393B1 (ko) 반도체 집적회로장치
KR20020004845A (ko) Ｍｒａｍ 내부에서의 일렉트로 마이그레이션을 방지하기위한 방법
KR20020021614A (ko) 데이터 저장 장치
US6795333B2 (en) Semiconductor memory device storing ternary data signal
JP2009158098A (ja) マグネチックランダムアクセスメモリ及びそのデータセンシング回路及びその方法
US6341081B2 (en) Circuit for driving nonvolatile ferroelectric memory
CN110688682A (zh) 随机位单元、随机数值产生器及随机位单元的操作方法
US6760244B2 (en) Magnetic memory device including storage elements exhibiting a ferromagnetic tunnel effect
US6822895B2 (en) Magnetic memory device
KR100449067B1 (ko) 자기 저항성 메모리 효과를 갖는 메모리 셀을 포함하는 집적 메모리 및 그의 작동 방법
KR100521527B1 (ko) Ｍｒａｍ 반도체 메모리 장치를 동작시키는 방법
KR100697441B1 (ko) 메모리 셀 및 기준 셀을 포함하는 집적 메모리
KR102564625B1 (ko) 일회성 프로그래밍가능(otp) 자기저항 랜덤 액세스 메모리(mram)
KR100451763B1 (ko) 불휘발성 강유전체 메모리 장치 및 그 구동방법
KR100441176B1 (ko) Ｍｒａｍ 장치
KR100483028B1 (ko) 강유전체 메모리 셀 및 이를 이용한 메모리 장치
KR100447222B1 (ko) 강유전체 메모리 및 그의 구동방법
KR20110111954A (ko) 이중포트의 안티퓨즈 오티피 셀
US6717836B2 (en) Method and apparatus for non-volatile memory storage
JP2005235244A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130704

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140704

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150702

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee