CN110688682A - 随机位单元、随机数值产生器及随机位单元的操作方法 - Google Patents

随机位单元、随机数值产生器及随机位单元的操作方法 Download PDF

Info

Publication number
CN110688682A
CN110688682A CN201910585609.2A CN201910585609A CN110688682A CN 110688682 A CN110688682 A CN 110688682A CN 201910585609 A CN201910585609 A CN 201910585609A CN 110688682 A CN110688682 A CN 110688682A
Authority
CN
China
Prior art keywords
voltage
terminal
volatile storage
bit line
coupled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910585609.2A
Other languages
English (en)
Other versions
CN110688682B (zh
Inventor
徐清祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eMemory Technology Inc
Original Assignee
eMemory Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by eMemory Technology Inc filed Critical eMemory Technology Inc
Publication of CN110688682A publication Critical patent/CN110688682A/zh
Application granted granted Critical
Publication of CN110688682B publication Critical patent/CN110688682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0063—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is an EEPROM element, e.g. a floating gate or MNOS transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0072—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a ferroelectric element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
    • G11C14/009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a resistive RAM element, i.e. programmable resistors, e.g. formed of phase change or chalcogenide material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1697—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种随机位单元。随机位单元包括锁存器、电压选择器、第一非易失储存组件及第二非易失储存组件。锁存器具有第一端耦接于第一区域位线，及第二端耦接于第二区域位线。第一非易失储存组件具有第一端耦接于第一区域位线，及第二端耦接于电压选择器。第二非易失储存组件具有第一端耦接于第二区域位线，及第二端耦接于电压选择器。在起始操作期间，第一非易失储存组件及第二非易失储存组件的第二端处于浮接状态。在注册操作期间，第一非易失储存元及第二非易失储存组件的第二端接收电压选择器所提供的写入电压。

Description

随机位单元、随机数值产生器及随机位单元的操作方法
技术领域
本发明是有关于一种随机位单元，特别是指一种具有非易失性储存组件的随机位单元。
背景技术
一般来说，为避免电子装置遭到未授权者的存取，电子装置的制造者常会花费可观的金钱和时间来发展防伪机制。在先前技术中，物理不可克隆函数(physicalunclonable function，PUF)电路既有的特征使得物理不可克隆函数电路常被用来保护系统免于物理攻击或逆向工程。物理不可克隆函数电路可以根据无法预测的物理特征产生随机的数值。
由于每一个静态随机存取存储器(Static Random Access Memory，SRAM)单元的锁存器的状态会与其初始的电荷状态极为相关，且这个初始电荷状态并无法预测也无法控制，因此静态随机存取存储器单元可被用来实作物理不可克隆函数电路以产生随机数值。然而，由于储存在静态随机存取存储器单元的锁存器的随机数值是挥发性的，因此必须在每次电源重置时重新产生。此外，静态随机存取存储器单元的初始电荷状态会受到环境噪声和周围环境的显著影响。因此，随着电源开关，静态随机存取存储器单元的初始电荷状态也可能会改变，导致随机数值也会跟着改变，进而造成使用此随机数值的安全系统不稳定。
发明内容
本发明的一实施例提供一种随机位单元。随机位单元包括锁存器、电压选择器、第一非易失储存组件及第二非易失储存组件。
锁存器具有第一端及第二端，锁存器的第一端耦接于第一区域位线，而锁存器的第二端耦接于第二区域位线。
电压选择器具有第一浮接端、第二浮接端、写入端及预充电端，电压选择器的写入端提供写入电压，而电压选择器的预充电端提供预充电压。
第一非易失储存组件具有第一端及第二端，第一非易失储存组件的第一端耦接于第一区域位线，第一非易失储存组件的第二端耦接于电压选择器。第二非易失储存组件具有第一端及第二端，第二非易失储存组件的第一端耦接于第二区域位线，而第二非易失储存组件的第二端耦接于电压选择器。
在起始操作期间，锁存器根据锁存器的起始电荷状态，将第一区域位线及第二区域位线中的一者拉至一第一参考电压，并将另一者拉至大于第一参考电压的第二参考电压。电压选择器将第一非易失储存组件的第二端耦接至第一浮接端，并将第二非易失储存组件的第二端耦接至第二浮接端。
在注册操作期间，电压选择器将第一非易失储存组件的第二端及第二非易失储存组件的第二端耦接至写入电压端。
在读取操作期间，电压选择器将第一非易失储存组件的第二端及第二非易失储存组件的第二端耦接至预充电端，并感测第一区域位线的电压及第二区域位线的电压以读出随机位单元的随机位。
本发明的另一实施例提供一种随机数值产生器。随机数值产生器包括多条地址位线及复数个随机位单元。每一随机位单元包括锁存器、电压选择器、位线选择电路、第一非易失储存组件及第二非易失储存组件。
锁存器具有第一端及第二端，锁存器的第一端耦接于第一区域位线，而锁存器的第二端耦接于第二区域位线。
位线选择电路耦接于第一区域位线、第二区域位线、第一地址位线及第二地址位线。
电压选择器具有第一浮接端、第二浮接端、写入端及预充电端，电压选择器的写入端提供写入电压，而电压选择器的预充电端提供预充电压。
第一非易失储存组件具有第一端及第二端，第一非易失储存组件的第一端耦接于第一区域位线，第一非易失储存组件的第二端耦接于电压选择器。第二非易失储存组件具有第一端及第二端，第二非易失储存组件的第一端耦接于第二区域位线，而第二非易失储存组件的第二端耦接于电压选择器。
在随机位单元的起始操作期间，锁存器根据锁存器的起始电荷状态，将第一区域位线及第二区域位线中的一者拉至第一参考电压，并另一者拉至大于第一参考电压的第二参考电压，且电压选择器将第一非易失储存组件的第二端耦接至第一浮接端，并将第二非易失储存组件的第二端耦接至第二浮接端。
在随机位单元的注册操作期间，电压选择器将第一非易失储存组件的第二端及第二非易失储存组件的第二端耦接至写入电压端。
在读取操作期间，电压选择器将第一非易失储存组件的第二端及第二非易失储存组件的第二端耦接至预充电端，并感测第一区域位线的电压及第二区域位线的电压以读出随机位单元的随机位。
本发明的另一实施例提供一种操作随机位单元的方法，随机位单元包括锁存器，第一非易失性储存组件及第二非易失性储存组件。锁存器具有第一端及第二端，锁存器的第一端耦接于第一区域位线，而锁存器的第二端耦接于第二区域位线。第一非易失性储存组件具有第一端及第二端，第一非易失性储存组件的第一端耦接于第一区域位线。第二非易失性储存组件具有第一端及第二端，第二非易失性储存组件的第一端耦接于第二区域位线。
操作随机位单元的方法包括在起始操作期间，使第一非易失储存组件的第二端及第二非易失储存组件的第二端处于浮接状态，且锁存器根据锁存器的起始电荷状态，将第一区域位线及第二区域位线的一者拉至一第一参考电压，并将另一者拉至大于第一参考电压的第二参考电压。
在注册操作期间，于第一非易失储存组件的第二端及第二非易失储存组件的第二端施加写入电压。
在读取操作期间，于第一非易失储存组件的第二端及第二非易失储存组件的第二端施加预充电压，并感测第一区域位线的电压及第二区域位线的电压以读出随机位单元的随机位。
附图说明
图1是本发明一实施例的随机位单元的示意图。
图2是本发明一实施例的随机数值产生器的示意图。
图3是本发明一实施例的操作图1的随机位单元的方法流程图。
其中，附图标记说明如下：
100、200(1,1)至200(M,N) 随机位单元
110、210 锁存器
120、220 电压选择器
130A、130B、230A、230B 非易失储存组件
LBL1、LBL2 区域位线
112、114 反相器
VR1 第一参考电压
VR2 第二参考电压
VPP 写入电压
VPre 预充电压
ABL1至ABL2N 地址位线
WL1至WLM 字符线
20 随机数值产生器
240 位线选择电路
242、244 位线选择晶体管
STA、STB 选择晶体管
ATA、ATB 反熔丝晶体管
SIGBLS 位线选择讯号
300 方法
S310至S340 步骤
具体实施方式
图1是本发明一实施例的随机位单元100的示意图。随机位单元100包括锁存器110、电压选择器120及非易失储存组件130A及130B。
锁存器110具有第一端及第二端，锁存器的第一端耦接于区域位线LBL1，而锁存器110的第二端耦接于区域位线LBL2。非易失储存组件130A具有第一端及第二端，非易失储存组件130A的第一端耦接于区域位线LBL1，而非易失储存组件130A的第二端耦接于电压选择器120。非易失储存组件130B具有第一端及第二端，非易失储存组件130B的第一端耦接于区域位线LBL2，而非易失储存组件130A的第二端耦接于电压选择器120。
在图1中，锁存器110包括反相器112及114。反相器112具有输入端、输出端、第一电压端及第二电压端，反相器112的输入端耦接于区域位线LBL1，反相器112的输出端耦接于区域位线LBL2，反相器112的第一电压端可接收第一参考电压VR1，而反相器112的第二电压端可接收第二参考电压VR2。反相器114具有输入端、输出端、第一电压端及第二电压端，反相器114的输入端耦接于区域位线LBL2，反相器114的输出端耦接于区域位线LBL1，反相器114的第一电压端可接收第一参考电压VR1，而反相器114的第二电压端可接收第二参考电压VR2。然而，在有些其他实施例中，锁存器110也可以根据系统的需求而以其他的结构来实作。
非易失储存组件130A及130B可以是同类型的组件，而非易失储存组件130A可包括可编程电阻(Programmable Resistor)、电容或非易失性存储器单元。举例来说，非易失存储器单元可以是一次性可编程(One-Time Programmable，OTP)存储器单元、多次性可编程(Multiple-Time Programmable，MTP)存储器单元、快闪存储器(Flash Memory)单元、电阻式随机存取存储器(Resistive Random Access Memory，ReRAM)单元、磁阻式随机存取存储器(Magnetoresistive Random Access Memory，MRAM)单元、铁电随机存取存储器(Ferroelectric Random Access Memory，FeRAM)单元或相变随机存取存储器(PhaseChange Random Access Memory，PCRAM)单元。
电压选择器120具有第一浮接端、第二浮接端、写入端及预充电端，电压选择器120的写入端可提供写入电压VPP，而电压选择器120的预充电端可提供预充电压VPre。电压选择器120可将非易失储存组件130A的第二端耦接至第一浮接端、写入端或预充电端，并可将非易失储存组件130B的第二端耦接至第二浮接端、写入端或预充电端以执行不同的操作。
举例来说，在起始操作中，电压选择器120可将非易失储存组件130A的第二端耦接至第一浮接端，并将非易失储存组件130B的第二端耦接至第二浮接端。在起始操作中，由于非易失储存组件130A及非易失储存组件130B的第二端会处于浮接状态，因此根据锁存器110的初始电荷状态，区域位线LBL1及LBL2的其中一条区域位线将会被闩锁在第一参考电压VR1而另一条区域位线则会被闩锁在第二参考电压VR2。
当锁存器110完成进入稳态之后，电压选择器120会在注册操作中将非易失储存组件130A及非易失储存组件130B的第二端耦接至写入端以接收写入电压VPP。在有些实施例中，写入电压VPP及第二参考电压VR2可以是正电压，且写入电压VPP可大于第二参考电压VR2。为能将锁存器110的初始状态记录下来，写入电压VPP和第一参考电压VR1之间的电压差可大到足以将非易失储存组件130A及非易失储存组件130B击穿。
在此情况下，若锁存器110的初始状态导致区域位线BL1被拉低至第一参考电压VR1，而区域位线LBL2被升到第二参考电压VR2，则写入电压VPP及第一参考电压VR1之间的巨大电压差就会施加在非易失储存组件130A上，使得非易失储存组件130A被写入。然而，由于区域位线LBL2会在第二参考电压VR2，因此施加在非易失储存组件130B上的电压差并不会大到足以将非易失储存组件130B写入。如此一来，锁存器110的初始电荷状态就可以在注册操作期间透过非易失储存组件130A及130B的状态纪录下来。由于锁存器110的初始电荷状态无法预测，因此非易失储存组件130A及130B的状态也无法预测，因此可以用来表示随机位单元100的随机位。
一旦非易失储存组件130A被写入后，非易失储存组件130A的阻值就会急速降低，进而产生充电电流流入对区域位线LBL1，使得区域位线LBL1的电压提升。在此情况下，锁存器110将对应地拉低区域位线LBL2的电压。然而，由于写入电压VPP是由电荷泵产生，而当充电电流产生时，电荷泵所产生的写入电压VPP便会下降，因此可以避免非易失储存组件130B被写入。在有些实施例中，透过观察区域位线LBL1及LBL2的电压反转就可以判断注册操作是否已完成。
在注册操作完成后，非易失储存组件130A及130B的状态可以透过对非易失储存组件130A及130B的第二端施加低于写入电压VPP的预充电压VPre来读出。举例来说，在读取操作中，电压选择器120可以将非易失储存组件130A及130B的第二端耦接至预充电端以接收预充电压VPre。在此情况下，由于非易失储存组件130A已经在注册操作中被写入，因此非易失储存组件130A的阻值会远小于非易失储存组件130B的阻值。因此，区域位线LBL1将会透过非易失储存组件130A被提升到接近预充电压Vpre，而区域位线LBL2则因为非易失储存组件130B的高阻值而不会受到预充电压Vpre的影响。
在有些实施例中，预充电压VPre可以小于第二参考电压VR2。然而，当区域位线LBL1被提升到预充电压VPre时，锁存器110也将被触发，使得区域位线LBL1会被进一步固定在第二参考电压VR2，并将区域位线LBL2保持在第一参考电压。如此一来，透过感测区域位线LBL1及LBL2上的电压，就可以判读出由非易失储存组件130A及130B的状态所表示的随机位。
透过非易失储存组件130A及130B的结构变化就可以追踪到锁存器110的初始电荷状态，因此随机位单元100所产生的随机位就可以稳定地储存而不会因为电源反复开关而流失。
在有些实施例中，在注册操作中，非易失储存组件130A及130B的第二端可以经由相同的接点耦接到写入端以接收写入电压VPP，而在读取操作中，非易失储存组件130A及130B的第二端也可以经由相同的接点耦接到预充电端以接收预充电压VPrep。然而在有些实施例中，如图2所示，非易失储存组件130A及130B的第二端也可以经由相异的端点来耦接至写入端以接收写入电压VPP，并经由相异的端点来耦接至预充电端以接收预充电压VPrep。
此外，在本发明的有些其他实施例中，写入电压VPP可以是负电压，而预充电压VPre及第二参考电压VR2可以是正电压。在此情况下，写入电压VPP与第二参考电压VR2之间的电压差会大到足以将非易失储存组件130A及130B击穿。因此，在注册操作中，若区域位线LBL2已经在先前的起始操作中因为锁存器110的初始电荷状态而被提升到第二参考电压VR2，则施加在非易失储存组件130B上的巨大电压差就可以击穿非易失储存组件130B而完成写入。如此一来，锁存器110的初始电荷状态仍然可以透过非易失储存组件130A及130B而被记录下来。
在此情况下，可以在读取操作时施加预充电压VPre，而由于非易失储存组件130B被写入后的阻值较低，因此区域位线LBL2的电压会被提升到接近预充电压VPre的电压。此外，锁存器110会被触发，使得区域位线LBL2被进一步固定至第二参考电压VR2，并将区域位线LBL1固定在第一参考电压VR1。如此一来，透过感测区域位线LBL1及LBL2的电压，就可以读出非易失储存组件130A及130B所表示的随机位。
由于非易失储存组件130A及130B的结构变化可以用来记录锁存器110的初始电荷状态，因此可以稳定地储存随机位单元100所产生的随机位，而不会因为电源反复开关而受到影响。
图2是本发明一实施例的随机数值产生器20的示意图。随机数值产生器20包括复数个地址位线ABL1至ABL2N，以及复数个随机位单元200(1,1)至200(M,N)，其中M及N是大于1的正整数。
随机位单元200(1,1)至200(M,N)与图1中的随机位单元100可具有相同的结构，且可以根据相同的原理操作。举例来说，在图2中，随机位单元200(1,1)可以包括锁存器210、电压选择器220、非易失储存组件230A及230B、以及位线选择电路240。
透过位线选择电路240，耦接在相异地址位线的随机位单元就可以共享相同的感测放大器来进行读取操作。举例来说，随机位单元200(1,1)至200(M,1)可以耦接至相同的地址位线ABL1及ABL2，而随机位单元200(1,N)至200(MN)可以耦接至相同的地址位线ABL(2N-1)及ABL2N。
在随机位单元200(1,1)中，锁存器210的第一端可耦接至区域位线LBL1，而锁存器210的第二端可耦接至区域位线LBL2。此外，位线选择电路240可以耦接至区域位线LBL1及LBL2以及地址位线ABL1及ABL2。在图2中，位线选择电路240可以包括位线选择晶体管242及244。位线选择晶体管242可具有第一端、第二端及控制端，位线选择晶体管242的第一端可耦接于区域位线LBL1，位线选择晶体管242的第二端可耦接于地址位线ABL1，而位线选择晶体管242的控制端可接收位线选择信号SIGBLS。位线选择晶体管244可具有第一端、第二端及控制端，位线选择晶体管244的第一端可耦接于区域位线LBL2，位线选择晶体管244的第二端可耦接于地址位线ABL2，而位线选择晶体管244的控制端可接收位线选择信号SIGBLS。在此情况下，当字符线WL1被选择时，随机数值产生器20便可以透过随机位单元200(1,1)至200(1,N)的位选择电路240选择欲读取的随机位单元。
此外，随机位单元200(1,1)至200(1,N)可以耦接至相同的字符线WL1，而随机位单元200(M,1)至200(M,N)可以耦接至相同的字符线WLM。在此情况下，随机位单元200(1,1)至200(M,N)的非易失储存组件230A及230B还可包括选择晶体管以解析字符线。
举例来说，在图2的随机位单元200(1,1)中，非易失储存组件230A可包括选择晶体管STA及反熔丝晶体管ATA。选择晶体管STA具有第一端、第二端及控制端，选择晶体管STA的第一端耦接于区域位线LBL1，而选择晶体管STA的控制端可耦接至字符线WL1。反熔丝晶体管ATA具有第一端、第二端及控制端，反熔丝晶体管ATA的第一端耦接于选择晶体管STA的第二端，而反熔丝晶体管ATA的控制端可耦接于电压选择器220。
此外，非易失储存组件230B可包括选择晶体管STB及反熔丝晶体管ATB。选择晶体管STB具有第一端、第二端及控制端，选择晶体管STB的第一端耦接于区域位线LBL2，而选择晶体管STB的控制端可耦接至字符线WL1。反熔丝晶体管ATB具有第一端、第二端及控制端，反熔丝晶体管ATB的第一端耦接于选择晶体管STB的第二端，而反熔丝晶体管ATB的控制端可耦接于电压选择器220。
如此一来，当地址位线ABL1及ABL2被选取时，选择晶体管STA及STB可以用来选择随机位单元200(1,1)至200(M,1)中所欲读取的随机位单元。
此外，在有些实施例中，耦接至相同的字符线的随机位单元可以被视为位在同一个存储器分页(page)，并且可以同时执行起始操作及注册操作。也就是说，位在同一个存储器分页的随机位单元可以同时被记录追踪。在有些实施例中，同一个存储器分页的随机位单元所产生的随机位可以形成随机数值，以供产生安全密钥的所需。
然而，在有些其他实施例中，随机数值产生器20也可能具有相异的地址解析机制，并且可以根据应用的需求，包括其他种类的位线选择器及/或字符线选择器来执行地址解析。
图3是本发明一实施例的操作随机位单元100的方法300的流程图。方法300包括步骤S310至S340。
S310：在起始操作中，使非易失储存组件130A及130B的第二端浮接；
S312：在起始操作中，锁存器110将区域位线LBL1及LBL2中的一者拉至第一参考电压VR1，并将另一者拉至第二参考电压VR2；
S320：在注册操作中，在非易失储存组件130A及130B的第二端施加写入电压VPP；
S330：在读取操作中，在非易失储存组件130A及130B的第二端施加预充电压VPre；
S340：在读取操作中，感测区域位线LBL1及LBL2的电压以输出随机位单元100所产生的随机位。
在步骤S310中，电压选择器120可以将非易失储存组件130A的第二端耦接至第一浮接端，并将非易失储存组件130B的第二端耦接至第二浮接端。在此情况下，锁存器110可以在步骤S312中，根据其初始的电荷状态将区域位线LBL1及LBL2中的一者拉至第一参考电压VR1，并将另一者拉至第二参考电压VR2。
在起始操作执行完毕后，电压选择器120可以在步骤S320中，将非易失储存组件130A及130B的第二端耦接至写入端以施加写入电压VPP。在此情况下，根据锁存器110的初始电荷状态，非易失储存组件130A及130B的其中一者会被写入。
由于非易失储存组件在被写入之后的阻值会明显降低，因此在读取操作中，锁存器110将会被触发并根据非易失储存组件130A及130B的状态输出随机位。举例来说，在步骤S330中，电压选择器120可将非易失储存组件130A及130B的第二端耦接至预充电端以施加预充电压VPre。在此情况下，被写入的非易失储存组件将会具有较佳的导电性，并可将预充电压VPre传递至对应的区域位线，进而触发锁存器110透过区域位线LBL1及LBL2输出随机位。
透过方法300，就可以在注册操作中，利用非易失储存组件130A及130B来记录追踪锁存器110其无法预测的初始电荷状态，因此随机位单元100所产生的随机位就可以被稳定地储存，而不会因为电源反复开关而受到影响。
综上所述，本发明的实施例所提供的随机位单元、随机数值产生器以及操作随机位单元的方法可以利用非易失储存组件的结构变化来记录追踪锁存器的初始电荷状态。由于非易失储存组件不会受到电源开关的影响，因此本发明所产生的随机位或随机数值可以被稳定地储存。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包括在本发明的保护范围之内。

Claims (20)

1.一种随机位单元，其特征在于，包括：
锁存器，具有耦接于第一区域位线的第一端，及耦接于第二区域位线的第二端；
电压选择器，具有第一浮接端，第二浮接端，用以提供写入电压的写入端，及用以提供预充电压的预充电端；
第一非易失储存组件，具有耦接于所述第一区域位线的第一端，及耦接于所述电压选择器的第二端；及
第二非易失储存组件，具有耦接于所述第二区域位线的第一端，及耦接于所述电压选择器的第二端；
其中：
在起始操作期间：
所述锁存器根据所述锁存器的起始电荷状态，将所述第一区域位线及所述第二区域位线中的一者拉至第一参考电压，及将另一者拉至大于所述第一参考电压的第二参考电压；及
所述电压选择器将所述第一非易失储存组件的所述第二端耦接至所述第一浮接端，及将所述第二非易失储存组件的所述第二端耦接至所述第二浮接端；
在注册操作期间，所述电压选择器将所述第一非易失储存组件的所述第二端及所述第二非易失储存组件的所述第二端耦接至所述写入电压端；及
在读取操作期间：
所述电压选择器将所述第一非易失储存组件的所述第二端及所述第二非易失储存组件的所述第二端耦接至所述预充电端；及
感测所述第一区域位线的电压及所述第二区域位线的电压以读出所述随机位单元的随机位。
2.如权利要求1所述的随机位单元，其特征在于所述锁存器包括：
第一反相器，具有耦接于所述第一区域位线的输入端，耦接于所述第二区域位线的输出端，用以接收所述第一参考电压的第一电压端，及用以接收所述第二参考电压的第二电压端；及
第二反相器，具有耦接于所述第二区域位线的输入端，耦接于所述第一区域位线的输出端，用以接收所述第一参考电压的第一电压端，及用以接收所述第二参考电压的第二电压端。
3.如权利要求1所述的随机位单元，其特征在于：
所述写入电压、所述预充电压及所述第二参考电压是正电压；
所述写入电压大于所述第二参考电压及所述预充电压；及
所述写入电压及所述第一参考电压之间的电压差大到足以击穿所述第一非易失储存组件及所述第二非易失储存组件。
4.如权利要求1所述的随机位单元，其特征在于：
所述写入电压是负电压；
所述预充电压及所述第二参考电压是正电压；及
所述写入电压及所述第二参考电压之间的电压差大到足以击穿所述第一非易失储存组件及所述第二非易失储存组件。
5.如权利要求1所述的随机位单元，其特征在于所述第一非易失储存组件及所述第二非易失储存组件是相同类型的储存组件，且所述第一非易失储存组件包括可编程电阻、电容或非易失性存储器单元。
6.如权利要求5所述的随机位单元，其特征在于所述非易失性存储器单元包括次性可编程存储器单元、多次性可编程存储器单元、快闪存储器单元、电阻式随机存取存储器单元、磁阻式随机存取存储器单元、铁电随机存取存储器单元或相变随机存取存储器单元。
7.如权利要求1所述的随机位单元，其特征在于：
所述第一非易失存储器单元包括；
第一选择晶体管，具有耦接于所述第一区域位线的第一端，第二端，及耦接于字符线的控制端；及
第一反熔丝晶体管，具有耦接于所述第一选择晶体管的所述第二端的第一端，第二端，及耦接于所述电压选择器的控制端；及
所述第二非易失存储器单元包括；
第二选择晶体管，具有耦接于所述第二区域位线的第一端，第二端，及耦接于所述字符线的控制端；及
第二反熔丝晶体管，具有耦接于所述第二选择晶体管的所述第二端的第一端，第二端，及耦接于所述电压选择器的控制端。
8.一种随机数值产生器，其特征在于，包括：
多条地址位线；及
多个随机位单元，每一随机位单元包括：
锁存器，具有耦接于第一区域位线的第一端，及耦接于第二区域位线的第二端；
元线选择电路，耦接于所述第一区域位线、所述第二区域位线、所述多条地址位线中对应的第一地址位线及第二地址位线；
电压选择器，具有第一浮接端，第二浮接端，用以提供写入电压的写入端，及用以提供预充电压的预充电端；
第一非易失储存组件，具有耦接于所述第一区域位线的第一端，及耦接于所述电压选择器的第二端；及
第二非易失储存组件，具有耦接于所述第二区域位线的第一端，及耦接于所述电压选择器的第二端；
其中：
在所述随机位单元的起始操作期间：
所述锁存器根据所述锁存器的起始电荷状态，将所述第一区域位线及所述第二区域位线中的一者拉至第一参考电压，及另一者拉至大于所述第一参考电压的第二参考电压；及
所述电压选择器将所述第一非易失储存组件的所述第二端耦接至所述第一浮接端，及将所述第二非易失储存组件的所述第二端耦接至所述第二浮接端；
在所述随机位单元的注册操作期间，所述电压选择器将所述第一非易失储存组件的所述第二端及所述第二非易失储存组件的所述第二端耦接至所述写入电压端；及
在读取操作期间：
所述电压选择器将所述第一非易失储存组件的所述第二端及所述第二非易失储存组件的所述第二端耦接至所述预充电端；及
感测所述第一区域位线的电压及所述第二区域位线的电压以读出所述随机位单元的随机位。
9.如权利要求8所述的随机数值产生器，其特征在于所述锁存器包括：
第一反相器，具有耦接于所述第一区域位线的输入端，耦接于所述第二区域位线的输出端，用以接收所述第一参考电压的第一电压端，及用以接收所述第二参考电压的第二电压端；及
第二反相器，具有耦接于所述第二区域位线的输入端，耦接于所述第一区域位线的输出端，用以接收所述第一参考电压的第一电压端，及用以接收所述第二参考电压的第二电压端。
10.如权利要求8所述的随机数值产生器，其特征在于：
所述写入电压、所述预充电压及所述第二参考电压是正电压；
所述写入电压大于所述第二参考电压及所述预充电压；及
所述写入电压及所述第一参考电压之间的电压差大到足以击穿所述第一非易失储存组件及所述第二非易失储存组件。
11.如权利要求8所述的随机数值产生器，其特征在于：
所述写入电压是负电压；
所述预充电压及所述第二参考电压是正电压；及
所述写入电压及所述第二参考电压之间的电压差大到足以击穿所述第一非易失储存组件及所述第二非易失储存组件。
12.如权利要求8所述的随机数值产生器，其特征在于所述第一非易失储存组件及所述第二非易失储存组件是相同类型的储存组件，且所述第一非易失储存组件包括可编程电阻、电容或非易失性存储器单元。
13.如权利要求12所述的随机数值产生器，其特征在于所述非易失性存储器单元包括一次性可编程存储器单元、多次性可编程存储器单元、快闪存储器单元、电阻式随机存取存储器单元、磁阻式随机存取存储器单元、铁电随机存取存储器单元或相变随机存取存储器单元。
14.如权利要求8所述的随机数值产生器，其特征在于：
所述第一非易失存储器单元包括；
第一选择晶体管，具有耦接于所述第一区域位线的第一端，第二端，及耦接于字符线的控制端；及
第一反熔丝晶体管，具有耦接于所述第一选择晶体管的所述第二端的第一端，第二端，及耦接于所述电压选择器的控制端；及
所述第二非易失存储器单元包括；
第二选择晶体管，具有耦接于所述第二区域位线的第一端，第二端，及耦接于所述字符线的控制端；及
第二反熔丝晶体管，具有耦接于所述第二选择晶体管的所述第二端的第一端，第二端，及耦接于所述电压选择器的控制端。
15.如权利要求8所述的随机数值产生器，其特征在于所述位线选择电路：
第一位线晶体管，具有耦接于所述第一区域位线的第一端，耦接于所述第一地址位线的第二端，及用以接收位线选择信号的控制端；及
第二位线晶体管，具有耦接于所述第二区域位线的第一端，耦接于所述第二地址位线的第二端，及用以接收所述位线选择信号的控制端。
16.一种操作随机位单元的方法，其特征在于所述随机位单元包括锁存器，第一非易失性储存组件及第二非易失性储存组件，所述锁存器具有耦接于第一区域位线的第一端，及耦接于第二区域位线的第二端，所述第一非易失性储存组件具有耦接于所述第一区域位线的第一端，及第二端，且所述第二非易失性储存组件具有耦接于所述第二区域位线的第一端，及第二端，所述方法包括：
在起始操作期间：
使所述第一非易失储存组件的所述第二端及所述第二非易失储存组件的所述第二端处于浮接状态；及
所述锁存器根据所述锁存器的起始电荷状态，将所述第一区域位线及所述第二区域位线的一者拉至第一参考电压，及另一者拉至大于所述第一参考电压的第二参考电压；
在注册操作期间，于所述第一非易失储存组件的所述第二端及所述第二非易失储存组件的所述第二端施加写入电压；及
在读取操作期间：
于所述第一非易失储存组件的所述第二端及所述第二非易失储存组件的所述第二端施加预充电压；及
感测所述第一区域位线的电压及所述第二区域位线的电压以读出所述随机位单元的随机位。
17.如权利要求16所述的方法，其特征在于：
所述写入电压、所述预充电压及所述第二参考电压是正电压；
所述写入电压大于所述第二参考电压及所述预充电压；及
所述写入电压及所述第一参考电压之间的电压差大到足以击穿所述第一非易失储存组件及所述第二非易失储存组件。
18.如权利要求16所述的方法，其特征在于：
所述写入电压是负电压；
所述预充电压及所述第二参考电压是正电压；及
所述写入电压及所述第二参考电压之间的电压差大到足以击穿所述第一非易失储存组件及所述第二非易失储存组件。
19.如权利要求16所述的方法，其特征在于所述第一非易失储存组件及所述第二非易失储存组件是相同类型的储存组件，且所述第一非易失储存组件包括可编程电阻、电容或非易失性存储器单元。
20.如权利要求19所述的方法，其特征在于所述非易失性存储器单元包括一次性可编程存储器单元、多次性可编程存储器单元、快闪存储器单元、电阻式随机存取存储器单元、磁阻式随机存取存储器单元、铁电随机存取存储器单元或相变随机存取存储器单元。
CN201910585609.2A 2018-07-03 2019-07-01 随机位单元、随机数值产生器及随机位单元的操作方法 Active CN110688682B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862693481P 2018-07-03 2018-07-03
US62/693,481 2018-07-03
US16/393,899 US10839872B2 (en) 2018-07-03 2019-04-24 Random bit cell using an initial state of a latch to generate a random bit
US16/393,899 2019-04-24

Publications (2)

Publication Number Publication Date
CN110688682A true CN110688682A (zh) 2020-01-14
CN110688682B CN110688682B (zh) 2023-06-02

Family

ID=67070701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910585609.2A Active CN110688682B (zh) 2018-07-03 2019-07-01 随机位单元、随机数值产生器及随机位单元的操作方法

Country Status (5)

Country Link
US (1) US10839872B2 (zh)
EP (1) EP3591654B1 (zh)
JP (1) JP6744639B2 (zh)
CN (1) CN110688682B (zh)
TW (1) TWI696187B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10276794B1 (en) * 2017-10-31 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and fabrication method thereof
US11709656B2 (en) * 2018-07-13 2023-07-25 Ememory Technology Inc. Short channel effect based random bit generator
US11023209B2 (en) * 2019-01-25 2021-06-01 International Business Machines Corporation On-chip hardware random number generator
JP7305592B2 (ja) * 2020-03-30 2023-07-10 キオクシア株式会社 メモリシステム、メモリデバイス、及びメモリシステムの制御方法
TWI786008B (zh) * 2021-07-06 2022-12-01 英屬維京群島商爍星有限公司 記憶體單元、記憶體裝置以及操作記憶體裝置的方法
US12007912B2 (en) * 2022-06-01 2024-06-11 Micron Technology, Inc. NAND page buffer based security operations

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101065807A (zh) * 2004-07-28 2007-10-31 柰米闪芯积体电路有限公司 整合传统式静态随机存储器与闪存单元的新式非易失性静态随机存储器内存单元结构
US20120020159A1 (en) * 2009-08-19 2012-01-26 Grandis, Inc. Non-volatile static ram cell circuit and timing method
TW201346618A (zh) * 2011-12-29 2013-11-16 Intel Corp 使用物理性不可複製功能的安全金鑰儲存器
WO2014119327A1 (ja) * 2013-02-01 2014-08-07 パナソニック株式会社 不揮発性記憶装置のデータ記録方法および不揮発性記憶装置のデータ書き込み回路
US8947913B1 (en) * 2010-05-24 2015-02-03 Adesto Technologies Corporation Circuits and methods having programmable impedance elements
CN105590647A (zh) * 2014-11-13 2016-05-18 华邦电子股份有限公司 非易失静态随机存取存储器电路
CN105632543A (zh) * 2014-11-21 2016-06-01 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡
CN106981300A (zh) * 2016-01-19 2017-07-25 力旺电子股份有限公司 一次编程存储器胞与存储器阵列以及相关随机码产生方法
CN107124903A (zh) * 2014-09-15 2017-09-01 Neo半导体公司 提供使用sram及非挥发性记忆体装置的多页读写方法及设备
TW201805817A (zh) * 2016-08-04 2018-02-16 旺宏電子股份有限公司 電子裝置及其記憶體電路與其操作方法
TW201814581A (zh) * 2016-10-12 2018-04-16 力旺電子股份有限公司 反熔絲物理不可複製電路以及相關控制方法
EP3340247A1 (en) * 2016-12-21 2018-06-27 IMEC vzw Non-volatile sram cell using resistive memory elements

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101252018B (zh) 2007-09-03 2010-06-02 清华大学 采用新型时序操作的铁电编程信息存储单元的时序操作方法
EP2693370B1 (en) 2011-03-31 2016-08-17 ICTK Co., Ltd. Apparatus and method for generating a digital value
US8854872B2 (en) * 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory
JP6201259B2 (ja) * 2012-01-01 2017-09-27 国立大学法人東北大学 集積回路
US9330755B1 (en) * 2013-02-08 2016-05-03 Adesto Technologies Corporation Latch circuits and methods with programmable impedance elements
CN107004380B (zh) * 2014-10-13 2020-11-13 本质Id有限责任公司 包括物理不可克隆功能的加密设备
US9703989B1 (en) * 2014-12-23 2017-07-11 Altera Corporation Secure physically unclonable function (PUF) error correction
US10020268B2 (en) 2016-04-13 2018-07-10 Ememory Technology Inc. Random number generator device and control method thereof
CN109952643B (zh) * 2016-10-10 2024-05-31 三维单晶公司 3d半导体器件及结构

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101065807A (zh) * 2004-07-28 2007-10-31 柰米闪芯积体电路有限公司 整合传统式静态随机存储器与闪存单元的新式非易失性静态随机存储器内存单元结构
US20120020159A1 (en) * 2009-08-19 2012-01-26 Grandis, Inc. Non-volatile static ram cell circuit and timing method
US8947913B1 (en) * 2010-05-24 2015-02-03 Adesto Technologies Corporation Circuits and methods having programmable impedance elements
TW201346618A (zh) * 2011-12-29 2013-11-16 Intel Corp 使用物理性不可複製功能的安全金鑰儲存器
WO2014119327A1 (ja) * 2013-02-01 2014-08-07 パナソニック株式会社 不揮発性記憶装置のデータ記録方法および不揮発性記憶装置のデータ書き込み回路
CN107124903A (zh) * 2014-09-15 2017-09-01 Neo半导体公司 提供使用sram及非挥发性记忆体装置的多页读写方法及设备
CN105590647A (zh) * 2014-11-13 2016-05-18 华邦电子股份有限公司 非易失静态随机存取存储器电路
CN105632543A (zh) * 2014-11-21 2016-06-01 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡
CN106981300A (zh) * 2016-01-19 2017-07-25 力旺电子股份有限公司 一次编程存储器胞与存储器阵列以及相关随机码产生方法
TW201805817A (zh) * 2016-08-04 2018-02-16 旺宏電子股份有限公司 電子裝置及其記憶體電路與其操作方法
TW201814581A (zh) * 2016-10-12 2018-04-16 力旺電子股份有限公司 反熔絲物理不可複製電路以及相關控制方法
EP3340247A1 (en) * 2016-12-21 2018-06-27 IMEC vzw Non-volatile sram cell using resistive memory elements

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
徐恒: "确定性随机数产生器安全性分析及改进", 中国优秀硕士学位论文全文数据库 *

Also Published As

Publication number Publication date
TW202006719A (zh) 2020-02-01
US20200013438A1 (en) 2020-01-09
EP3591654B1 (en) 2021-06-09
EP3591654A1 (en) 2020-01-08
JP6744639B2 (ja) 2020-08-19
JP2020009519A (ja) 2020-01-16
US10839872B2 (en) 2020-11-17
TWI696187B (zh) 2020-06-11
CN110688682B (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
CN110688682B (zh) 随机位单元、随机数值产生器及随机位单元的操作方法
CN110544500B (zh) 随机码产生器及相关随机码产生方法
US10700080B2 (en) Random bit cell with memory units
CN112507398B (zh) 物理不可复制函数代码生成装置及其方法
JP4582764B2 (ja) マルチビット制御機能を有する不揮発性強誘電体メモリ装置
JP2001093288A5 (zh)
US10290343B2 (en) Memory devices that sample latch trip voltages prior to reading data into latches and methods of operating same
CN109671453B (zh) 半导体存储装置以及半导体存储装置的操作方法
US20040003191A1 (en) Write-once memory storage device
CN101989454A (zh) 半导体存储器件及其操作方法
TWI724778B (zh) 隨機位元單元及隨機位元系統
US20110182114A1 (en) Semiconductor memory device and control method thereof
CN110838311B (zh) 半导体存储器装置及其操作方法
CN105374385A (zh) 半导体存储器装置
US11443800B2 (en) Semiconductor memory apparatus for preventing disturbance
CN111933193B (zh) 非易失性存储器及其相关存储器区块
KR20210143613A (ko) Otp 메모리 및 이를 포함하는 스토리지 장치
KR100492774B1 (ko) 라이트 보호 영역을 구비한 비휘발성 메모리 장치
KR20100013125A (ko) 반도체 장치, 이를 포함하는 반도체 시스템, 및 저항성메모리 셀의 프로그램 방법
KR19990053722A (ko) 강유전체 메모리 장치의 기준전압발생기
KR100333697B1 (ko) 강유전체기억소자
CN112802519A (zh) 随机位元电路
CN115206389A (zh) 基于rram的eeprom安全非易失存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant