CN101252018B - 采用新型时序操作的铁电编程信息存储单元的时序操作方法 - Google Patents
采用新型时序操作的铁电编程信息存储单元的时序操作方法 Download PDFInfo
- Publication number
- CN101252018B CN101252018B CN2007101213005A CN200710121300A CN101252018B CN 101252018 B CN101252018 B CN 101252018B CN 2007101213005 A CN2007101213005 A CN 2007101213005A CN 200710121300 A CN200710121300 A CN 200710121300A CN 101252018 B CN101252018 B CN 101252018B
- Authority
- CN
- China
- Prior art keywords
- programming
- memory cell
- ferroelectric
- signal
- polarization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims abstract description 36
- 238000000034 method Methods 0.000 title claims description 12
- 230000005621 ferroelectricity Effects 0.000 title 1
- 230000010287 polarization Effects 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 8
- 230000008859 change Effects 0.000 claims description 4
- 230000003716 rejuvenation Effects 0.000 claims description 4
- 238000011084 recovery Methods 0.000 claims description 3
- 238000012423 maintenance Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 abstract description 12
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 210000004027 cell Anatomy 0.000 description 25
- 238000005516 engineering process Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 210000000352 storage cell Anatomy 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明公开了属于半导体集成电路设计和制造技术领域的一种采用新型时序操作的铁电编程信息存储单元。其组成包括，一个锁存器，两个门控管和两个铁电存储电容。是在普通SRAM存储单元的基础上通过添加铁电电容来实现信息的非易失存储，并通过应用一种新型的时序操作对该编程单元进行编程。该编程单元结构紧凑，操作信号易于生成，操作时序简单且易于实现，同时降低了一定的电路功耗，适合应用作为FPGA中的编程单元，实现FPGA编程信息的非易失存储，并能应对突发断电的情况。
Description
技术领域
本发明属于半导体集成电路设计和制造技术领域，特别涉及一种采用新型时序操作的铁电编程信息存储单元，尤其是应用在FPGA(现场可编程门阵列)领域的铁电编程信息存储单元，实现信息的非易失存储。
背景技术
FPGA(现场可编程门阵列)是一种可重构的逻辑电路实现器件，使用者根据不同的需要对FPGA进行编程就可以得到各种不同功能的电路，具有很高的灵活性。在应用SRA M(静态随机读写存储器)结构编程单元的FPGA中，电路的通断信息被存储到一个SRAM中，用SRAM中存储的信息来直接控制MOS管的通断或是多路1器的选择路径，可以重复编程。然而，利用普通的CMOS工艺制造的SRAM其信息存储在内部的寄生电容中，断开电源后编程信息就会丢失，因此在FPGA芯片外部附加非易失模块对编程信息进行存储，当FPGA芯片重新上电后，该存储的信息被重新写入FPGA中的编程单元。目前基于SRAM作为编程单元的FPGA的外部非易失性存储模块主要采用的是EEPROM(电可擦除式可编程只读存储器)或者FLASH(快闪存储器)，它们都有编程电压高、可擦写次数少、读写速度慢等缺点，同时由于在FPGA外部独立增加了此模块，降低了集成性并且易增加成本。铁电存储器基于铁电材料的自发极化特性来存储数据，可以做到断开电源后数据不丢失，同时具有低功耗、快速读写、擦写次数高、高数据安全性等诸多优势，正成为最有前景的新一代非易失半导体存储器。将铁电存储技术引入到FPGA领域中构建铁电编程信息存储单元，可以将FPGA编程单元与编程信息的非易失存储同时在FPGA芯片内实现，在芯片的功耗、读写速度、数据安全性、成本等方面都具有明显优势，体现出很大的工业应用价值。
在铁电材料的应用发展初期，J.F.Scott提出了一种Shadow RAM结构的铁电编程信息存储单元[1]。该单元在普通SRAM单元的基础上在两个信息存储节点上各添加了一个控制管和一个铁电电容，结构如图1所示。编程时两个控制管被关断，铁电电容与SRAM单元隔离，信息被写入SRAM单元的节点寄生电容上，整个单元按照SRAM的工作方式工作。系统断电之前，先将两个控制管打开，然后在极板信号端上施加脉冲，将信息写入铁电电容。系统重新上电后，首先将控制管打开，把铁电电容中的信息恢复到节点寄生电容上，然后再把控制管关断，整个单元按照SRAM单元的方式继续工作。这种单元的缺点在于：(1)需要添加额外的控制管，增加了面积成本；(2)断电之前必须先打开控制管存储信息，无法应对突发的断电情况。
日本的研究人员在Shadow RAM的基础上做出改进[2]，取消两个控制管，从而将铁电电容直接连接在SRAM单元的信息存储节点上，形成NVSRAM(非易失SRAM)结构，如图2所示。这种编程单元的操作时序分为四个部分：读、写、存储以及恢复。在读和写过程中，极板信号始终保持在0.5个编程电压，其他操作时序和普通SRAM操作一样，这说明正常的读写操作仍是基于SRAM单元操作的，编程信息存储在节点寄生电容上，属于易失性存储。系统断电之前需要进行存储操作，即将极板信号从0.5个编程电压上拉至1个编程电压，保持一段时间后再下拉至0电平，这时编程信息已存在铁电电容中，属于非易失性存储。系统重新上电之后需要进行恢复造作，即将极板信号从0电平恢复为0.5个编程电压，这时编程信息重新存储在节点寄生电容上，属于易失性存储。时序操作如图3所示。这种单元的缺点在于：(1)0.5个编程电压的产生需要添加额外电路，极板信号始终处于0.5个编程电压，不利于电路功耗的降低，同时为了保持该电压的精确性，设计成本增加；(2)断电之前必须通过存储操作存储信息，无法应对突发的断电情况。
针对上述两种单元的缺点，有必要开发一种可以应对突发断电且操作时序简单稳定的铁电编程单元。
发明内容
本发明的目的是提供一种采用新型时序操作的铁电编程信息存储单元。
一种应用于现场可编程门阵列的铁电编程信息存储单元，它可以实现信息的非易失存储，并能应对突发断电的情况，同时它的操作过程简单，操作信号易于生成且稳定。
一个采用新型时序操作的铁电编程信息存储单元，包括：
一个锁存器，包括两个反相器，每个反相器的输入都和另一个反相器的输出相连，形成环状，由此产生两个连接节点；
两个门控管，每个门控管与锁存器的一个节点连接成了一个SRAM标准单元；
两个铁电存储电容。
所述两个门控管的连接为每个门控管的源(或漏)端分别接在上述锁存器的一个连接节点上；每个门控管的漏(或源)端分别接在编程信号或编程信号的反相信号上；每个门控管的栅端分别接在门控信号上；每个门控管的体端分别接地。
所述两个铁电存储电容的连接为每个铁电存储单元的一端连接在上述锁存器的一个连接节点上；每个铁电存储电容的另一端连接在极板信号上。
所述门控管为NMOS晶体管。
所述应用新型时序操作的铁电编程信息存储单元的编程步骤如下：首先将编程信号施加在门控管的编程信号输入节点(BL)，将编程信号的反相信号施加在另一门控管的编程信号反相信号节点(BLB)上；然后在门控信号输入节点(WL)上施加一个编程电压的脉冲信号；门控信号脉冲高电平期间，在极板信号输入节点(PL)上施加一个编程电压的脉冲信号；门控信号脉冲应在极板信号脉冲到来之前开始，在极板信号脉冲过去后结束。读出信息时始终保持门控信号和极板信号为0电平。
从上述描述中可以看出，应用在此单元上的操作电压只有0电平或一个编程电压，都方便产生。
本发明和现有应用技术的比较：
相比于Shadow RAM结构单元，本单元使用的晶体管数量更少，有利于提高集成度；相比于NVSRAM结构单元，本单元在操作时没有用到0.5个编程电压这样不易于精确产生并控制的电平，使整体电路的实现更加简单，同时避免了极板信号始终处于0.5个编程电压，为电路节省了一定功耗；相比于Shadow RAM结构单元和NVSRAM结构单元，本单元在编程过程中就直接将信息存储在铁电电容中，因此断电之前取消了存储过程，可以应对突发断电情况；相比于Shadow RAM结构单元和NVSRAM结构单元，本单元在系统重新上电时可以直接将铁电电容中的信息恢复出来，取消了恢复过程，简化了操作时序。
从上面的比较可以看出，采用本发明提出的单元结构可以简化系统电路的设计，使单元电路操作方便而稳定，同时降低功耗，并能应对突发的断电情况。
附图说明
图1为Shadow RAM单元结构示意图。
图2为NVSRAM单元结构示意图。
图3为NVSRAM结构单元操作时序图，可以看到这种单元需要存储与恢复过程，且需要有附加电路提供0.5个编程电压。
图4为采用新型时序操作的应用于FPGA的铁电编程信息存储单元结构示意图。
图5：采用新型时序操作的应用于FPGA的铁电编程信息存储单元的操作时序图。
图6为采用新型时序操作的应用于FPGA的铁电编程信息存储单元的Hspice仿真图。
具体实施方式
本发明的目的是提供一种采用新型时序操作的应用于现场可编程门阵列的铁电编程信息存储单元。下面结合附图进行详细说明。图4所示为应用新型时序操作的铁电编程信息存储单元结构示意图。
该铁电编程信息存储单元组成包括：
一个锁存器，包括两个反相器，每个反相器的输入都和另一个反相器的输出相连，形成环状，由此产生连接节点1和连接节点2两个节点；
两个门控管M1、M2，均为NMOS晶体管。门控管M1的源(或漏)端接在上述锁存器的连接节点2上，门控管M2的源(或漏)端接在上述锁存器的连接节点1上；每个门控管的漏(或源)端分别接在编程信号输入节点(BL)或编程信号的反相信号节点(BLB)上；每个门控管的栅端分别接在门控信号输入节点(WL)上；每个门控管的体端分别接地。这样门控管M1、M2分别与锁存器组成了两个SRAM标准单元，每个SRAM标准单元的一端连接一个铁电电容FeCap1或FeCap2，组成两个铁电存储单元，两个铁电存储单元的铁电电容的一端连接在一起后，连接到极板信号输入节点(PL)上。
图5所示为采用新型时序操作的应用于FPGA的铁电编程信息存储单元的操作时序图；图示为铁电编程信息存储单元编程步骤如下：首先将编程信号施加在门控管的编程信号输入节点(BL)，将编程信号的反相信号施加在另一门控管的编程信号反相信号节点(BLB)上；然后在门控信号输入节点(WL)上施加一个编程电压的脉冲信号；门控信号脉冲高电平期间，在极板信号输入节点(PL)上施加一个编程电压的脉冲信号；门控信号脉冲应在极板信号脉冲到来之前开始，在极板信号脉冲过去后结束。读出信息时始终保持门控信号和极板信号为0电平。图5中所示的数据信号，其含义为：在施加数据的过程中，在编程信号输入节点上施加任意的编程信息，在编程信号反相信号节点上施加与编程信息相应的反相信息；在读出数据过程中，施加的数据可以无改变的恢复到编程信号输入节点和编程信号反相信号节点上。
下面以图6所示应用实例“应用新型时序操作的铁电编程信息存储单元的Hspice仿真图”予以进一步说明。在此仿真结果中，WL为门控信号，PL为极板信号，Vsup为电源，Vsd1、Vsd2是反相器环两内部节点电压，Polar1、Polar2是两电容的极化强度。在10微秒之前的操作为编程操作，对原有的0、1数据重写为1、0。首先在编程信号输入节点(BL)和编程信号反相信号节点(BLB)上分别施加数据1、0；然后在WL上施加一个高电平脉冲，并在此脉冲保持高电平的过程中在PL上施加一个宽度小于WL脉冲的高电平脉冲。可以看到，两内部节点Vsd1和Vsd2被成功的改写(Vsd1从0变1，Vsd2从1变0)，两电容的极化强度也被翻转(Polar1从正极化变为负极化，Polar2从负极化变为正极化)。写入成功后去掉电源，可以看到尽管两个内部节点(Vsd1和Vsd2)电压降为0，但是两电容的极化强度(Polar1和Polar2)并没有改变。重新上电后，两个内部节点的数据立刻得到了恢复，无须另加存储和恢复过程。
Claims (1)
1.一种采用新型时序操作的铁电编程信息存储单元的时序操作方法，其特征在于，新型时序操作包括：WL为门控信号，PL为极板信号，Vsup为电源，Vsd1、Vsd2是反相器环两内部节点电压，Polar1、Polar2是两电容的极化强度，在10微秒之前的操作为编程操作，对原有的0、1数据重写为1、0：首先在编程信号输入节点(BL)和编程信号反相信号节点(BLB)上分别施加数据1、0；然后在WL上施加一个高电平脉冲，并在此脉冲保持高电平的过程中在PL上施加一个宽度小于WL脉冲的高电平脉冲；可以看到，两内部节点电压Vsd1和Vsd2被成功的改写：Vsd1从0变1，Vsd2从1变0；两电容的极化强度也被翻转：Polar1从正极化变为负极化，Polar2从负极化变为正极化；写入成功后去掉电源，可以看到尽管两个内部节点电压Vsd1和Vsd2降为0，但是两电容的极化强度Polar1和Polar2并没有改变，重新上电后，两个内部节点的数据立刻得到了恢复，无须另加存储和恢复过程。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101213005A CN101252018B (zh) | 2007-09-03 | 2007-09-03 | 采用新型时序操作的铁电编程信息存储单元的时序操作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2007101213005A CN101252018B (zh) | 2007-09-03 | 2007-09-03 | 采用新型时序操作的铁电编程信息存储单元的时序操作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101252018A CN101252018A (zh) | 2008-08-27 |
| CN101252018B true CN101252018B (zh) | 2010-06-02 |
Family
ID=39955363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007101213005A Expired - Fee Related CN101252018B (zh) | 2007-09-03 | 2007-09-03 | 采用新型时序操作的铁电编程信息存储单元的时序操作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101252018B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011078373A1 (en) | 2009-12-25 | 2011-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Memory device, semiconductor device, and electronic device |
| JP6145972B2 (ja) * | 2012-03-05 | 2017-06-14 | 富士通セミコンダクター株式会社 | 不揮発性ラッチ回路及びメモリ装置 |
| US8854858B2 (en) * | 2013-01-30 | 2014-10-07 | Texas Instruments Incorporated | Signal level conversion in nonvolatile bitcell array |
| US8817520B2 (en) * | 2013-01-30 | 2014-08-26 | Texas Instruments Incorporated | Two capacitor self-referencing nonvolatile bitcell |
| US10839872B2 (en) | 2018-07-03 | 2020-11-17 | Ememory Technology Inc. | Random bit cell using an initial state of a latch to generate a random bit |
| CN111723045B (zh) * | 2020-06-19 | 2023-05-16 | 成都华微电子科技股份有限公司 | 多功能存储电路和集成电路芯片 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1310844A (zh) * | 1998-07-22 | 2001-08-29 | 因芬尼昂技术股份公司 | 铁电存储器装置 |
| CN1374663A (zh) * | 2001-03-07 | 2002-10-16 | 日本电气株式会社 | 提高可靠性的存储单元、非易失性存储装置及其控制方法 |
| CN1479311A (zh) * | 2002-08-30 | 2004-03-03 | 海力士半导体有限公司 | 铁电存储器件及其编程方法 |
-
2007
- 2007-09-03 CN CN2007101213005A patent/CN101252018B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1310844A (zh) * | 1998-07-22 | 2001-08-29 | 因芬尼昂技术股份公司 | 铁电存储器装置 |
| CN1374663A (zh) * | 2001-03-07 | 2002-10-16 | 日本电气株式会社 | 提高可靠性的存储单元、非易失性存储装置及其控制方法 |
| CN1479311A (zh) * | 2002-08-30 | 2004-03-03 | 海力士半导体有限公司 | 铁电存储器件及其编程方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101252018A (zh) | 2008-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1058268B1 (en) | Ferroelectric memory and semiconductor memory | |
| CN101252018B (zh) | 采用新型时序操作的铁电编程信息存储单元的时序操作方法 | |
| CN101026008B (zh) | 页面缓冲器和用于在非易失性存储装置中驱动其的方法 | |
| CN1112704C (zh) | 具有改善可靠性的铁电随机存取存储器器件 | |
| EP1154436B1 (en) | Semiconductor memory device | |
| KR100538718B1 (ko) | 반도체기억장치 | |
| US7064972B2 (en) | Ferroelectric memory device and read control method thereof | |
| CN102779549B (zh) | Sram写辅助装置 | |
| CN103310841B (zh) | 非易失fpga编程点电路 | |
| US9666276B2 (en) | Non-volatile memory using bi-directional resistive elements | |
| CN103026415A (zh) | 基于自主存储器位阵列的铁电存储器 | |
| TWI225256B (en) | Semiconductor memory device | |
| JP2006527897A (ja) | 不揮発性スタティックメモリセル | |
| JP2005092922A (ja) | 強誘電体メモリ | |
| TW579519B (en) | Semiconductor memory device | |
| CN112185445B (zh) | 利用隧道场效应管抑制漏电的混合非易失性随机存储器 | |
| JP3998908B2 (ja) | 不揮発性メモリ装置 | |
| US11817149B2 (en) | Non volatile static random access memory device and corresponding control method | |
| CN103219035B (zh) | 存储电路和将数据写入存储电路的方法 | |
| CN1047249C (zh) | 半导体存储器 | |
| CN101777377B (zh) | 一种位线-板线合并结构的铁电存储器存储阵列 | |
| US6947310B1 (en) | Ferroelectric latch | |
| CN100390901C (zh) | 铁电动态随机存储器单管单元阵列的编程方法 | |
| CN105336360A (zh) | Sram存储阵列的控制电路和sram存储器 | |
| CN203325471U (zh) | 存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100602 Termination date: 20130903 |