TW201814581A - 反熔絲物理不可複製電路以及相關控制方法 - Google Patents

反熔絲物理不可複製電路以及相關控制方法 Download PDF

Info

Publication number
TW201814581A
TW201814581A TW106134524A TW106134524A TW201814581A TW 201814581 A TW201814581 A TW 201814581A TW 106134524 A TW106134524 A TW 106134524A TW 106134524 A TW106134524 A TW 106134524A TW 201814581 A TW201814581 A TW 201814581A
Authority
TW
Taiwan
Prior art keywords
transistor
fuse
drain terminal
circuit
source drain
Prior art date
Application number
TW106134524A
Other languages
English (en)
Other versions
TWI643090B (zh
Inventor
吳孟益
陳信銘
Original Assignee
力旺電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 力旺電子股份有限公司 filed Critical 力旺電子股份有限公司
Publication of TW201814581A publication Critical patent/TW201814581A/zh
Application granted granted Critical
Publication of TWI643090B publication Critical patent/TWI643090B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2

Abstract

一種反熔絲物理不可複製電路，包括：一第一子反熔絲單元、一第二子反熔絲單元、一連接電路、一第一拷貝電路與一讀取電路。第一子反熔絲單元包括一第一反熔絲電晶體。第二子反熔絲單元包括一第二反熔絲電晶體。連接電路連接至該第一反熔絲電晶體的一源汲端以及該第二反熔絲電晶體的一源汲端。第一拷貝電路連接至該第一子反熔絲單元，且該第一拷貝電路包括一第三反熔絲電晶體。第一讀取電路連接至該第一拷貝電路，用以根據該第三反熔絲電晶體的狀態產生一隨機碼。

Description

反熔絲物理不可複製電路以及相關控制方法
本發明是有關於一種反熔絲記憶胞(antifuse cell)，且特別是有關於一種反熔絲物理不可複製(physically unclonable function，簡稱PUF)電路以及相關控制方法。
物理不可複製技術(physically unclonable function，簡稱PUF技術)是一種創新的方式用來保護半導體晶片內部的資料，防止半導體晶片的內部資料被竊取。根據PUF技術，半導體晶片能夠提供一隨機碼(random code)。此隨機碼可作為半導體晶片(semiconductor chip)上特有的身分碼(ID code)，用來保護內部的資料。
一般來說，PUF技術是利用半導體晶片的製造變異(manufacturing variation)來獲得獨特的隨機碼(random code)。此製造變異包括半導體的製程變異(process variation)。亦即，就算有精確的製程步驟可以製作出半導體晶片，但是其隨機碼幾乎不可能被複製(duplicate)。因此，具有PUF技術的半導體晶片通常被運用於高安全防護的應用(applications with high security requirements)。
美國專利US 9,613,714提出一種用於 PUF技術的一次編程記憶胞與記憶胞陣列以及相關隨機碼產生方法。
本發明之主要目的在於提出一種反熔絲物理不可複製電路以及相關控制方法。利用半導體的製造變異所設計出的反熔絲物理不可複製電路，於進行登記動作與拷貝動作後，即儲存獨特的隨機碼。另外，於讀取動作之後，即可獲得此獨特的隨機碼。
本發明係有關於一種反熔絲物理不可複製電路，包括：一第一子反熔絲單元，包括一第一選擇電晶體、一第一開關電晶體與一第一反熔絲電晶體，其中該第一選擇電晶體的一閘極端連接至一字元線，該第一選擇電晶體的一第一源汲端連接至一第一位元線，該第一選擇電晶體的一第二源汲端連接至一第一節點，該第一開關電晶體的一閘極端連接至一開關控制線，該第一開關電晶體的一第一源汲端連接至該第一節點，該第一反熔絲電晶體的一閘極端連接至一第一反熔絲控制線，該第一反熔絲電晶體的一第一源汲端連接至該第一開關電晶體的一第二源汲端；一第二子反熔絲單元，包括一第二選擇電晶體、一第二開關電晶體與一第二反熔絲電晶體，其中該第二選擇電晶體的一閘極端連接至該字元線，該第二選擇電晶體的一第一源汲端連接至一第二位元線，該第二選擇電晶體的一第二源汲端連接至一第二節點，該第二開關電晶體的一閘極端連接至該開關控制線，該第二開關電晶體的一第一源汲端連接至該第二節點，該第二反熔絲電晶體的一閘極端連接至一第二反熔絲控制線，該第二反熔絲電晶體的一第一源汲端連接至該第二開關電晶體的一第二源汲端；一連接電路，連接至該第一反熔絲電晶體的一第二源汲端以及該第二反熔絲電晶體的一第二源汲端；一第一拷貝電路，連接至該第一子反熔絲單元，其中該第一拷貝電路包括一第三反熔絲電晶體；以及一第一讀取電路，連接至該第一拷貝電路，用以根據該第三反熔絲電晶體的狀態產生一隨機碼。
本發明係有關於一種反熔絲物理不可複製電路的控制方法，該反熔絲物理不可複製電路包括：一第一子反熔絲單元，包括一第一反熔絲電晶體；一第二子反熔絲單元，包括一第二反熔絲電晶體；一連接電路，連接於該第一子反熔絲單元與該第二子反熔絲單元之間；一第一拷貝電路，連接至該第一子反熔絲單元，且該第一拷貝電路包括一第三反熔絲電晶體；以及一第一讀取電路，連接至該第一拷貝電路；該控制方法包括下列步驟：進行一登記動作，使得該第一反熔絲電晶體與該第二反熔絲電晶體改變為相異的狀態；進行一拷貝動作，使得該第一反熔絲電晶體與該第三反熔絲電晶體具有相同的狀態；以及進行一讀取動作，根據該第三反熔絲電晶體的狀態，產生一隨機碼。
為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：
眾所周知，非揮發性記憶體在斷電之後仍舊可以保存其資料內容。非揮發性記憶體中的反熔絲記憶胞(antifuse cell)僅可以讓使用者編程一次，一旦反熔絲記憶胞編程完成之後，其儲存資料將無法修改。
反熔絲型記憶胞(antifuse cell)中包括一反熔絲電晶體(antifuse transistor)。當反熔絲電晶體的閘極端(gate terminal)與源汲端(source/drain terminal)之間的電壓差未超過其耐壓時，反熔絲電晶體維持在高電阻值狀態。反之，當反熔絲電晶體的閘極端與汲源端之間的電壓差超過其耐壓時，反熔絲電晶體的閘極氧化層會破裂(rupture)，並改變為低電阻值狀態。
請參照第1圖，其所繪示為本發明反熔絲物理不可複製電路(antifuse PUF circuit)示意圖。反熔絲物理不可複製電路100包括：子反熔絲單元(sub-antifuse cell)102、104、連接電路106、拷貝電路110、讀取電路120。再者，連接至反熔絲物理不可複製電路100的控制線包括：字元線WL、開關控制線(switch control line)FL、反熔絲控制線(antifuse control line)AF1、AF2、AF3、位元線BLm0、BLc0、BLr0、BLm1。以下詳細介紹本發明反熔絲物理不可複製電路100的各種實施例。
請參照第2A圖，其所繪示為本發明反熔絲物理不可複製電路的第一實施例。反熔絲物理不可複製電路200包括：子反熔絲單元202、204、連接電路206、拷貝電路210、讀取電路220。
子反熔絲單元202包括：選擇電晶體M1、開關電晶體M2、反熔絲電晶體M3。選擇電晶體M1的閘極端連接至字元線WL、第一源汲端連接至位元線(cell bit line)BLm0、第二源汲端連接至節點a。開關電晶體M2的閘極端連接至開關控制線FL、第一源汲端連接至節點a。反熔絲電晶體M3的閘極端連接至反熔絲控制線AF1、第一源汲端連接至開關電晶體M2的第二源汲端。
子反熔絲單元204包括：選擇電晶體M4、開關電晶體M5、反熔絲電晶體M6。選擇電晶體M4的閘極端連接至字元線WL、第一源汲端連接至位元線BLm1、第二源汲端連接至節點b。開關電晶體M5的閘極端連接至開關控制線FL、第一源汲端連接至節點b。反熔絲電晶體M6的閘極端連接至反熔絲控制線AF2、第一源汲端連接至開關電晶體M5的第二源汲端。
連接電路206包括一條導線(conducting wire)，直接連接於反熔絲電晶體M3的第二源汲端以及反熔絲電晶體M6的第二源汲端。
拷貝電路210包括：選擇電晶體M7、開關電晶體M8、反熔絲電晶體M9。選擇電晶體M7的閘極端連接至字元線WL、第一源汲端連接至拷貝位元線BLc0。開關電晶體M8的閘極端連接至節點a、第一源汲端連接至選擇電晶體M7的第二源汲端、第二源汲端連接至節點c。反熔絲電晶體M9的閘極端連接至反熔絲控制線AF3、第一源汲端連接至節點c、第二源汲端為浮接狀態(floating state)。
讀取電路220包括：選擇電晶體Ma、開關電晶體Mb。選擇電晶體Ma的閘極端連接至字元線WL、第一源汲端連接至讀取位元線BLr0。開關電晶體Mb的閘極端連接至開關控制線FL、第一源汲端連接至選擇電晶體Ma的第二源汲端、第二源汲端連接至節點c。
請參照第2B圖，其所繪示為本發明第一實施例運作時所有控制線的偏壓表(bias table)。亦即，提供反熔絲物理不可複製電路200各種偏壓，即可進行登記動作(enrollment)、拷貝動作(copy action)與讀取動作(read action)。再者，偏壓壓表中的電壓值僅是用來解釋反熔絲物理不可複製電路的各種動作，並非用來限定本發明。
於進行登記動作時，子反熔絲單元202的反熔絲電晶體M3以及子反熔絲單元204的反熔絲電晶體M6其中之一會改變其狀態。舉例來說，反熔絲電晶體M3改變為低電阻值狀態，而反熔絲電晶體M6維持在高電阻值狀態。或者，反熔絲電晶體M6改變為低電阻值狀態，而反熔絲電晶體M3維持在高電阻值狀態。
由於子反熔絲單元202、204的製造變異，於登記動作時，並無法預測哪個反熔絲電晶體會改變狀態，因此本發明的反熔絲物理不可複製電路可運用於PUF技術。
於進行拷貝動作時，拷貝電路210會將子反熔絲單元202中反熔絲電晶體M3的狀態拷貝至反熔絲電晶體M9。舉例來說，假設反熔絲電晶體M3為低電阻值狀態，則拷貝電路210的反熔絲電晶體M9會改變為低電阻值狀態。或者，假設反熔絲電晶體M3為高電阻值狀態，則拷貝電路210的反熔絲電晶體M9會維持在高電阻值狀態。
再者，於進行讀取動作時，讀取電路220會根據反熔絲電晶體M9的狀態來輸出讀取電流。
請參照第3A圖，其所繪示為第一實施例進行登記動作時的偏壓圖。其中，電源電壓Vdd1大約在1V~2V之間，電源電壓Vdd2大約在2V~4V之間，電源電壓Vpp約在4V~10V之間。而在實際的運用上，電源電壓Vpp大於電源電壓Vdd2，且電源電壓Vdd2大於電源電壓Vdd1。
於進行登記動作時，選擇電晶體M1、M4、M7、Ma開啟(on)；開關電晶體M2、M5、Mb開啟。此時，子反熔絲單元202中，反熔絲電晶體M3的閘極端與第一源汲端之間承受Vpp(Vpp-0，Vpp電壓例如為6V)的電壓差。同時，子反熔絲單元204中，反熔絲電晶體M6的閘極端與第一源汲端之間也承受Vpp的電壓差。由於Vpp已經超反熔絲電晶體M3、M6的耐壓，因此反熔絲電晶體M3以及反熔絲電晶體M6其中之一的閘極氧化層會破裂並改變為低電阻值狀態。
如第3A圖所示，子反熔絲單元202中，反熔絲電晶體M3的閘極氧化層會破裂並改變為低電阻值狀態。子反熔絲單元204中，反熔絲電晶體M6的閘極氧化層未破裂並維持在高電阻值狀態。另外，拷貝電路210中的反熔絲電晶體M9，其閘極端與第一源汲極端的電壓之間承受約Vdd2-Vdd1的電壓差，所以反熔絲電晶體M9維持在高電阻值狀態。
請參照第3B圖，其所繪示為第一實施例進行登記動作時的另一偏壓圖。如第3B圖所示，子反熔絲單元204中，反熔絲電晶體M6的閘極氧化層會破裂並改變為低電阻值狀態。子反熔絲單元202中，反熔絲電晶體M3的閘極氧化層未破裂並維持在高電阻值狀態。
請參照第3C圖，其所繪示為第一實施例中反熔絲電晶體M3為低電阻值狀態時，進行拷貝動作的偏壓圖。其中，反熔絲電晶體M3為低電阻值狀態，且反熔絲電晶體M6為高電阻值狀態。
於進行拷貝動作時，反熔絲控制電路AF2為0V，使得二個子反熔絲單元202、204之間相互隔離。再者，選擇電晶體M1、M4、M7、Ma開啟；開關電晶體M2、M5、Mb開啟。
再者，由於反熔絲電晶體M3為低電阻值狀態，所以節點a的電壓約為比Vdd2電壓稍小的電壓值，使得開關電晶體M8開啟。此時，拷貝電路210中反熔絲電晶體M9的閘極端與第一源汲端會承受Vpp的電壓差，造成反熔絲電晶體M9的閘極氧化層破裂並改變為低電阻值狀態。
請參照第3D圖，其所繪示為第一實施例中反熔絲電晶體M3為高電阻值狀態時，進行拷貝動作的偏壓圖。其中，反熔絲電晶體M3為高電阻值狀態，且反熔絲電晶體M6為低電阻值狀態。
於進行拷貝動作時，反熔絲控制電路AF2為0V，使得二個子反熔絲單元202、204之間相互隔離。再者，選擇電晶體M1、M4、M7、Ma開啟；開關電晶體M2、M5、Mb開啟。
再者，由於反熔絲電晶體M3為高電阻值狀態，所以節點a的電壓約為0V，使得開關電晶體M8關閉(off)。此時，拷貝電路210中反熔絲電晶體M9的閘極端與第一源汲端承受約Vpp-Vdd1的電壓差，尚在反熔絲電晶體M9的耐壓範圍，所以反熔絲電晶體M9維持在高電阻值狀態。
由以上第3C圖與第3D圖的說明可知，於進行拷貝動作後，反熔絲電晶體M3、M9會呈現相同的狀態。
請參照第3E圖，其所繪示為第一實施例中反熔絲電晶體M9為低電阻值狀態時，進行讀取動作的偏壓圖。
於進行讀取時，選擇電晶體M1、M4、M7、Ma開啟；開關電晶體M2、M5、Mb開啟。由於反熔絲電晶體M9為低電阻值狀態，所以反熔絲電晶體M9可產生較大的讀取電流Ir0，經由節點c、開關電晶體Mb、選擇電經體Ma後，由讀取位元線BLr0輸出。因此，判斷讀取位元線BLr0上的讀取電流Ir0大小即可得知反熔絲物理不可複製電路200為低電阻值狀態，而此低電阻狀態即可作為隨機碼中的一個位元(bit)運用於PUF技術。
請參照第3F圖，其所繪示為第一實施例中反熔絲電晶體M9為高阻值狀態時，進行讀取動作的偏壓圖。
於進行讀取時，選擇電晶體M1、M4、M7、Ma開啟；開關電晶體M2、M5、Mb開啟。由於反熔絲電晶體M9為高電阻值狀態，所以反熔絲電晶體M9產生的讀取電流Ir0幾乎為零。因此，判斷讀取位元線BLr0上的讀取電流Ir0大小即可得知反熔絲物理不可複製電路200為高電阻值狀態，而此高電阻狀態即可作為隨機碼中的一個位元(bit)運用於PUF技術。
當然，除了讀取位元線BLr0可產生讀取電流Ir0之外，位元線BLm0或者拷貝位元線BLc0也可以對應地輸出讀取電流。在此領域的技術人員，也可以加總三條位元線BLm0、BLc0、BLr0所輸出的讀取電流，並判斷反熔絲物理不可複製電路200的狀態。
請參照第4A圖，其所繪示為本發明反熔絲物理不可複製電路的第二實施例。相較於第一實施例，其差異在於連接電路406。第二實施例中，反熔絲物理不可複製電路400的連接電路406包括一隔離電晶體(isolation transistor)Miso，其閘極端連接至隔離控制線ISO、第一源汲端連接至反熔絲電晶體M3的第二源汲端，第二源汲端連接至反熔絲電晶體M6的第二源汲端。
請參照第4B圖，其所繪示為本發明第二實施例運作時所有控制線的偏壓表(bias table)。亦即，提供反熔絲物理不可複製電路400各種偏壓，即可進行登記動作(enrollment)、拷貝動作(copy action)與讀取動作(read action)。再者，偏壓壓表中的電壓值僅是用來解釋反熔絲物理不可複製電路的各種動作，並非用來限定本發明。
根據本發明的第二實施例，於進行登記動作時，連接電路406的隔離控制線ISO接收電源電壓Vdd2，隔離電晶體開啟(on)，使得二個子反熔絲單元202、204之間相互連接。再者，於拷貝動作與讀取動作時，連接電路406的隔離控制線ISO接收0V，隔離電晶體關閉(off)，使得二個子反熔絲單元202、204之間相互隔離。
如第4B圖所示，於進行登記動作時，隔離電晶體開啟(on)，反熔絲電晶體M3的第二源汲端連接至反熔絲電晶體M6的第二源汲端。再者，其他控制線的偏壓相同於第一實施例。因此，子反熔絲單元202的反熔絲電晶體M3以及子反熔絲單元204的反熔絲電晶體M6其中之一會改變其狀態。其詳細運作原理類似於第一實施例，此處不再贅述。
於進行拷貝動作時，隔離電晶體關閉(off)，使得二個子反熔絲單元202、204之間相互隔離。因此，於進行拷貝動作後，反熔絲電晶體M3、M9會呈現相同的狀態。其詳細運作原理類似於第一實施例，此處不再贅述。
同理，於進行讀取動作時，讀取位元線BLr0輸出讀取電流，而判斷讀取位元線BLr0上的讀取電流大小即可得知反熔絲物理不可複製電路400的狀態，而此狀態即可作為隨機碼中的一個位元(bit)運用於PUF技術。
請參照第5A圖，其所繪示為本發明反熔絲物理不可複製電路的第三實施例。第三實施例的反熔絲物理不可複製電路500為差動型(differential)反熔絲物理不可複製電路500。相較於第二實施例，第三實施例的反熔絲物理不可複製電路500增加了拷貝電路510與讀取電路520。以下僅介紹拷貝電路510與讀取電路520。子反熔絲單元202、204、連接電路406、拷貝電路210與讀取電路220，相同於第二實施例，此處不再贅述。
拷貝電路510包括：選擇電晶體Mc、開關電晶體Md、反熔絲電晶體Me。選擇電晶體Mc的閘極端連接至字元線WL、第一源汲端連接至拷貝位元線BLc1。開關電晶體Md的閘極端連接至節點b、第一源汲端連接至選擇電晶體Mc的第二源汲端、第二源汲端連接至節點d。反熔絲電晶體Me的閘極端連接至反熔絲控制線AF4、第一源汲端連接至節點d、第二源汲端為浮接狀態。
讀取電路520包括：選擇電晶體Mf、開關電晶體Mg。選擇電晶體Mf的閘極端連接至字元線WL、第一源汲端連接至讀取位元線BLr1。開關電晶體Mg的閘極端連接至開關控制線FL、第一源汲端連接至選擇電晶體Mf的第二源汲端、第二源汲端連接至節點d。
請參照第5B圖，其所繪示為本發明第三實施例運作時所有控制線的偏壓表(bias table)。亦即，提供反熔絲物理不可複製電路500各種偏壓，即可進行登記動作(enrollment)、拷貝動作(copy action)與讀取動作(read action)。再者，偏壓壓表中的電壓值僅是用來解釋反熔絲物理不可複製電路的各種動作，並非用來限定本發明。
請參照第6A圖，其所繪示為第三實施例進行登記動作時的偏壓圖。其中，電源電壓Vdd1大約在1V~2V之間，電源電壓Vdd2大約在2V~4V之間，電源電壓Vpp約在4V~10V之間。而在實際的運用上，電源電壓Vpp大於電源電壓Vdd2，且電源電壓Vdd2大於電源電壓Vdd1。
於進行登記動作時，選擇電晶體M1、M4、M7、Ma、Mc、Mf開啟(on)；開關電晶體M2、M5、Mb、Mg開啟。此時，子反熔絲單元202中，反熔絲電晶體M3的閘極端與第一源汲端之間承受Vpp的電壓差。同時，子反熔絲單元204中，反熔絲電晶體M6的閘極端與第一源汲端之間也承受Vpp的電壓差。由於Vpp已經超反熔絲電晶體M3、M6的耐壓，因此反熔絲電晶體M3以及反熔絲電晶體M6其中之一的閘極氧化層會破裂並改變為低電阻值狀態。
如第6A圖所示，子反熔絲單元204中，反熔絲電晶體M6的閘極氧化層會破裂並改變為低電阻值狀態。子反熔絲單元202中，反熔絲電晶體M3的閘極氧化層未破裂並維持在高電阻值狀態。另外，拷貝電路210、510中的反熔絲電晶體M9、Me，其閘極與第一源汲極的電壓之間承受約Vdd2-Vdd1的電壓差，所以反熔絲電晶體M9、Me維持在高電阻值狀態。
請參照第6B圖，其所繪示為第三實施例進行拷貝動作時的偏壓圖。於進行拷貝動作時，選擇電晶體M1、M4、M7、Ma、Mc、Mf開啟；開關電晶體M2、M5、Mb、Mg開啟。
再者，由於反熔絲電晶體M6為低電阻值狀態，所以節點b的電壓約為比Vdd2稍小的電壓值，使得開關電晶體Md開啟。另外，由於反熔絲電晶體M3為高電阻值狀態，所以節點a的電壓約為0V，使得開關電晶體M8關閉。
此時，拷貝電路510中反熔絲電晶體Me的閘極端與第一源汲端會承受Vpp的電壓差，造成反熔絲電晶體Me的閘極氧化層破裂並改變為低電阻值狀態。同時，拷貝電路210中反熔絲電晶體M9的閘極與源汲極的電壓之間承受約Vdd2-Vdd1的電壓差，所以反熔絲電晶體M9維持在高電阻值狀態。
由以上第6B圖的說明可知，於進行拷貝動作後，反熔絲電晶體M3、M9會呈現相同的高電阻值狀態；反熔絲電晶體M6、Me會呈現相同的低電阻值狀態。
請參照第6C圖，其所繪示為第三實施例進行讀取動作時的偏壓圖。於進行讀取時，選擇電晶體M1、M4、M7、Ma、Mc、Mf開啟；開關電晶體M2、M5、Mb、Mg開啟。由於反熔絲電晶體Me為低電阻值狀態，所以反熔絲電晶體Me可產生較大的讀取電流Ir1，經由節點d、開關電晶體Mg、選擇電經體Mf後，由讀取位元線BLr1輸出。同時，由於反熔絲電晶體M9為高電阻值狀態，所以讀取位元線BLr0輸出的讀取電流Ir0很小，約為零。因此，判斷讀取位元線BLr0、BLr1上的讀取電流Ir0、Ir1之間的差異，即可得知反熔絲物理不可複製電路500的狀態，而此狀態即可作為隨機碼中的一個位元(bit)運用於PUF技術。
在第6C圖中，讀取電流Ir0小於讀取電流Ir1，所以確認反熔絲物理不可複製電路500為第一儲存狀態。反之，如果讀取電流Ir0大於讀取電流Ir1時，確認反熔絲物理不可複製電路500為第二儲存狀態。其中，第一儲存狀態為高電阻值狀態，第二儲存狀態為低電阻值狀態。
由以上的說明可知，本發明提出一種用於PUF技術的反熔絲物理不可複製電路。由於子反熔絲單元202、204的製造變異，於登記動作時，並無法預測哪個反熔絲電晶體會改變狀態，因此可運用於PUF技術。再者，拷貝電路210於拷貝動作時，更可以複製子反熔絲單元202的狀態。因此，於讀取動作時，讀取電路根據拷貝電路的狀態來輸出讀取電流，並以此讀取電流來決定產出的隨機碼。
另外，在此領域的技術人員也可以根據本發明第一實施例至第三實施例的內容來修改，並達成本發明的目的。舉例來說，請參照第7圖，其所繪示為本發明的四實施例。第三實施例與第四實施例的差異在於連接電路706。在第四實施例的反熔絲物理不可複製電路700中，連接電路706包括一條導線(conducting wire)，直接連接於反熔絲電晶體M3的第二源汲端以及反熔絲電晶體M6的第二源汲端。
當然，利用上述第一實施例至第三實施例的內容也可以提供偏壓(biased voltage)於反熔絲物理不可複製電路700的所有控制線，用以進行登記動作、拷貝動作、讀取動作。
綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、200、400、500、700‧‧‧反熔絲物理不可複製電路
102、104、202、204‧‧‧子反熔絲單元
106、206、406、706‧‧‧連接電路
110、210、510‧‧‧拷貝電路
120、220、520‧‧‧讀取電路
第1圖為本發明反熔絲物理不可複製電路示意圖。 第2A圖為本發明反熔絲物理不可複製電路的第一實施例。 第2B圖為本發明第一實施例運作時所有控制線的偏壓表。 第3A圖為第一實施例進行登記動作時的偏壓圖。 第3B圖為第一實施例進行登記動作時的另一偏壓圖。 第3C圖為第一實施例中反熔絲電晶體M3為低電阻值狀態時，進行拷貝動作的偏壓圖。 第3D圖為第一實施例中反熔絲電晶體M3為高電阻值狀態時，進行拷貝動作的偏壓圖。 第3E圖為第一實施例中反熔絲電晶體M9為低電阻值狀態時，進行讀取動作的偏壓圖。 第3F圖為第一實施例中反熔絲電晶體M9為高阻值狀態時，進行讀取動作的偏壓圖。 第4A圖為本發明反熔絲物理不可複製電路的第二實施例。 第4B圖為本發明第二實施例運作時所有控制線的偏壓表。 第5A圖為本發明反熔絲物理不可複製電路的第三實施例。 第5B圖為本發明第三實施例運作時所有控制線的偏壓表。 第6A圖為第三實施例進行登記動作時的偏壓圖。 第6B圖為第三實施例進行拷貝動作時的偏壓圖。 第6C圖為第三實施例進行讀取動作時的偏壓圖。 第7圖為本發明的四實施例。

Claims (14)

  1. 一種反熔絲物理不可複製電路，包括： 一第一子反熔絲單元，包括一第一選擇電晶體、一第一開關電晶體與一第一反熔絲電晶體，其中該第一選擇電晶體的一閘極端連接至一字元線，該第一選擇電晶體的一第一源汲端連接至一第一位元線，該第一選擇電晶體的一第二源汲端連接至一第一節點，該第一開關電晶體的一閘極端連接至一開關控制線，該第一開關電晶體的一第一源汲端連接至該第一節點，該第一反熔絲電晶體的一閘極端連接至一第一反熔絲控制線，該第一反熔絲電晶體的一第一源汲端連接至該第一開關電晶體的一第二源汲端； 一第二子反熔絲單元，包括一第二選擇電晶體、一第二開關電晶體與一第二反熔絲電晶體，其中該第二選擇電晶體的一閘極端連接至該字元線，該第二選擇電晶體的一第一源汲端連接至一第二位元線，該第二選擇電晶體的一第二源汲端連接至一第二節點，該第二開關電晶體的一閘極端連接至該開關控制線，該第二開關電晶體的一第一源汲端連接至該第二節點，該第二反熔絲電晶體的一閘極端連接至一第二反熔絲控制線，該第二反熔絲電晶體的一第一源汲端連接至該第二開關電晶體的一第二源汲端； 一連接電路，連接至該第一反熔絲電晶體的一第二源汲端以及該第二反熔絲電晶體的一第二源汲端； 一第一拷貝電路，連接至該第一子反熔絲單元，其中該第一拷貝電路包括一第三反熔絲電晶體；以及 一第一讀取電路，連接至該第一拷貝電路，用以根據該第三反熔絲電晶體的狀態產生一隨機碼。
  2. 如申請專利範圍第1項所述之反熔絲物理不可複製電路，其中該連接電路包括一導線，該導線連接至該第一反熔絲電晶體的該第二源汲端以及該第二反熔絲電晶體的該第二源汲端。
  3. 如申請專利範圍第2項所述之反熔絲物理不可複製電路，其中該第一拷貝電路包括：一第三選擇電晶體、一第三開關電晶體與該第三反熔絲電晶體，其中該第三選擇電晶體的一閘極端連接至該字元線，該第三選擇電晶體的一第一源汲端連接至一第一拷貝位元線，該第三選擇電晶體的一第二源汲端連接至該第三開關電晶體的一第一源汲端，該第三開關電晶體的一閘極端連接至該第一節點，該第三開關電晶體的一第二源汲端連接至一第三節點，該第三反熔絲電晶體的一閘極端連接至一第三反熔絲控制線，該第三反熔絲電晶體的一第一源汲端連接至該第三節點。
  4. 如申請專利範圍第3項所述之反熔絲物理不可複製電路，其中該第一讀取電路包括：一第四選擇電晶體與一第四開關電晶體，其中該第四選擇電晶體的一閘極端連接至該字元線，該第四選擇電晶體的一第一源汲端連接至一第一讀取位元線，該第四選擇電晶體的一第二源汲端連接至該第四開關電晶體的一第一源汲端，該第四開關電晶體的一閘極端連接至該開關控制線，該第四開關電晶體的一第二源汲端連接至該第三節點。
  5. 如申請專利範圍第4項所述之反熔絲物理不可複製電路，更包括： 一第二拷貝電路包括：一第五選擇電晶體、一第五開關電晶體與一第四反熔絲電晶體，其中該第五選擇電晶體的一閘極端連接至該字元線，該第五選擇電晶體的一第一源汲端連接至一第二拷貝位元線，該第五選擇電晶體的一第二源汲端連接至該第五開關電晶體的一第一源汲端，該第五開關電晶體的一閘極端連接至該第二節點，該第五開關電晶體的一第二源汲端連接至一第四節點，該第四反熔絲電晶體的一閘極端連接至一第四反熔絲控制線，該第四反熔絲電晶體的一第一源汲端連接至該第四節點；以及 一第二讀取電路包括：一第六選擇電晶體與一第六開關電晶體，其中該第六選擇電晶體的一閘極端連接至該字元線，該第四選擇電晶體的一第一源汲端連接至一第二讀取位元線，該第六選擇電晶體的一第二源汲端連接至該第六開關電晶體的一第一源汲端，該第六開關電晶體的一閘極端連接至該開關控制線，該第六開關電晶體的一第二源汲端連接至該第四節點。
  6. 如申請專利範圍第1項所述之反熔絲物理不可複製電路，其中該連接電路包括一隔離電晶體，該隔離電晶體的一閘極端連接至一隔離控制線，該隔離電晶體的一第一源汲端連接至該第一反熔絲電晶體的該第二源汲端，以及該隔離電晶體的一第二源汲端連接至該第二反熔絲電晶體的該第二源汲端。
  7. 如申請專利範圍第6項所述之反熔絲物理不可複製電路，其中該第一拷貝電路包括：一第三選擇電晶體、一第三開關電晶體與該第三反熔絲電晶體，其中該第三選擇電晶體的一閘極端連接至該字元線，該第三選擇電晶體的一第一源汲端連接至一第一拷貝位元線，該第三選擇電晶體的一第二源汲端連接至該第三開關電晶體的一第一源汲端，該第三開關電晶體的一閘極端連接至該第一節點，該第三開關電晶體的一第二源汲端連接至一第三節點，該第三反熔絲電晶體的一閘極端連接至一第三反熔絲控制線，該第三反熔絲電晶體的一第一源汲端連接至該第三節點。
  8. 如申請專利範圍第7項所述之反熔絲物理不可複製電路，其中該第一讀取電路包括：一第四選擇電晶體與一第四開關電晶體，其中該第四選擇電晶體的一閘極端連接至該字元線，該第四選擇電晶體的一第一源汲端連接至一第一讀取位元線，該第四選擇電晶體的一第二源汲端連接至該第四開關電晶體的一第一源汲端，該第四開關電晶體的一閘極端連接至該開關控制線，該第四開關電晶體的一第二源汲端連接至該第三節點。
  9. 如申請專利範圍第8項所述之反熔絲物理不可複製電路，更包括： 一第二拷貝電路包括：一第五選擇電晶體、一第五開關電晶體與一第四反熔絲電晶體，其中該第五選擇電晶體的一閘極端連接至該字元線，該第五選擇電晶體的一第一源汲端連接至一第二拷貝位元線，該第五選擇電晶體的一第二源汲端連接至該第五開關電晶體的一第一源汲端，該第五開關電晶體的一閘極端連接至該第二節點，該第五開關電晶體的一第二源汲端連接至一第四節點，該第四反熔絲電晶體的一閘極端連接至一第四反熔絲控制線，該第四反熔絲電晶體的一第一源汲端連接至該第四節點；以及 一第二讀取電路包括：一第六選擇電晶體與一第六開關電晶體，其中該第六選擇電晶體的一閘極端連接至該字元線，該第四選擇電晶體的一第一源汲端連接至一第二讀取位元線，該第六選擇電晶體的一第二源汲端連接至該第六開關電晶體的一第一源汲端，該第六開關電晶體的一閘極端連接至該開關控制線，該第六開關電晶體的一第二源汲端連接至該第四節點。
  10. 一種反熔絲物理不可複製電路的控制方法，該反熔絲物理不可複製電路包括：一第一子反熔絲單元，包括一第一反熔絲電晶體；一第二子反熔絲單元，包括一第二反熔絲電晶體；一連接電路，連接於該第一子反熔絲單元與該第二子反熔絲單元之間；一第一拷貝電路，連接至該第一子反熔絲單元，且該第一拷貝電路包括一第三反熔絲電晶體；以及一第一讀取電路，連接至該第一拷貝電路；該控制方法包括下列步驟： 進行一登記動作，使得該第一反熔絲電晶體與該第二反熔絲電晶體改變為相異的狀態； 進行一拷貝動作，使得該第一反熔絲電晶體與該第三反熔絲電晶體具有相同的狀態；以及 進行一讀取動作，根據該第三反熔絲電晶體的狀態，產生一隨機碼。
  11. 如申請專利範圍第10項所述之反熔絲物理不可複製電路的控制方法，更包括根據該第三反熔絲電晶體產生的一第一讀取電流來決定該第三反熔絲電晶體的狀態。
  12. 如申請專利範圍第10項所述之反熔絲物理不可複製電路的控制方法，該反熔絲物理不可複製電路更包括：一第二拷貝電路，連接至該第二子反熔絲單元，且該第二拷貝電路包括一第四反熔絲電晶體；以及一第二讀取電路，連接至該第二拷貝電路；其中，於進行該拷貝動作時，使得該第二反熔絲電晶體與該第四反熔絲電晶體具有相同的狀態。
  13. 如申請專利範圍第12項所述之反熔絲物理不可複製電路的控制方法，其中，於進行該讀取動作時，根據該第四反熔絲電晶體的狀態，產生一第二讀取電流。
  14. 如申請專利範圍第13項所述之反熔絲物理不可複製電路的控制方法，更包括根據該第三反熔絲電晶體產生的一第一讀取電流與該第二讀取電流來決定該隨機碼。
TW106134524A 2016-10-12 2017-10-06 反熔絲物理不可複製電路以及相關控制方法 TWI643090B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662406968P 2016-10-12 2016-10-12
US62/406,968 2016-10-12

Publications (2)

Publication Number Publication Date
TW201814581A true TW201814581A (zh) 2018-04-16
TWI643090B TWI643090B (zh) 2018-12-01

Family

ID=61728639

Family Applications (4)

Application Number Title Priority Date Filing Date
TW106111349A TWI611645B (zh) 2016-10-12 2017-04-05 靜電放電電路
TW106112112A TWI637491B (zh) 2016-10-12 2017-04-12 非揮發性記憶體
TW106132852A TWI621124B (zh) 2016-10-12 2017-09-25 非揮發性記憶體的控制電壓搜尋方法
TW106134524A TWI643090B (zh) 2016-10-12 2017-10-06 反熔絲物理不可複製電路以及相關控制方法

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW106111349A TWI611645B (zh) 2016-10-12 2017-04-05 靜電放電電路
TW106112112A TWI637491B (zh) 2016-10-12 2017-04-12 非揮發性記憶體
TW106132852A TWI621124B (zh) 2016-10-12 2017-09-25 非揮發性記憶體的控制電壓搜尋方法

Country Status (4)

Country Link
US (2) US10283511B2 (zh)
JP (2) JP6503395B2 (zh)
CN (4) CN107946294B (zh)
TW (4) TWI611645B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110688682A (zh) * 2018-07-03 2020-01-14 力旺电子股份有限公司 随机位单元、随机数值产生器及随机位单元的操作方法
TWI715160B (zh) * 2018-09-19 2021-01-01 力旺電子股份有限公司 隨機位元電路及隨機位元電路的操作方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768373B (zh) * 2016-08-15 2022-05-10 华邦电子股份有限公司 存储元件及其制造方法
JP7114985B2 (ja) 2018-03-29 2022-08-09 スミダコーポレーション株式会社 コイル部品、電子機器、金属磁性粉末および支援装置
TWI669714B (zh) * 2018-05-29 2019-08-21 力旺電子股份有限公司 電壓控制裝置及記憶體系統
TWI782882B (zh) * 2018-06-01 2022-11-01 聯華電子股份有限公司 半導體裝置
US11282844B2 (en) * 2018-06-27 2022-03-22 Ememory Technology Inc. Erasable programmable non-volatile memory including two floating gate transistors with the same floating gate
US11416416B2 (en) * 2019-01-13 2022-08-16 Ememory Technology Inc. Random code generator with non-volatile memory
US10770158B1 (en) * 2019-05-15 2020-09-08 Western Digital Technologies, Inc. Detecting a faulty memory block
US11031779B2 (en) * 2019-06-14 2021-06-08 Ememory Technology Inc. Memory system with a random bit block
TWI711240B (zh) * 2019-07-30 2020-11-21 長庚大學 寬能隙半導體元件於靜電放電與電磁脈衝之防護方法以及靜電放電與電磁脈衝之防護裝置
TWI785736B (zh) * 2020-11-16 2022-12-01 力旺電子股份有限公司 非揮發性記憶體之記憶胞

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3861426B2 (ja) * 1996-12-27 2006-12-20 セイコーエプソン株式会社 半導体装置の保護回路
TW328231U (en) * 1997-09-05 1998-03-11 Song-Zhao He Thigh sporting exerciser
TW399206B (en) * 1998-05-15 2000-07-21 Vanguard Int Semiconduct Corp Anti-fuse programming and detection circuit
TW511268B (en) * 2000-04-21 2002-11-21 Winbond Electronics Corp Output buffer with excellent electrostatic discharge protection effect
JP2001358297A (ja) * 2000-06-14 2001-12-26 Nec Corp 静電保護回路
JP3678156B2 (ja) * 2001-03-01 2005-08-03 株式会社デンソー 静電気保護回路
JP4176481B2 (ja) * 2001-03-16 2008-11-05 サーノフ コーポレーション 混成した超低電圧電源を備えた、高速技術のための静電放電保護構造
KR100369361B1 (ko) * 2001-03-30 2003-01-30 주식회사 하이닉스반도체 실리사이드 정전방전보호 트랜지스터를 갖는 집적회로
JP2002313949A (ja) * 2001-04-13 2002-10-25 Fuji Electric Co Ltd 過電圧保護回路
US6744105B1 (en) 2003-03-05 2004-06-01 Advanced Micro Devices, Inc. Memory array having shallow bit line with silicide contact portion and method of formation
TW586221B (en) * 2003-03-20 2004-05-01 Powerchip Semiconductor Corp Flash memory with selective gate within a substrate and method of fabricating the same
JP2005302850A (ja) 2004-04-08 2005-10-27 Renesas Technology Corp 半導体記憶装置
US7177190B2 (en) * 2004-11-26 2007-02-13 Aplus Flash Technology, Inc. Combination nonvolatile integrated memory system using a universal technology most suitable for high-density, high-flexibility and high-security sim-card, smart-card and e-passport applications
US20060250581A1 (en) * 2005-05-03 2006-11-09 Eastman Kodak Company Display apparatus using LCD panel
ITRM20050310A1 (it) * 2005-06-15 2006-12-16 Micron Technology Inc Convergenza a programmazione selettiva lenta in un dispositivo di memoria flash.
US7277348B2 (en) * 2005-12-12 2007-10-02 Klp International, Ltd. Memory cell comprising an OTP nonvolatile memory unit and a SRAM unit
CN1983306A (zh) * 2005-12-14 2007-06-20 晨星半导体股份有限公司 非挥发性内存的操作方法及其相关电路
KR100742284B1 (ko) * 2006-02-09 2007-07-24 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
CN100568393C (zh) * 2006-06-14 2009-12-09 国际商业机器公司 数据存储装置、数据存储方法以及数据读取方法
JP4855851B2 (ja) * 2006-07-03 2012-01-18 株式会社東芝 半導体記憶装置
TWI378457B (en) * 2007-06-21 2012-12-01 Sandisk Corp Non-volatile storage system with intelligent control of program pulse duration and method thereof
US7599225B2 (en) * 2007-07-13 2009-10-06 Macronix International Co., Ltd. Method of programming and erasing a non-volatile memory array
KR101039856B1 (ko) * 2007-11-29 2011-06-09 주식회사 하이닉스반도체 정전기 방전 회로
EP2308051A1 (en) * 2008-05-07 2011-04-13 Aplus Flash Technology, Inc. A nand based nmos nor flash memory cell/array and a method of forming same
WO2009151894A1 (en) * 2008-06-12 2009-12-17 Sandisk Corporation Nonvolatile memory and method with index programming and reduced verify
KR101532584B1 (ko) 2009-01-30 2015-06-30 삼성전자주식회사 비휘발성 메모리 장치, 및 그의 프로그램 방법
JP2010225930A (ja) * 2009-03-24 2010-10-07 Toshiba Corp Ｅｓｄ保護回路
KR101012982B1 (ko) * 2009-06-30 2011-02-10 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
WO2011005665A1 (en) * 2009-07-10 2011-01-13 Aplus Flash Technology, Inc. Novel high speed high density nand-based 2t-nor flash memory design
US8223556B2 (en) * 2009-11-25 2012-07-17 Sandisk Technologies Inc. Programming non-volatile memory with a reduced number of verify operations
FR2956246B1 (fr) * 2010-02-08 2013-11-01 St Microelectronics Rousset Circuit integre muni d'une protection contre des decharges electrostatiques
US8369154B2 (en) 2010-03-24 2013-02-05 Ememory Technology Inc. Channel hot electron injection programming method and related device
US8130551B2 (en) * 2010-03-31 2012-03-06 Sandisk Technologies Inc. Extra dummy erase pulses after shallow erase-verify to avoid sensing deep erased threshold voltage
US8868923B1 (en) * 2010-07-28 2014-10-21 Sandia Corporation Multi-factor authentication
US8383475B2 (en) * 2010-09-23 2013-02-26 Globalfoundries Singapore Pte. Ltd. EEPROM cell
US8902627B1 (en) * 2011-02-24 2014-12-02 Impinj, Inc. RFID IC with tunneling-voltage profile calibration
JP2012195432A (ja) * 2011-03-16 2012-10-11 Toshiba Corp 半導体集積回路
US8389358B2 (en) * 2011-07-22 2013-03-05 United Microelectronics Corp. Manufacturing method and structure of non-volatile memory
KR101785448B1 (ko) * 2011-10-18 2017-10-17 삼성전자 주식회사 비휘발성 메모리 장치 및 이의 프로그램 방법
CN103151346B (zh) * 2011-12-07 2016-11-23 阿尔特拉公司 静电放电保护电路
EP2639816B1 (en) * 2012-03-12 2019-09-18 eMemory Technology Inc. Method of fabricating a single-poly floating-gate memory device
CN107424988B (zh) * 2012-03-26 2021-02-02 英特尔移动通信有限责任公司 Esd保护方法和esd保护电路
US9356443B2 (en) * 2012-07-31 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. ESD clamp for multiple power rails
US8741713B2 (en) * 2012-08-10 2014-06-03 International Business Machines Corporation Reliable physical unclonable function for device authentication
CN103700403B (zh) * 2012-09-27 2017-07-18 扬州稻源微电子有限公司 射频识别标签芯片的存储器读取电路
CN103700404A (zh) * 2012-09-27 2014-04-02 扬州稻源微电子有限公司 Eeprom的擦写操作方法、擦写控制电路以及rifd标签芯片
KR102088319B1 (ko) * 2013-09-06 2020-03-13 에스케이하이닉스 주식회사 비휘발성 메모리 장치
US9440086B2 (en) * 2013-09-11 2016-09-13 Medtronic, Inc. Optimized flash memory device for miniaturized devices
KR102118979B1 (ko) * 2013-09-13 2020-06-05 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9236453B2 (en) 2013-09-27 2016-01-12 Ememory Technology Inc. Nonvolatile memory structure and fabrication method thereof
US9171628B2 (en) * 2014-03-13 2015-10-27 Macronix International Co., Ltd. Incremental step pulse programming (ISPP) scheme capable of determining a next starting pulse based on a current program-verify pulse for improving programming speed
CN104167223A (zh) * 2014-07-31 2014-11-26 中山大学 一种对eeprom实现稳压的方法及eeprom器件
US9362001B2 (en) * 2014-10-14 2016-06-07 Ememory Technology Inc. Memory cell capable of operating under low voltage conditions
CN105632543B (zh) * 2014-11-21 2018-03-30 松下知识产权经营株式会社 具有防篡改性的非易失性存储装置及集成电路卡
US9564216B2 (en) * 2015-01-30 2017-02-07 Macronix International Co., Ltd. Stress trim and modified ISPP procedures for PCM
KR20160108770A (ko) * 2015-03-06 2016-09-20 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
CN105138870B (zh) * 2015-10-08 2018-09-07 浪潮(北京)电子信息产业有限公司 一种芯片合法性鉴别方法及装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110688682A (zh) * 2018-07-03 2020-01-14 力旺电子股份有限公司 随机位单元、随机数值产生器及随机位单元的操作方法
TWI715160B (zh) * 2018-09-19 2021-01-01 力旺電子股份有限公司 隨機位元電路及隨機位元電路的操作方法

Also Published As

Publication number Publication date
JP2018064082A (ja) 2018-04-19
CN107944301A (zh) 2018-04-20
CN107946305B (zh) 2021-02-26
US20180102174A1 (en) 2018-04-12
CN107945832A (zh) 2018-04-20
US10083975B2 (en) 2018-09-25
JP6503395B2 (ja) 2019-04-17
JP2018082429A (ja) 2018-05-24
CN107946294B (zh) 2020-10-27
JP6550664B2 (ja) 2019-07-31
CN107945832B (zh) 2020-06-02
TW201814716A (zh) 2018-04-16
CN107946305A (zh) 2018-04-20
US20180102376A1 (en) 2018-04-12
TWI611645B (zh) 2018-01-11
TWI637491B (zh) 2018-10-01
TWI643090B (zh) 2018-12-01
CN107944301B (zh) 2020-02-07
TWI621124B (zh) 2018-04-11
TW201814996A (zh) 2018-04-16
CN107946294A (zh) 2018-04-20
TW201824522A (zh) 2018-07-01
US10283511B2 (en) 2019-05-07

Similar Documents

Publication Publication Date Title
TWI643090B (zh) 反熔絲物理不可複製電路以及相關控制方法
TWI692764B (zh) 用於快閃記憶體裝置的防駭侵機制
TWI715048B (zh) 隨機碼產生器及相關隨機碼產生方法
US9613714B1 (en) One time programming memory cell and memory array for physically unclonable function technology and associated random code generating method
EP3309790B1 (en) Antifuse physically unclonable function unit and associated control method
US20170301406A1 (en) Random number generator device and control method thereof
US10439827B2 (en) SRAM-based authentication circuit
US11416416B2 (en) Random code generator with non-volatile memory
CN108733350B (zh) 随机数生成装置及其控制方法
JP6107682B2 (ja) 半導体記憶装置及び半導体記憶装置の制御方法
TWI715160B (zh) 隨機位元電路及隨機位元電路的操作方法
US20230052438A1 (en) Magnetoresistive random access memory for physically unclonable function technology and associated random code generating method
US9431128B2 (en) Semiconductor device including fuse circuit
CN108243003B (zh) 在集成电路上生成数据集的方法、集成电路及其制造方法
US9922723B1 (en) Volatile latch circuit with tamper resistant non-volatile latch backup
TW202046323A (zh) 記憶體系統
US10790037B2 (en) Circuit for generating bias current for reading OTP cell and control method thereof
TWI792764B (zh) 記憶體陣列及其操作方法
CN109753830B (zh) 物理不可克隆函数编码的产生方法及其产生的装置
TWI713036B (zh) 用於抑制讀取干擾的非揮發性記憶體裝置