CN108733350B - 随机数生成装置及其控制方法 - Google Patents

Abstract

本发明公开了一种随机数生成装置及其控制方法。随机数生成装置包含至少一存储单位、电压产生器以及控制电路。每一存储单位包含两个存储单元。两个存储单元的其中一个存储单元耦接于偏压线及第一位线，而两个存储单元的另一个存储单元耦接于偏压线及第二位线。电压产生器通过偏压线、第一位线及第二位线分别提供偏压、第一位线电压及第二位线电压予两个存储单元。控制电路在程序化期间内将第一位线与第二位线短路，以同时地对两个存储单元进行程序化，并在读取期间内依据两个存储单元的状态产生一个随机数位。

Description

随机数生成装置及其控制方法

技术领域

本发明涉及一种随机数生成装置及其控制方法，特别是涉及一种具有物理不可复制功能(Physically Unclonable Function；PUF)的随机数生成装置及其控制方法。

背景技术

近年来，电子装置对于民众的日常生活越来越显重要。在某些用途中，电子装置需要提供其验证码。无论何时向电子装置请求其验证码，其验证码都必须是相同的，且可以被用在加码及/或解碼的操作上，例如安全性应用中的物理不可复制功能(PhysicallyUnclonable Function；PUF)。此外，电子装置有时需要一个或多个随机数码，以供不同的应用使用。因此，如何提供验证码与随机数码已成为本领域中的一个重要课题。

发明内容

在本发明的一实施例中提供了一种随机数生成装置。随机数生成装置包含至少一偏压线、至少一第一位线、至少一第二位线、至少一存储单位、电压产生器以及控制电路。每一存储单位包含两个存储单元。两个存储单元的其中一个存储单元耦接于偏压线及第一位线，而两个存储单元的另一个存储单元耦接于偏压线及第二位线。电压产生器耦接于偏压线、第一位线及第二位线，用以分别通过偏压线、第一位线及第二位线提供偏压、第一位线电压及第二位线电压予两个存储单元。控制电路耦接于第一位线、第二位线及电压产生器，用以在程序化期间内同时地对两个存储单元进行程序化并使第一位线与第二位线短路，并用以在读取期间内依据两个存储单元的状态产生一个随机数位。

在本发明的一实施例中提供了一种控制一随机数生成装置操作的方法。随机数生成装置包含至少一偏压线、至少一第一位线、至少一第二位线以及至少一存储单位。每一存储单位包含两个存储单元，两个存储单元的其中一个存储单元耦接于偏压线及第一位线，而两个存储单元的另一个存储单元耦接于偏压线及第二位线。所述方法包含：施加偏压至偏压线并施加位线电压至第一位线与第二位线，以在一程序化期间内对两个存储单元进行程序化；以及在一读取期间内依据两个存储单元的状态产生一个随机数位。

附图说明

图1是本发明第一实施例的随机数生成装置的功能方块图。

图2是图1的随机数生成装置的时序图。

图3是本发明第二实施例的随机数生成装置的功能方块图。

图4是图3的随机数生成装置的存储单元的结构示意图。

图5是本发明第三实施例的随机数生成装置的功能方块图。

图6是图5的随机数生成装置的存储单元的结构示意图。

图7是图5的随机数生成装置的时序图。

图8是本发明第四实施例的随机数生成装置的功能方块图。

图9是图8的随机数生成装置的存储单元的结构示意图。

图10是图8的随机数生成装置的时序图。

图11是本发明第五实施例的随机数生成装置的功能方块图。

图12是图11的随机数生成装置的时序图。

其中，附图标记说明如下：

100、200、600、900、1200 随机数生成装置

110、210、610、910、1210 存储单位

120A、120B、220A、220B、620A、620B 存储单元

、920A、920B、1220A、1220B

130 电压产生器

140 控制电路

410 基底

411 厚氧化区

412 薄氧化区

420 闸极氧化层

422 闸极

432 浅沟渠隔离结构

434 低掺杂汲极

436 高掺杂汲极

440 通道

602 井区

604 第一掺杂区

606 第二掺杂区

607 第三掺杂区

611 选择闸极

612 跟随闸极

614 闸极

626 导电路径

630 第一通道区

640 第二通道区

BL1、BL2 位线

CL 偏压线

Dp 程序化期间

Dr 读取期间

I1、I2 单元电流

N1 随机数位

Q 晶体管

Q1 第一晶体管

Q2 第二晶体管

Q3 第三晶体管

T1、T2 厚度

Tr 时间点

V1、V2 位线电压

Va 偏压

Vw 字线电压

Vf 跟随电压

ΔV1、ΔV2 电压差

VDD 装置电压

VPP 程序化电压

WL 字线

PL 程序化线

FL 跟随线

SL 源线

具体实施方式

请参考图1，图1是本发明第一实施例的随机数生成装置100的功能方块图。随机数生成装置100包含至少一存储单位110。其中，图1虽然仅绘示了一个存储单位110，但随机数生成装置100可包含两个或更多个存储单位。每一个存储单位110可被程序化以产生一个随机数位N1。随机数生成装置100另包含电压产生器130及控制电路140。每一个存储单位110耦接于电压产生器130及控制电路140，并包含两个存储单元120A及120B。存储单元120A耦接于位线BL1及偏压线CL，而存储单元120B耦接于另一位线BL2及偏压线CL。在此发明说明中，偏压线CL可以是随机数生成装置100的一条字线(word line)、程序化线(programmingline)或源线(source line)，而施加在偏压线CL的偏压Va可以是字线电压(word linevoltage)、程序化电压(programming voltage)或是源线电压(source line voltage)。

控制电路140决定存储单位110的操作(如：程序化操作/读取操作)方式，而电压产生器130依据控制电路140所决定的结果提供至少一位线电压V1、位线电压V2以及偏压Va至存储单位110。位线电压V1、位线电压V2及偏压Va分别被施加于位线BL1、位线BL2及偏压线CL。

请参考图2以及图1。图2是图1的随机数生成装置100的时序图。在程序化期间Dp内，控制电路140可将位线BL1与位线BL2短路，并提供程序化电压至偏压线CL。换句话说，存储单位110的两个存储单元120A及120B会同时地进行程序化。因此，当电压产生器130通过位线BL1、位线BL2及偏压线CL提供与程序化作业相关的电压至存储单位110时，位线电压V1的电位会等于位线电压V2的电位。在本发明一实施例中，位线电压V1、位线电压V2及偏压Va可分别等于0伏特(即接地电位)、0伏特及程序化电压VPP。

当程序化存储单位110的作业完成时，被程序化的存储单元的电子特性(如：导电性或临界电压)会因而改变。然而，因着两个存储单元120A及120B之间的原生制程差异(例如：闸极氧化层厚度不均、闸极氧化层的缺陷、针孔(pin hole)及局部的氧化层薄化等因素)，两个存储单元120A及120B当中只有一个存储单元会被完全地程序化。换句话说，当同时对两个存储单元120A及120B进行程序化时，一旦两个存储单元120A及120B当中有一个存储单元被完全地程序化，则会立即地停止程序化作业。为何要使两个存储单元120A及120B当中只有一个存储单元会被完全地程序化的理由将于后面说明中进一步地说明。

在程序化两个存储单元120A及120B之前，两个存储单元120A及120B都不具导电性。虽然存储单元120A及120B同时地被施加了与程序化作业相关的电压，然而由于存储单元120A及120B之间的原生制程差异，两个存储单元120A及120B当中会有一个存储单元先完成程序化，而第一个完成程序化的存储单元具有导电性，而另一个未完成程序化的存储单元则不具有导电性。因此，当两个存储单元120A及120B当中有一个存储单元因被程序化而具导电性时，偏压线CL将通过具有导电性的存储单元120A或120B而电性连接到对应的位线BL1或BL2，且对应的位线电压V1或V2的电位将因偏压线CL与对应的位线BL1或BL2之间的电性连接而朝着偏压Va的电位而变化。举例来说，倘若存储单元120A完成了程序化并变成具导电性，则偏压线CL通过存储单元120A而电性连接至位线BL1，而因着偏压线CL与对应的位线BL1之间的电性连接，位线电压V1的电位将朝着偏压Va的电位而变化。相似地，倘若存储单元120B完成了程序化并变成具导电性，则偏压线CL通过存储单元120B而电性连接至位线BL2，而因着偏压线CL与对应的位线BL2之间的电性连接，位线电压V2的电位将朝着偏压Va的电位而变化。

在本实施例中，因控制电路140在程序化期间Dp内可将位线BL1与位线BL2短路，故位线电压V1及V2的电位可同时地变化。也因此，偏压线CL与位线BL1之间的电压差ΔV1以及偏压线CL与位线BL2之间的电压差ΔV2也会同时地变化。请参考图2，在时间点Tr，两个存储单元120A及120B中的一个存储单元被完全地程序化而另一个存储单元未被完全地程序化。因在时间点Tr两个存储单元120A及120B中的一个存储单元被完全地程序化而具导电性，故偏压线CL与位线BL1及BL2之间的电性连接会被建立，而电压差ΔV1及ΔV2将因此降低。因电压差ΔV1及ΔV2的降低，偏压线CL与位线BL1之间的电压差ΔV1以及偏压线CL与位线BL2之间的电压差ΔV2将不够大而不足以继续地对存储单元120A及120B进行程序化。因此，在时间点Tr，两个存储单元120A及120B的程序化作业会立即地停止，也因此两个存储单元120A及120B中只会有一个存储单元完成程序化作业，而另一个存储单元则否。在时间点Tr，位线BL1与位线BL2可不再短路。

因此，两个存储单元120A及120B被程序化的可能性将依据两个存储单元120A及120B的原生制程差异而决定，进而使两个存储单元120A及120B的程序化状态会彼此不同。所以，通过控制两个存储单元120A及120B的程序化作业，即可产生随机数位N1。其中，随机数位N1可基于原生制程差异而被决定，而原生制程差异会导致两个存储单元120A及120B在经过程序化程序后会有不同的程序化状态。

一旦两个存储单元120A及120B中的其中一个存储单元被完全地程序化，随机数位N1被记录至存储单位110当中并可被读取。请再参考图1及图2。随机数位N1可在读取期间Dr内被读取。在读取期间Dr内，控制电路140控制电压产生器130以提供对应的读取电压(即V1、V2及Va)至存储单位110。此外，在读取期间Dr内，位线BL1及BL2电性分离。在电压产生器130所提供的读取电压之下，存储单元120A及120B所分别对应的单元电流(cell current)I1及I2会经由控制电路140相互比较，而产生随机数位N1。

更进一步地说，在读取期间Dr之前，随机数生成装置100的存储单位110的所有的位线(例如BL1及BL2)会先被预充电(pre-charged)至高电位。在读取期间Dr内，偏压Va的电位将等于装置电压VDD，而两条位线BL1及BL2会被重设至接地电位，借此以产生分别对应于存储单元120A以及120B的单元电流I1及I2。控制电路140可感测以及放大两条位线BL1及BL2的信号(例如：单元电流I1及I2)，以决定随机数位N1的值。举例来说，倘若存储单元120A被完全地程序化，而存储单元120B尚未被完全地程序化(例如I1>I2)，则随机数位N1的值可为“1”；而倘若存储单元120B被完全地程序化，而存储单元120A尚未被完全地程序化(例如I1<I2)，则随机数位N1的值可为“0”。

此外，随机数生成装置100的另一个替代性的读取操作方式说明如下。在读取期间Dr之前，随机数生成装置100的存储单位110的所有的位线会先被预充电至高电位。在读取期间Dr内，偏压Va的电位将等于装置电压VDD，而被选到的存储单位110其两条位线BL1及BL2会被重设至接地电位并随后与电源电性分离而成为浮接的节点。两个存储单元开始预充电，而两个存储单元的状态会影响预充电的条件。因此在过了一预设时间后，即可根据位线BL1及BL2的电位决定出两个存储单元的状态。控制电路140可感测以及放大两条位线BL1及BL2的信号(例如：两条位线BL1及BL2的电位)，以决定随机数位N1的值。

请参考图3。图3是本发明第二实施例的随机数生成装置200的功能方块图。随机数生成装置200也包含了至少一存储单位210、电压产生器130以及控制电路140。图1与图3之间的差别在于图1的存储单位110被图3的存储单位210所取代。每一个存储单位210包含两个存储单元220A及220B，而存储单元220A及220B当中的每一个存储单元都是单晶体管(one-transistor；1T)的反熔丝(antifuse)单次可程序化(one-time programmable；OTP)存储单元，而包含有一晶体管Q。存储单元220A耦接于位线BL1及字线WL，而存储单元220B耦接于位线BL2及字线WL。在本实施例中，字线WL被如同图1中的偏压线CL一般地使用，而偏压Va被用来当作是字线电压。

请参考图4。图4是图3的随机数生成装置200的存储单元220A的结构示意图。晶体管Q的闸极422耦接于字线WL，晶体管Q的闸极氧化层420形成在闸极422与基底410之间，通道440形成于浅沟渠隔离结构(shallow trench isolation；STI)432与低掺杂汲极(lightly doped drain；LDD)434之间，而位线BL1耦接于高掺杂汲极(highly dopeddrain)436。闸极氧化层420包含了形成在闸极422之下的厚氧化区411以及薄氧化区412。厚氧化区411的厚度T1大于薄氧化区412的厚度T2，而厚氧化区411与位线BL1之间的距离小于薄氧化区412与位线BL1之间的距离。当有一足够大的程序化电压VPP通过字线WL施加在闸极422，薄氧化区412的氧化层将会破裂，以形成具导电性的路径并完成存储单元220A的程序化作业。存储单元220B的结构及操作与存储单元220A类似，在此即不再赘述。

此外，随机数生成装置200程序化产生随机数位N1的方式及读取随机数位N1的方式亦可通过施加如图2所示的相关电压的相似操作来达成，在此即不再赘述。

请参考图5。图5是本发明第三实施例的随机数生成装置600的功能方块图。随机数生成装置600也包含了至少一存储单位610、电压产生器130以及控制电路140。在本实施例中，每一个存储单位610包含两个存储单元620A及620B，而存储单元620A及620B当中的每一个存储单元皆为双晶体管(two-transistor；2T)的反熔丝单次可程序化存储单元，而包含有第一晶体管Q1及第二晶体管Q2。第二晶体管Q2的闸极氧化层的厚度可以(但不限于)小于第一晶体管Q1的闸极氧化层的厚度。在另一实施例中，第二晶体管Q2的闸极氧化层的厚度与第一晶体管Q1的闸极氧化层的厚度相等。第一晶体管Q1的闸极耦接于字线WL，而第二晶体管Q2的闸极耦接于程序化线(programming line)PL。第一晶体管Q1的第一端耦接于位线BL1或BL2，第一晶体管Q1的第二端耦接于第二晶体管Q2的第一端，而第二晶体管Q2的第二端浮接。在本实施例中，程序化线PL被如同图1中的偏压线CL一般地使用，而施加在程序化线PL的偏压Va被用来当作是程序化电压。

请参考图6及图7。图6是图5的随机数生成装置600的存储单元620A的结构示意图，而图7是图5的随机数生成装置600的时序图。在程序化期间Dp内，字线电压Vw被施加于第一晶体管Q1的选择闸极(select gate)611，而位线电压V1被施加至与第一位线BL1连接的第一掺杂区604。借此，第一通道区630形成在选择闸极611之下，而位线电压V1耦接于第二掺杂区606，进而使得第二掺杂区606的电位趋近于位线电压V1。在程序化期间Dp内，程序化电压Va另施加到第二晶体管Q2的闸极614。闸极614与第二掺杂区606之间的电压差ΔV1会导致闸极614与井区602之间的氧化层产生破裂，因此氧化层成为破裂的状态而存储单元620A则被完全地程序化。借此，将可形成永久的导电路径626。位线电压V1可以是接地电压。在另一实施例中，程序化电压Va可以是字线电压Vw的两倍至五倍大。当存储单元620A被完全地程序化(即氧化层产生破裂)后，因着形成于闸极614及井区602之间的导电路径626，存储单元620A会变成具有导电性。存储单元620B的结构及操作与存储单元620A类似，在此即不再赘述。

请再参考图5及图7。在程序化期间Dp内，控制电路140控制电压产生器130以同时地提供相同的电压差至存储单元620A及620B。换句话说，控制电路140可在程序化期间Dp内将位线BL1与位线BL2短路。因此，随机数生成装置600的存储单位610会进行程序化作业，而位线电压V1的电位会等于位线电压V2的电位。在对存储单元620A及620B进行程序化之前，存储单元620A及620B都尚未破裂(即非导电的)。尽管存储单元620A及620B同时地被施予对应的程序化电压，但由于存储单元620A及620B之间的原生制程差异，两个存储单元620A及620B当中的一个存储单元会先被完全地程序化，而先被完全地程序化的存储单元会变成具有导电性，而另一个存储单元仍不具导电性。因此，当两个存储单元620A及620B的其中一个存储单元被完全地程序化而变成具导电性时，覆盖在破裂氧化层之上的闸极将会透过具导电性的存储单元620A或620B而电性连接到对应的位线BL1或BL2，而由于覆盖在破裂氧化层之上的闸极与对应的位线BL1或BL2之间的电性连接，对应的位线电压V1或V2的电位将朝着程序化电压Va的电位而变化。换句话说，一旦存储单元620A及620B当中有一个存储单元被完全地程序化(即在时间点Tr)，被程序化的存储单元是发生过破裂的并变成具导电性，而另一存储单元则仍然不具导电性。因此，通过控制存储单元620A及620B的程序化作业，可产生随机数位N1，而随机数位N1的值可依据存储单元620A及620B的程序化状态而决定。

一旦存储单元620A及620B当中有一个存储单元被完全地程序化，随机数位N1被记录至随机数生成装置600的存储单位610当中并可被读取。请再参考图5及图7。随机数位N1可在读取期间Dr内被读取。在读取期间Dr内，两条位线BL1及BL2会被重设至接地电位，而字线电压Vw及程序化电压Va会等于装置电压VDD。控制电路140可感测以及放大两条位线BL1及BL2的信号，以决定随机数位N1的值。随机数生成装置600读取其随机数位N1的操作与图2的作法类似，在此即不再赘述。

请参考图8。图8是本发明第四实施例的随机数生成装置900的功能方块图。随机数生成装置900也包含有至少一存储单位910、电压产生器130及控制电路140。在本实施例中，每一个存储单位910包含两个存储单元920A及920B，而存储单元920A及920B中的每一个存储单元皆为三晶体管(three-transistor；3T)的反熔丝单次可程序化存储单元而包含有第一晶体管Q1、第二晶体管Q2及第三晶体管Q3。第三晶体管Q3的闸极氧化层可以(但不限于)比第一晶体管Q1的闸极氧化层及第二晶体管Q2的闸极氧化层还薄。在本发明另一实施例中，第三晶体管Q3的闸极氧化层的厚度等于第一晶体管Q1的闸极氧化层的厚度，并等于第二晶体管Q2的闸极氧化层的厚度。第二晶体管Q2的闸极耦接于跟随线FL，以从电压产生器130接收一跟随电压(following voltage)Vf。图8中的随机数生成装置900与图5中的随机数生成装置600之间最大的差异在于随机数生成装置900的每一个存储单元的第二晶体管Q2被用来当作是一个跟随晶体管(following transistor)以舒缓第一晶体管Q1与第三晶体管Q3之间的电压应力(voltage stress)，且差异也在于随机数生成装置900的第三晶体管Q3被如同随机数生成装置600的第二晶体管Q2一般地使用。换句话说，两个存储单元920A及920B中有一个存储单元被完全地程序化，则被完全程序化的存储单元920A或920B的氧化层会是破裂的。

请参考图9及图10。图9是图8的随机数生成装置900的存储单元920A的结构示意图。图10是图8的随机数生成装置900的时序图。在程序化期间Dp内，字线电压Vw被施加于第一晶体管Q1的选择闸极611，跟随电压Vf被施加于第二晶体管Q2的跟随闸极612，位线电压V1被施加于第一掺杂区604。借此，第一通道区630形成在选择闸极611之下，第二通道区640形成在跟随闸极612之下，而位线电压V1耦接于第二掺杂区606及第三掺杂区607，而使得第二掺杂区606及第三掺杂区607的电位逼近位线电压V1。在程序化期间Dp内，程序化电压Va还施加于第三晶体管Q3的闸极614。闸极614与第三掺杂区607之间的电压差ΔV1会导致闸极614与井区602之间的氧化层发生破裂，故该氧化层呈列状态且存储单元920A被完全地程序化。通过这样的方式，可形成第三晶体管Q3的永久的导电路径626。位线电压V1可以是接地电压。在另一实施例中，程序化电压Va可以是字线电压Vw的两倍至五倍大。当存储单元920A被完全地程序化(即发生破裂)之后，因着形成于闸极614与井区602之间的导电路径626，存储单元920A变成具导电性。存储单元920B的结构与功能与存储单元920A相似，故在此即不在赘述。

请再参考图8及图10。控制电路140控制电压产生器130，以在程序化期间Dp内同时地提供相同的电压差至存储单元920A及920B。换句话说，控制电路140在程序化期间Dp内可将位线BL1与位线BL2短路。因此，随机数生成装置900的存储单位910会进行程序化作业，而位线电压V1的电位会等于位线电压V2的电位。在对存储单元920A及920B进行程序化之前，存储单元620A及620B都尚未破裂(即非导电的)。尽管存储单元920A及920B同时地被施予对应的程序化电压，但由于存储单元920A及920B之间的原生制程差异，两个存储单元920A及920B当中的一个存储单元会先被完全地程序化，而先被完全地程序化的存储单元会变成具有导电性，而另一个存储单元仍不具导电性。因此，当两个存储单元920A及920B的其中一个存储单元被完全地程序化而变成具导电性时，覆盖在破裂氧化层之上的闸极将会透过具导电性的存储单元920A及920B而电性连接到对应的位线BL1或BL2，而由于覆盖在破裂氧化层之上的闸极与对应的位线BL1或BL2之间的电性连接，对应的位线电压V1或V2的电位将朝着程序化电压Va的电位而变化。换句话说，一旦存储单元920A及920B当中有一个存储单元被完全地程序化(即在时间点Tr)，被程序化的存储单元是发生过破裂的并变成具导电性，而另一存储单元则仍然不具导电性。因此，通过控制存储单元920A及920B的程序化作业，可产生随机数位N1，而随机数位N1的值可依据存储单元920A及920B的程序化状态而决定。

一旦存储单元920A及920B当中有一个存储单元被完全地程序化，随机数位N1被记录至随机数生成装置900的存储单位910当中并可被读取。请再参考图8及图10。随机数位N1可在读取期间Dr内被读取。在读取期间Dr内，两条位线BL1及BL2会被重设至接地电位，字线电压Vw及程序化电压Va会等于装置电压VDD，而跟随电压Vf及程序化电压Va会等于装置电压VDD。控制电路140可感测以及放大两条位线BL1及BL2的信号，以决定随机数位N1的值。随机数生成装置900读取其随机数位N1的操作与图2的作法类似，在此即不再赘述。

请参考图11。图11是本发明第五实施例的随机数生成装置1200的功能方块图。随机数生成装置1200也包含了至少一存储单位1210、电压产生器130及控制电路140。在本实施例中，每一个存储单位1210包含两个存储单元1220A及1220B，而存储单元1220A及1220B中的每一个存储单元是一个闪存单元(flash memory cell)且包含晶体管Q。闪存单元1220A或1220B的控制闸极耦接于字线WL，闪存单元1220A或1220B的第一端耦接于一条对应的位线BL1或BL2，而闪存单元1220A或1220B的第二端耦接于源线(source line)SL。在本实施例中，源线SL被当作是偏压线一般地使用，而偏压Va被用来当作是源线电压。

请参考图11及图12。图12是图11的随机数生成装置1200的时序图。在程序化期间Dp内，位线电压V1及V2为负的程序化电压-VPP，字线电压Vw等于装置电压VDD，而偏压Va(即源线电压)为零伏特，故电子将会注入存储单元1220A及1220B的浮动闸极，以改变存储单元1220A及1220B的晶体管Q的临界电压。在本实施例中，控制电路140控制字线WL与位线BL1之间的电压差，并控制字线WL与位线BL2之间的电压差。在本实施例中，控制电路140可在程序化期间Dp内将位线BL1与位线BL2短路。因此，当随机数生成装置1200的存储单位1210进行程序化作业时，位线电压V1的电位会等于位线电压V2的电位。在对两个存储单元1220A及1220B进行程序化之前，两个存储单元1220A及1220B具有相同的临界电压。然而，在程序化期间Dp以后(即在时间点Tr以后)，因存储单元1220A及1220B之间的原生制程差异，存储单元1220A及1220B会具有不同的临界电压。因此，通过控制两个存储单元1220A及1220B的程序化作业，随机数位N1可被产生且其值可根据存储单元1220A及1220B的不同程序化状态来决定。

一旦两个存储单元1220A及1220B当中的一个存储单元被完全地程序化，随机数位N1即被记录到随机数生成装置1200的存储单位1210而可被读取。请再参考图11及图12。随机数位N1可在读取期间Dr内被读取。在读取期间Dr内，字线电压Vw及源线电压Va的电位等于装置电压VDD，而两条位线BL1及BL2将被重设至接地电位。控制电路140可感测以及放大两条位线BL1及BL2的信号以决定随机数位N1的值。随机数生成装置1200读取其随机数位N1的操作与图2的作法类似，在此即不再赘述。

在上述实施例中，控制电路140可在程序化期间Dp内将位线BL1与第二位线BL2短路，并在读取期间Dr内将位线BL1与位线BL2电性分离。如此一来，由于两个存储单元之间存在着原生制程差异，通过在程序化期间Dp内提供相同的电压差至两个存储单元，两个存储单元当中只会有一个存储单元会被完全的程序化。控制电路140接着可将位线BL1与位线BL2电性分离以读取两个存储单元的状态，进而产生随机数位。

在本发明部分的实施例中，两个存储单元的每一个存储单位可选自由单次可程序化(one-time programmable；OTP)存储单元、多次可程序化(multi-time programmable；MTP)存储单元、电子可抹除可程序化只读存储器单元(electrically-erasableprogrammable read-only memory cell；EEPROM cell)、闪存单元(flash memory cell)、相转换随机存取存储单元(phase change random access memory cell；PCRAM cell)、电阻式随机存取存储单元(resistive random access memory cell；ReRAM)cell)、磁性随机存取存储单元(magnetoresistive random access memory cell；MRAM cell)以及铁电随机存取存储单元(ferroelectric random access memory cell；FeRAM cell)所构成的群组。

综上所述，本发明提供一种通过控制随机数生成装置的存储单位的程序化作业以产生随机数位的方法。通过这样的方法，一旦两个存储单元当中的其中一个存储单元完成了程序化，另一个存储单元的程序化作业将完全地停止，而使得两个存储单元有着不同的状态。随机数位即可根据两个存储单元的状态而产生。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种随机数生成装置，其特征在于，该随机数生成装置包含：

至少一偏压线；

至少一第一位线；

至少一第二位线；

至少一存储单位，每一存储单位包含两个存储单元，该两个存储单元的其中一个存储单元耦接于该偏压线及该第一位线，而该两个存储单元的另一个存储单元耦接于该偏压线及该第二位线；

电压产生器，耦接于该偏压线、该第一位线及该第二位线，用以分别通过一偏压线、该第一位线及该第二位线提供一偏压、一第一位线电压及一第二位线电压予该两个存储单元；以及

控制电路，耦接于该第一位线、该第二位线及该电压产生器，用以在一程序化期间内同时地对该两个存储单元进行程序化并使该第一位线与该第二位线短路，并用以在一读取期间内依据该两个存储单元的状态产生一随机数位。

2.如权利要求1所述的随机数生成装置，其特征在于，该控制电路通过比较流经该第一位线的一第一电流与流经该第二位线的一第二电流产生该随机数位。

3.如权利要求1所述的随机数生成装置，其特征在于，一旦该两个存储单元中有任何一个存储单元被完全地程序化，则该偏压线与该第一位线之间的电压差以及该偏压线与该第二位线之间的电压差都会下降。

4.如权利要求1所述的随机数生成装置，其特征在于，该两个存储单元中的每一个存储单元是选自由单次可程序化存储单元、多次可程序化存储单元、电子可抹除可程序化只读存储器单元、闪存单元、相转换随机存取存储单元、电阻式随机存取存储单元、磁性随机存取存储单元以及铁电随机存取存储单元所构成的群组。

5.如权利要求1所述的随机数生成装置，其特征在于，该两个存储单元的每一个存储单元为一个单次可程序化存储单元，该单次可程序化存储单元包含一晶体管，该晶体管具有形成于该晶体管的一闸极下方的一厚氧化区及一薄氧化区，该晶体管的该闸极耦接于该偏压线，而一旦该两个存储单元中有任何一个存储单元的薄氧化区破裂，则程序化该两个存储单元的操作会立刻地被停止。

6.如权利要求1所述的随机数生成装置，其特征在于，该两个存储单元的每一个存储单元为一个单次可程序化存储单元，该单次可程序化存储单元包含一第一晶体管及一第二晶体管，该第一晶体管的一第一端耦接于该第一位线或该第二位线，该第一晶体管的一第二端耦接于该第二晶体管的一第一端，且该第二晶体管的一闸极耦接于该偏压线；

其中该第一晶体管于该程序化期间内被开启；及

其中在该程序化期间之后，该两个存储单元的两个第二晶体管当中的一个第二晶体管破裂。

7.如权利要求1所述的随机数生成装置，其特征在于，该两个存储单元的每一个存储单元为一个单次可程序化存储单元，该单次可程序化存储单元包含一第一晶体管、一第二晶体管以及一第三晶体管，该第一晶体管的一第一端耦接于该第一位线或该第二位线，该第一晶体管的一第二端耦接于该第二晶体管的一第一端，该第二晶体管的一第二端耦接于该第三晶体管的一第一端，而该第三晶体管的一闸极耦接于该偏压线；

其中，在该程序化期间内，该第一晶体管与该第二晶体管导通；及

其中，一旦该两个存储单元的两个第三晶体管的其中一个第三晶体管的一闸极氧化层发生破裂，程序化该两个存储单元的操作立即地停止。

8.如权利要求7所述的随机数生成装置，其特征在于，该第三晶体管的一闸极氧化层的厚度小于或等于该第二晶体管及该第一晶体管的闸极氧化层的厚度。

9.如权利要求1所述的随机数生成装置，其特征在于，该两个存储单元的每一个存储单元是一个闪存单元，该闪存单元的一控制闸极耦接于一字线，该闪存单元的一第一端耦接于该第一位线或该第二位线，而该闪存单元的一第二端耦接于该偏压线；

其中，在该程序化期间内，施加于该字线的电压高于该偏压及该位线电压，而该位线电压小于该偏压。

10.一种控制一随机数生成装置的操作的方法，该随机数生成装置包含：

至少一偏压线；

至少一第一位线；

至少一第二位线；以及

至少一存储单位，每一存储单位包含两个存储单元，该两个存储单元的其中一个存储单元耦接于该偏压线及该第一位线，而该两个存储单元的另一个存储单元耦接于该偏压线及该第二位线；

其特征在于，该方法包含：

在一程序化期间内，施加一偏压至该偏压线，施加一位线电压至该第一位线与该第二位线，并使该第一位线与该第二位线短路，以同时地对该两个存储单元进行程序化；以及

在一读取期间内依据该两个存储单元的状态产生一随机数位。

Images