JP2003203994A - 半導体装置、ロボット、宝籤の運営方法、記録媒体、ソフトウェアの供給方法、電子透かし方法、被認識物の認識方法、位置検出方法、データベース、位置情報提供方法、並びに環境状況送信装置 - Google Patents
半導体装置、ロボット、宝籤の運営方法、記録媒体、ソフトウェアの供給方法、電子透かし方法、被認識物の認識方法、位置検出方法、データベース、位置情報提供方法、並びに環境状況送信装置Info
- Publication number
- JP2003203994A JP2003203994A JP2002256797A JP2002256797A JP2003203994A JP 2003203994 A JP2003203994 A JP 2003203994A JP 2002256797 A JP2002256797 A JP 2002256797A JP 2002256797 A JP2002256797 A JP 2002256797A JP 2003203994 A JP2003203994 A JP 2003203994A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- identification code
- semiconductor element
- semiconductor device
- polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 419
- 238000000034 method Methods 0.000 title claims abstract description 74
- 238000001514 detection method Methods 0.000 title claims description 3
- 238000011017 operating method Methods 0.000 title 1
- 230000007613 environmental effect Effects 0.000 claims abstract description 37
- 239000013078 crystal Substances 0.000 claims description 88
- 239000000126 substance Substances 0.000 claims description 34
- 238000004891 communication Methods 0.000 claims description 20
- 230000006870 function Effects 0.000 claims description 15
- 230000005540 biological transmission Effects 0.000 claims description 10
- 239000010408 film Substances 0.000 description 56
- 238000010586 diagram Methods 0.000 description 43
- 239000010410 layer Substances 0.000 description 41
- 239000010409 thin film Substances 0.000 description 35
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 19
- 239000000758 substrate Substances 0.000 description 11
- 210000004204 blood vessel Anatomy 0.000 description 10
- 239000012535 impurity Substances 0.000 description 10
- 238000002955 isolation Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 9
- 239000003921 oil Substances 0.000 description 9
- HVYWMOMLDIMFJA-DPAQBDIFSA-N cholesterol Chemical compound C1C=C2C[C@@H](O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2 HVYWMOMLDIMFJA-DPAQBDIFSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000009826 distribution Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 235000012000 cholesterol Nutrition 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000008280 blood Substances 0.000 description 2
- 210000004369 blood Anatomy 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 101000761576 Homo sapiens Serine/threonine-protein phosphatase 2A 55 kDa regulatory subunit B gamma isoform Proteins 0.000 description 1
- 102100024926 Serine/threonine-protein phosphatase 2A 55 kDa regulatory subunit B gamma isoform Human genes 0.000 description 1
- 241000207961 Sesamum Species 0.000 description 1
- 235000003434 Sesamum indicum Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 238000009395 breeding Methods 0.000 description 1
- 230000001488 breeding effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000004720 dielectrophoresis Methods 0.000 description 1
- 201000010099 disease Diseases 0.000 description 1
- 208000037265 diseases, disorders, signs and symptoms Diseases 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000004438 eyesight Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 102200091804 rs104894738 Human genes 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 ゲート電圧や環境温度に影響され難い識別符
号を生成する技術を提供する。 【解決手段】 第１半導体素子としてｐ型のＭＯＳトラ
ンジスタ１１ａ、第２半導体素子としてｐ型のＭＯＳト
ランジスタ１１ｂが設けられており、ＭＯＳトランジス
タ１１ａ，１１ｂは素子対１１を構成している。ＭＯＳ
トランジスタ１１ａ，１１ｂが電気的特性について比較
された結果に基づいて、２値論理が素子対１１について
決定される。ＭＯＳトランジスタ１１ａ，１１ｂは集積
されているので、両者は環境温度の影響を同程度受け
る。よって、両者の電気的特性を比較した結果は環境温
度の影響を受けにくい。
号を生成する技術を提供する。 【解決手段】 第１半導体素子としてｐ型のＭＯＳトラ
ンジスタ１１ａ、第２半導体素子としてｐ型のＭＯＳト
ランジスタ１１ｂが設けられており、ＭＯＳトランジス
タ１１ａ，１１ｂは素子対１１を構成している。ＭＯＳ
トランジスタ１１ａ，１１ｂが電気的特性について比較
された結果に基づいて、２値論理が素子対１１について
決定される。ＭＯＳトランジスタ１１ａ，１１ｂは集積
されているので、両者は環境温度の影響を同程度受け
る。よって、両者の電気的特性を比較した結果は環境温
度の影響を受けにくい。
Description
【０００１】
【発明の属する技術分野】この発明は半導体素子に固有
の状態を、当該半導体素子を搭載した装置の識別符号と
して利用する技術に関する。
の状態を、当該半導体素子を搭載した装置の識別符号と
して利用する技術に関する。
【０００２】
【従来の技術】デジタル技術が広く普及しつつある近
年、データの不正コピーや不正使用についてのトラブル
が生じている。例えばデータ媒体の一つであるコンパク
トディスク（ＣＤ）には不正コピー防止機能がないこと
が多く、デッドコピーされたいわゆる海賊版が出回って
いる。これを防ぐためにデジタルビデオディスクあるい
はデジタルバーサタイルディスク（Digital Versatile
Disk）（ＤＶＤ）では、読み出し専用領域に各々のＤＶ
Ｄに固有の識別符号を記録している。当該識別符号によ
ってデータを暗号化して記録することにより、デッドコ
ピーの防止に努めている。かかる技術は例えば非特許文
献１に紹介されている。
年、データの不正コピーや不正使用についてのトラブル
が生じている。例えばデータ媒体の一つであるコンパク
トディスク（ＣＤ）には不正コピー防止機能がないこと
が多く、デッドコピーされたいわゆる海賊版が出回って
いる。これを防ぐためにデジタルビデオディスクあるい
はデジタルバーサタイルディスク（Digital Versatile
Disk）（ＤＶＤ）では、読み出し専用領域に各々のＤＶ
Ｄに固有の識別符号を記録している。当該識別符号によ
ってデータを暗号化して記録することにより、デッドコ
ピーの防止に努めている。かかる技術は例えば非特許文
献１に紹介されている。
【０００３】
【非特許文献１】山田尚志、「ＤＶＤを起点に著作権保
護空間を広げる」、日経エレクトロニクス２００１年８
月１３日号、日経ＢＰ社、第１４３頁乃至第１５３頁
護空間を広げる」、日経エレクトロニクス２００１年８
月１３日号、日経ＢＰ社、第１４３頁乃至第１５３頁
【０００４】しかしながらこの識別符号は人為的に書き
込んだものであるため、識別符号自体をコピーすること
が原理的に可能である。よって同じ識別符号を有する記
録媒体を一旦作製すると、その後はデッドコピーが容易
である。
込んだものであるため、識別符号自体をコピーすること
が原理的に可能である。よって同じ識別符号を有する記
録媒体を一旦作製すると、その後はデッドコピーが容易
である。
【０００５】また自己の識別符号を変更し、通信ネット
ワークの中で他人になりすます不正行為がある。かかる
不正行為を防止するため、通信ネットワークで用いられ
る情報端末に対し、固有の識別符号を記憶させておく技
術があった。ところで、情報端末の動作が依拠するプロ
グラムは、新しい通信方式に対応するために変更される
可能性がある。従って、当該プログラムはフラッシュメ
モリで例示される書き換え可能な記憶媒体に格納され、
識別符号もこれに格納されていた。つまりこの記憶媒体
の識別符号も外部から書き換え可能となっていたため、
上記の不正行為の防止は不十分であった。
ワークの中で他人になりすます不正行為がある。かかる
不正行為を防止するため、通信ネットワークで用いられ
る情報端末に対し、固有の識別符号を記憶させておく技
術があった。ところで、情報端末の動作が依拠するプロ
グラムは、新しい通信方式に対応するために変更される
可能性がある。従って、当該プログラムはフラッシュメ
モリで例示される書き換え可能な記憶媒体に格納され、
識別符号もこれに格納されていた。つまりこの記憶媒体
の識別符号も外部から書き換え可能となっていたため、
上記の不正行為の防止は不十分であった。
【０００６】上記の問題に鑑みて、情報端末に固有の識
別符号を付与するものとして、半導体素子に固有の状態
を採用する技術がある。当該技術は、半導体素子として
例えば多結晶半導体を用いた薄膜トランジスタの電気的
特性が、その結晶構造に依存することを利用する。当該
電気的特性を識別符号に変換することにより、当該半導
体素子を搭載した装置の識別符号として利用するのであ
る。かかる技術は例えば本件出願人による特許文献１に
紹介されている。
別符号を付与するものとして、半導体素子に固有の状態
を採用する技術がある。当該技術は、半導体素子として
例えば多結晶半導体を用いた薄膜トランジスタの電気的
特性が、その結晶構造に依存することを利用する。当該
電気的特性を識別符号に変換することにより、当該半導
体素子を搭載した装置の識別符号として利用するのであ
る。かかる技術は例えば本件出願人による特許文献１に
紹介されている。
【０００７】
【特許文献１】特開２００１−７２９０
【０００８】図３５は特開２００１−７２９０に紹介さ
れた半導体素子の配列を示す回路図である。多結晶半導
体を用いた薄膜トランジスタ１０１がマトリクス状に、
例として４行×４列に配列される。そして複数のワード
線ＷＬ１〜ＷＬ４、及び複数のビット線ＢＬ１〜ＢＬ４
が、それぞれ、行方向（図中横方向）及び列方向（図中
縦方向）に延設されている。
れた半導体素子の配列を示す回路図である。多結晶半導
体を用いた薄膜トランジスタ１０１がマトリクス状に、
例として４行×４列に配列される。そして複数のワード
線ＷＬ１〜ＷＬ４、及び複数のビット線ＢＬ１〜ＢＬ４
が、それぞれ、行方向（図中横方向）及び列方向（図中
縦方向）に延設されている。
【０００９】ワード線ＷＬ１〜ＷＬ４の各々には、行方
向に配列された４個の薄膜トランジスタ１０１のゲート
電極が共通に接続されている。一方、ビット線ＢＬ１〜
ＢＬ４の各々には、列方向に配列された４個の薄膜トラ
ンジスタ１０１のドレイン電極が共通に接続されてい
る。１６個の薄膜トランジスタ１０１のソース電極は、
正の電位Ｖｃｃが共通に与えられている。また、ビット
線ＢＬ１〜ＢＬ４の各々の一端はビット線負荷１７を通
じて接地されている。
向に配列された４個の薄膜トランジスタ１０１のゲート
電極が共通に接続されている。一方、ビット線ＢＬ１〜
ＢＬ４の各々には、列方向に配列された４個の薄膜トラ
ンジスタ１０１のドレイン電極が共通に接続されてい
る。１６個の薄膜トランジスタ１０１のソース電極は、
正の電位Ｖｃｃが共通に与えられている。また、ビット
線ＢＬ１〜ＢＬ４の各々の一端はビット線負荷１７を通
じて接地されている。
【００１０】ビット線負荷１７の、接地側とは反対側の
端には、図示されないセンスアンプに接続される配線１
８が接続されている。更にビット線ＢＬ１〜ＢＬ４の各
々の他端にはパッド１５が接続されており、ワード線Ｗ
Ｌ１〜ＷＬ４の各々の一端にはパッド１６が接続されて
いる。
端には、図示されないセンスアンプに接続される配線１
８が接続されている。更にビット線ＢＬ１〜ＢＬ４の各
々の他端にはパッド１５が接続されており、ワード線Ｗ
Ｌ１〜ＷＬ４の各々の一端にはパッド１６が接続されて
いる。
【００１１】ワード線ＷＬ１〜ＷＬ４から一つを選択し
て所定の大きさのゲート電圧を付与することにより、選
択されたワード線に接続された４個の薄膜トランジスタ
１０１に、ドレイン電流Ｉｄ１〜Ｉｄ４がそれぞれ流れ
る。ドレイン電流Ｉｄ１〜Ｉｄ４はそれぞれ別個にビッ
ト線負荷１７を流れるので、ビット線ＢＬ１〜ＢＬ４に
接続された配線１８の各々に、ドレイン電流Ｉｄ１〜Ｉ
ｄ４に比例した電位が発生する。ワード線ＷＬ１〜ＷＬ
４に順次にゲート電圧を付与することにより、合計１６
個の電位を取り出すことができる。
て所定の大きさのゲート電圧を付与することにより、選
択されたワード線に接続された４個の薄膜トランジスタ
１０１に、ドレイン電流Ｉｄ１〜Ｉｄ４がそれぞれ流れ
る。ドレイン電流Ｉｄ１〜Ｉｄ４はそれぞれ別個にビッ
ト線負荷１７を流れるので、ビット線ＢＬ１〜ＢＬ４に
接続された配線１８の各々に、ドレイン電流Ｉｄ１〜Ｉ
ｄ４に比例した電位が発生する。ワード線ＷＬ１〜ＷＬ
４に順次にゲート電圧を付与することにより、合計１６
個の電位を取り出すことができる。
【００１２】上記のようにして配線１８に与えられた電
位が、基準電位と共に図示されないセンスアンプに与え
られる。当該センスアンプでは基準電位と、配線１８に
おける電位とが比較される。この比較結果、即ち配線１
８における電位が基準電位よりも高いか低いかを示す２
値論理が、識別符号の構成要素となる。この２値論理
は、薄膜トランジスタ１０１に用いられている多結晶半
導体の結晶構造を反映している。よって基準電位を一つ
固定する毎に１６個の薄膜トランジスタ１０１の特性の
ばらつきに対応して、１６ビットの識別符号を得ること
ができる。
位が、基準電位と共に図示されないセンスアンプに与え
られる。当該センスアンプでは基準電位と、配線１８に
おける電位とが比較される。この比較結果、即ち配線１
８における電位が基準電位よりも高いか低いかを示す２
値論理が、識別符号の構成要素となる。この２値論理
は、薄膜トランジスタ１０１に用いられている多結晶半
導体の結晶構造を反映している。よって基準電位を一つ
固定する毎に１６個の薄膜トランジスタ１０１の特性の
ばらつきに対応して、１６ビットの識別符号を得ること
ができる。
【００１３】なお半導体基板に対して固有の識別符号を
生成する技術が例えば特許文献２に紹介されている。
生成する技術が例えば特許文献２に紹介されている。
【００１４】
【特許文献２】特開２００２−０７３４２４
【００１５】また無線タグの技術が例えば非特許文献２
に紹介されている。
に紹介されている。
【００１６】
【非特許文献２】高橋史忠、田野倉保雄、「発信源はゴ
マ粒チップ」、日経エレクトロニクス２００２年２月２
５日号、日経ＢＰ社、第１０９頁乃至第１３７頁
マ粒チップ」、日経エレクトロニクス２００２年２月２
５日号、日経ＢＰ社、第１０９頁乃至第１３７頁
【００１７】また電子透かしの技術が例えば非特許文献
３、非特許文献４に紹介されている。
３、非特許文献４に紹介されている。
【００１８】
【非特許文献３】吉野知伸、吉田俊之、「Ａ−７−７
領域分割に基づく電子透かし法」、２００２年電子情報
通信学会総合大会、第２１７頁
領域分割に基づく電子透かし法」、２００２年電子情報
通信学会総合大会、第２１７頁
【００１９】
【非特許文献４】鈴木恵理、相澤清晴、「Ａ−７−８
形状特徴を利用したオブジェクトへの電子透かし手法−
画質向上の為の改良手法の一検討−」、２００２年電子
情報通信学会総合大会、第２１８頁
形状特徴を利用したオブジェクトへの電子透かし手法−
画質向上の為の改良手法の一検討−」、２００２年電子
情報通信学会総合大会、第２１８頁
【００２０】また、微細加工によって作られた構造を用
いて細胞のマニピュレーションを行う方法が、例えば非
特許文献５に紹介されている。
いて細胞のマニピュレーションを行う方法が、例えば非
特許文献５に紹介されている。
【００２１】
【非特許文献５】鷲津正夫、“細胞及びＤＮＡのマニピ
ュレーション”、「マイクロマシンと材料技術」第５章
（第３７頁乃至第４６頁）、シーエムシー出版
ュレーション”、「マイクロマシンと材料技術」第５章
（第３７頁乃至第４６頁）、シーエムシー出版
【００２２】
【発明が解決しようとする課題】しかしながら、一般に
ドレイン電流はゲート電圧や環境温度に依存する。従っ
て上記のようにドレイン電流に依存した識別符号はゲー
ト電圧や環境温度に依存する可能性がある。一方、識別
符号は情報端末に一意に決定していることが望ましい。
本発明はかかる観点に鑑みてなされたもので、環境に影
響され難い識別符号を生成する技術を提供することを第
１の目的とする。
ドレイン電流はゲート電圧や環境温度に依存する。従っ
て上記のようにドレイン電流に依存した識別符号はゲー
ト電圧や環境温度に依存する可能性がある。一方、識別
符号は情報端末に一意に決定していることが望ましい。
本発明はかかる観点に鑑みてなされたもので、環境に影
響され難い識別符号を生成する技術を提供することを第
１の目的とする。
【００２３】また第２の目的として、識別符号がランダ
ムに発生し易い半導体素子の構造を提案する。
ムに発生し易い半導体素子の構造を提案する。
【００２４】更に第３の目的として、識別符号を用いた
装置の応用を提案する。
装置の応用を提案する。
【００２５】
【課題を解決するための手段】この発明のうち請求項１
にかかるものは半導体装置であって、第１及び第２の半
導体素子を有する素子対の複数を備え、前記第１の半導
体素子と前記第２の半導体素子とが、電気的特性につい
て比較された結果に基づいて、２値論理が前記素子対毎
に決定される。
にかかるものは半導体装置であって、第１及び第２の半
導体素子を有する素子対の複数を備え、前記第１の半導
体素子と前記第２の半導体素子とが、電気的特性につい
て比較された結果に基づいて、２値論理が前記素子対毎
に決定される。
【００２６】この発明のうち請求項２にかかるものは、
請求項１記載の半導体装置であって、前記第１の半導体
素子と前記第２の半導体素子のいずれもが、ソース電
極、ドレイン電極、ゲート電極を有するＭＯＳトランジ
スタであり、前記第１の半導体素子の前記ソース電極
と、前記第２の半導体素子の前記ソース電極とには、所
定の固定電位が共通に印加され、前記第１の半導体素子
と前記第２の半導体素子とが、ゲート電位に対するドレ
イン電流の特性について比較された結果に基づいて、前
記２値論理が前記素子対毎に決定される。
請求項１記載の半導体装置であって、前記第１の半導体
素子と前記第２の半導体素子のいずれもが、ソース電
極、ドレイン電極、ゲート電極を有するＭＯＳトランジ
スタであり、前記第１の半導体素子の前記ソース電極
と、前記第２の半導体素子の前記ソース電極とには、所
定の固定電位が共通に印加され、前記第１の半導体素子
と前記第２の半導体素子とが、ゲート電位に対するドレ
イン電流の特性について比較された結果に基づいて、前
記２値論理が前記素子対毎に決定される。
【００２７】この発明のうち請求項３にかかるものは、
請求項２記載の半導体装置であって、前記素子対の複数
に共通して、前記第１の半導体素子の前記ゲート電極及
び前記第２の半導体素子の前記ゲート電極に接続される
少なくとも一つのワード線を更に備える。
請求項２記載の半導体装置であって、前記素子対の複数
に共通して、前記第１の半導体素子の前記ゲート電極及
び前記第２の半導体素子の前記ゲート電極に接続される
少なくとも一つのワード線を更に備える。
【００２８】この発明のうち請求項４にかかるものは、
請求項３記載の半導体装置であって、前記ワード線は複
数設けられ、異なる前記ワード線に接続された前記第１
の半導体素子の前記ドレイン電極が、共通して第１ビッ
ト線に接続され、異なる前記ワード線に接続された前記
第２の半導体素子の前記ドレイン電極が、共通して第２
ビット線に接続され、前記第１のビット線と前記第２の
ビット線に流れる電流の大きさを比較する、少なくとも
一つのセンスアンプを更に備える。
請求項３記載の半導体装置であって、前記ワード線は複
数設けられ、異なる前記ワード線に接続された前記第１
の半導体素子の前記ドレイン電極が、共通して第１ビッ
ト線に接続され、異なる前記ワード線に接続された前記
第２の半導体素子の前記ドレイン電極が、共通して第２
ビット線に接続され、前記第１のビット線と前記第２の
ビット線に流れる電流の大きさを比較する、少なくとも
一つのセンスアンプを更に備える。
【００２９】この発明のうち請求項５にかかるものは、
請求項１乃至請求項４のいずれか一つに記載の半導体装
置であって、第１の半導体素子及び第２の半導体素子
は、巨視的構造が同一である。
請求項１乃至請求項４のいずれか一つに記載の半導体装
置であって、第１の半導体素子及び第２の半導体素子
は、巨視的構造が同一である。
【００３０】この発明のうち請求項６にかかるものは、
請求項２乃至請求項４のいずれか一つに記載の半導体装
置であって、前記第１の半導体素子の前記ソース電極と
前記第２の半導体素子の前記ソース電極とは共通の位置
で前記所定の固定電位が印加される。
請求項２乃至請求項４のいずれか一つに記載の半導体装
置であって、前記第１の半導体素子の前記ソース電極と
前記第２の半導体素子の前記ソース電極とは共通の位置
で前記所定の固定電位が印加される。
【００３１】この発明のうち請求項７にかかるものは、
請求項６記載の半導体装置であって、前記第１の半導体
素子及び前記第２の半導体素子は略Ｙ字型の多結晶半導
体層において形成される。
請求項６記載の半導体装置であって、前記第１の半導体
素子及び前記第２の半導体素子は略Ｙ字型の多結晶半導
体層において形成される。
【００３２】この発明のうち請求項８にかかるものは、
請求項５乃至請求項７のいずれか一つに記載の半導体装
置であって、前記第１の半導体素子及び第２の半導体素
子は多結晶半導体を用いる。
請求項５乃至請求項７のいずれか一つに記載の半導体装
置であって、前記第１の半導体素子及び第２の半導体素
子は多結晶半導体を用いる。
【００３３】この発明のうち請求項９にかかるものは、
請求項１乃至請求項５のいずれか一つに記載の半導体装
置であって、前記第１の半導体素子及び第２の半導体素
子はいずれも、平坦な主面を有するゲート電極と、ゲー
ト絶縁膜と、チャネル領域、ソース領域及びドレイン領
域を有し、前記ゲート絶縁膜を介して、前記主面よりも
小さな面積で前記ゲート電極と対向する多結晶半導体層
とを含むＭＯＳトランジスタである。
請求項１乃至請求項５のいずれか一つに記載の半導体装
置であって、前記第１の半導体素子及び第２の半導体素
子はいずれも、平坦な主面を有するゲート電極と、ゲー
ト絶縁膜と、チャネル領域、ソース領域及びドレイン領
域を有し、前記ゲート絶縁膜を介して、前記主面よりも
小さな面積で前記ゲート電極と対向する多結晶半導体層
とを含むＭＯＳトランジスタである。
【００３４】この発明のうち請求項１０にかかるもの
は、請求項１乃至請求項５のいずれか一つに記載の半導
体装置であって、前記第１の半導体素子及び第２の半導
体素子はいずれも、多結晶半導体で形成されたチャネル
領域を有し、前記チャネル領域のチャネル幅及びチャネ
ル長の少なくともいずれか一方が、前記多結晶半導体の
結晶粒径の平均値の１倍乃至１０倍の値に設定される、
ＭＯＳトランジスタである。
は、請求項１乃至請求項５のいずれか一つに記載の半導
体装置であって、前記第１の半導体素子及び第２の半導
体素子はいずれも、多結晶半導体で形成されたチャネル
領域を有し、前記チャネル領域のチャネル幅及びチャネ
ル長の少なくともいずれか一方が、前記多結晶半導体の
結晶粒径の平均値の１倍乃至１０倍の値に設定される、
ＭＯＳトランジスタである。
【００３５】この発明のうち請求項１１にかかるもの
は、請求項１記載の半導体装置であって、前記第１の半
導体層と前記第２半導体層のいずれもが、第１端及び第
２端を有する抵抗体であり、前記素子対の複数に共通し
て、前記第１の半導体層の前記第１端及び前記第２の半
導体素子の前記第１端に接続される少なくとも一つのワ
ード線を更に備える。
は、請求項１記載の半導体装置であって、前記第１の半
導体層と前記第２半導体層のいずれもが、第１端及び第
２端を有する抵抗体であり、前記素子対の複数に共通し
て、前記第１の半導体層の前記第１端及び前記第２の半
導体素子の前記第１端に接続される少なくとも一つのワ
ード線を更に備える。
【００３６】この発明のうち請求項１２にかかるもの
は、請求項１１記載の半導体装置であって、前記ワード
線は複数設けられ、異なる前記ワード線に接続された前
記第１の半導体素子の前記第２端が共通して接続される
第１ビット線と、異なる前記ワード線に接続された前記
第２の半導体素子の前記第２端が共通して接続される第
２ビット線と、前記第１のビット線と前記第２のビット
線に流れる電流の大きさを比較する、少なくとも一つの
センスアンプとを更に備える。
は、請求項１１記載の半導体装置であって、前記ワード
線は複数設けられ、異なる前記ワード線に接続された前
記第１の半導体素子の前記第２端が共通して接続される
第１ビット線と、異なる前記ワード線に接続された前記
第２の半導体素子の前記第２端が共通して接続される第
２ビット線と、前記第１のビット線と前記第２のビット
線に流れる電流の大きさを比較する、少なくとも一つの
センスアンプとを更に備える。
【００３７】この発明のうち請求項１３にかかるもの
は、請求項１１及び請求項１２のいずれか一つに記載の
半導体装置であって、第１の半導体素子及び第２の半導
体素子は、巨視的構造が同一である。
は、請求項１１及び請求項１２のいずれか一つに記載の
半導体装置であって、第１の半導体素子及び第２の半導
体素子は、巨視的構造が同一である。
【００３８】この発明のうち請求項１４にかかるもの
は、請求項１１及び請求項１２のいずれか一つに記載の
半導体装置であって、前記第１の半導体素子及び前記第
２の半導体素子は略Ｙ字型の多結晶半導体層において形
成される。
は、請求項１１及び請求項１２のいずれか一つに記載の
半導体装置であって、前記第１の半導体素子及び前記第
２の半導体素子は略Ｙ字型の多結晶半導体層において形
成される。
【００３９】この発明のうち請求項１５にかかるもの
は、請求項１３及び請求項１４のいずれか一つに記載の
半導体装置であって、前記第１の半導体素子及び第２の
半導体素子は多結晶半導体を用いる。
は、請求項１３及び請求項１４のいずれか一つに記載の
半導体装置であって、前記第１の半導体素子及び第２の
半導体素子は多結晶半導体を用いる。
【００４０】この発明のうち請求項１６にかかるものは
半導体装置であって、平坦な主面を有するゲート電極
と、ゲート絶縁膜と、チャネル領域、ソース領域及びド
レイン領域を有し、前記ゲート絶縁膜を介して、前記主
面よりも小さな面積で前記ゲート電極と対向する多結晶
半導体層とを備える。
半導体装置であって、平坦な主面を有するゲート電極
と、ゲート絶縁膜と、チャネル領域、ソース領域及びド
レイン領域を有し、前記ゲート絶縁膜を介して、前記主
面よりも小さな面積で前記ゲート電極と対向する多結晶
半導体層とを備える。
【００４１】この発明のうち請求項１７にかかるもの
は、半導体装置であって、多結晶半導体で形成されたチ
ャネル領域を有し、前記チャネル領域のチャネル幅及び
チャネル長の少なくともいずれか一方が、前記多結晶半
導体の結晶粒径の平均値の１倍乃至１０倍の値に設定さ
れる。
は、半導体装置であって、多結晶半導体で形成されたチ
ャネル領域を有し、前記チャネル領域のチャネル幅及び
チャネル長の少なくともいずれか一方が、前記多結晶半
導体の結晶粒径の平均値の１倍乃至１０倍の値に設定さ
れる。
【００４２】この発明のうち請求項１８にかかるものは
半導体装置であって、第１乃至第３端を有する略Ｙ字型
の多結晶半導層と、前記第１端と前記第３端の間の前記
多結晶半導体層と、前記第２端と前記第３端の間の前記
多結晶半導体層とに交差するゲート電極とを備える。そ
して、前記第１端は第１のトランジスタの前記ドレイン
として機能し、前記第２端は第２のトランジスタの前記
ドレインとして機能し、前記第３端は前記第１及び第２
のトランジスタの前記ソースとして機能する。
半導体装置であって、第１乃至第３端を有する略Ｙ字型
の多結晶半導層と、前記第１端と前記第３端の間の前記
多結晶半導体層と、前記第２端と前記第３端の間の前記
多結晶半導体層とに交差するゲート電極とを備える。そ
して、前記第１端は第１のトランジスタの前記ドレイン
として機能し、前記第２端は第２のトランジスタの前記
ドレインとして機能し、前記第３端は前記第１及び第２
のトランジスタの前記ソースとして機能する。
【００４３】この発明のうち請求項１９にかかるものは
半導体装置であって、半導体の結晶構造若しくは化学的
構造のばらつきに基づいて識別符号が得られる半導体素
子を備え、通信の際に前記識別符号が伝達される。
半導体装置であって、半導体の結晶構造若しくは化学的
構造のばらつきに基づいて識別符号が得られる半導体素
子を備え、通信の際に前記識別符号が伝達される。
【００４４】この発明のうち請求項２０にかかるものは
半導体装置であって、半導体の結晶構造若しくは化学的
構造のばらつきに基づいて識別符号が得られる半導体素
子を備え、前記識別符号に基づいたゲームを実行する。
半導体装置であって、半導体の結晶構造若しくは化学的
構造のばらつきに基づいて識別符号が得られる半導体素
子を備え、前記識別符号に基づいたゲームを実行する。
【００４５】この発明のうち請求項２１にかかるものは
ロボットであって、半導体の結晶構造若しくは化学的構
造のばらつきに基づいて識別符号が得られる半導体素子
を備え、前記識別符号に基づいて個性が設定される。
ロボットであって、半導体の結晶構造若しくは化学的構
造のばらつきに基づいて識別符号が得られる半導体素子
を備え、前記識別符号に基づいて個性が設定される。
【００４６】この発明のうち請求項２２にかかるもの
は、請求項２１記載のロボットであって、前記半導体素
子が移植可能である。
は、請求項２１記載のロボットであって、前記半導体素
子が移植可能である。
【００４７】この発明のうち請求項２３にかかるものは
宝籤の運営方法であって、半導体の結晶構造若しくは化
学的構造のばらつきに基づいて識別符号が得られる半導
体素子を籤として採用する。
宝籤の運営方法であって、半導体の結晶構造若しくは化
学的構造のばらつきに基づいて識別符号が得られる半導
体素子を籤として採用する。
【００４８】この発明のうち請求項２４にかかるものは
宝籤の運営方法であって、半導体素子の結晶構造若しく
は化学的構造のばらつきに基づく識別符号に基づいて当
選符号を設定する。
宝籤の運営方法であって、半導体素子の結晶構造若しく
は化学的構造のばらつきに基づく識別符号に基づいて当
選符号を設定する。
【００４９】この発明のうち請求項２５にかかるものは
記録媒体であって、半導体の結晶構造若しくは化学的構
造のばらつきに基づいて識別符号が得られる半導体装置
を備え、前記記録媒体が記録するデータは前記識別符号
によって暗号化される。
記録媒体であって、半導体の結晶構造若しくは化学的構
造のばらつきに基づいて識別符号が得られる半導体装置
を備え、前記記録媒体が記録するデータは前記識別符号
によって暗号化される。
【００５０】この発明のうち請求項２６にかかるもの
は、請求項２５に記載の記録媒体であって、前記識別符
号は無線を介して外部に識別される。
は、請求項２５に記載の記録媒体であって、前記識別符
号は無線を介して外部に識別される。
【００５１】この発明のうち請求項２７にかかるもの
は、請求項２５及び請求項２６のいずれか一つに記載の
記録媒体であって、前記半導体装置には無線を介して電
源が供給される。
は、請求項２５及び請求項２６のいずれか一つに記載の
記録媒体であって、前記半導体装置には無線を介して電
源が供給される。
【００５２】この発明のうち請求項２８にかかるものは
ソフトウェアの供給方法であって、半導体の結晶構造若
しくは化学的構造のばらつきに基づいて得た識別符号を
用いてソフトウェアを暗号化し、前記ソフトウェアを供
給する。
ソフトウェアの供給方法であって、半導体の結晶構造若
しくは化学的構造のばらつきに基づいて得た識別符号を
用いてソフトウェアを暗号化し、前記ソフトウェアを供
給する。
【００５３】この発明のうち請求項２９にかかるものは
電子透かし方法であって、半導体の結晶構造若しくは化
学的構造のばらつきに基づいて得た識別符号を用いて、
データに対して電子透かしを埋め込む。
電子透かし方法であって、半導体の結晶構造若しくは化
学的構造のばらつきに基づいて得た識別符号を用いて、
データに対して電子透かしを埋め込む。
【００５４】この発明のうち請求項３０にかかるものは
被認識物の認識方法であって、半導体の結晶構造若しく
は化学的構造のばらつきに基づいて得られる識別符号を
外部に発信する半導体装置を被認識物に埋め込み、前記
識別符号に基づいて前記被認識物を認識する。
被認識物の認識方法であって、半導体の結晶構造若しく
は化学的構造のばらつきに基づいて得られる識別符号を
外部に発信する半導体装置を被認識物に埋め込み、前記
識別符号に基づいて前記被認識物を認識する。
【００５５】この発明のうち請求項３１にかかるものは
位置検出方法であって、半導体の結晶構造若しくは化学
的構造のばらつきに基づいて得られる識別符号を外部に
発信する半導体装置を固定物に埋め込み、前記識別符号
を認識する識別符号判定装置の位置を判断する。
位置検出方法であって、半導体の結晶構造若しくは化学
的構造のばらつきに基づいて得られる識別符号を外部に
発信する半導体装置を固定物に埋め込み、前記識別符号
を認識する識別符号判定装置の位置を判断する。
【００５６】この発明のうち請求項３２にかかるもの
は、請求項３１記載の位置検出方法であって、前記識別
符号判定装置が前記位置を出力することにより、前記識
別符号判定装置を持った移動体の移動を補助する。
は、請求項３１記載の位置検出方法であって、前記識別
符号判定装置が前記位置を出力することにより、前記識
別符号判定装置を持った移動体の移動を補助する。
【００５７】この発明のうち請求項３３にかかるもの
は、請求項３１及び請求項３２のいずれか一つに記載の
位置検出方法であって、前記半導体装置は、前記固定物
の種類に対応して設定された固定情報をも外部に発信す
る。
は、請求項３１及び請求項３２のいずれか一つに記載の
位置検出方法であって、前記半導体装置は、前記固定物
の種類に対応して設定された固定情報をも外部に発信す
る。
【００５８】この発明のうち請求項３４にかかるものは
データベースであって、半導体の結晶構造若しくは化学
的構造のばらつきに基づいて得られる識別符号を外部に
発信する半導体装置が埋め込まれた固定物と、前記識別
符号とを対応づけて格納する。
データベースであって、半導体の結晶構造若しくは化学
的構造のばらつきに基づいて得られる識別符号を外部に
発信する半導体装置が埋め込まれた固定物と、前記識別
符号とを対応づけて格納する。
【００５９】この発明のうち請求項３５にかかるものは
位置情報提供方法であって、半導体の結晶構造若しくは
化学的構造のばらつきに基づいて得られる識別符号を外
部に発信する半導体装置が埋め込まれた固定物の位置情
報を提供する方法であって、前記識別符号を読み取るス
テップと、前記固定物と、前記識別符号とを対応づけて
格納するデータベースを作成するステップと、前記デー
タベースを供給するステップとを備える。
位置情報提供方法であって、半導体の結晶構造若しくは
化学的構造のばらつきに基づいて得られる識別符号を外
部に発信する半導体装置が埋め込まれた固定物の位置情
報を提供する方法であって、前記識別符号を読み取るス
テップと、前記固定物と、前記識別符号とを対応づけて
格納するデータベースを作成するステップと、前記デー
タベースを供給するステップとを備える。
【００６０】この発明のうち請求項３６にかかるものは
環境状況送信装置であって、周囲の環境状況を測定する
環境センサと、半導体の結晶構造若しくは化学的構造の
ばらつきに基づいて識別符号が得られる半導体装置と、
前記環境センサから得られる前記環境状況と前記識別符
号とを外部に送信する送信部とを備える。
環境状況送信装置であって、周囲の環境状況を測定する
環境センサと、半導体の結晶構造若しくは化学的構造の
ばらつきに基づいて識別符号が得られる半導体装置と、
前記環境センサから得られる前記環境状況と前記識別符
号とを外部に送信する送信部とを備える。
【００６１】この発明のうち請求項３７にかかるもの
は、請求項３６記載の環境状況送信装置であって、前記
環境状況に基づいて前記周囲に働きかける駆動部を更に
備える。
は、請求項３６記載の環境状況送信装置であって、前記
環境状況に基づいて前記周囲に働きかける駆動部を更に
備える。
【００６２】
【発明の実施の形態】実施の形態１．図１は、本発明の
実施の形態１にかかる半導体集積回路の構成を示す回路
図である。第１半導体素子としてｐ型のＭＯＳトランジ
スタ１１ａ，２１ａ，３１ａ，４１ａ，…、第２半導体
素子としてｐ型のＭＯＳトランジスタ１１ｂ，２１ｂ，
３１ｂ，４１ｂ，…が設けられており、ＭＯＳトランジ
スタ１１ａ，１１ｂは素子対１１を、ＭＯＳトランジス
タ２１ａ，２１ｂは素子対２１を、ＭＯＳトランジスタ
３１ａ，３１ｂは素子対３１を、ＭＯＳトランジスタ４
１ａ，４１ｂは素子対４１を、それぞれ構成している。
同様にして第１半導体素子と第２半導体素子の対からな
る素子対１２，２２，３２，４２，…が設けられてい
る。
実施の形態１にかかる半導体集積回路の構成を示す回路
図である。第１半導体素子としてｐ型のＭＯＳトランジ
スタ１１ａ，２１ａ，３１ａ，４１ａ，…、第２半導体
素子としてｐ型のＭＯＳトランジスタ１１ｂ，２１ｂ，
３１ｂ，４１ｂ，…が設けられており、ＭＯＳトランジ
スタ１１ａ，１１ｂは素子対１１を、ＭＯＳトランジス
タ２１ａ，２１ｂは素子対２１を、ＭＯＳトランジスタ
３１ａ，３１ｂは素子対３１を、ＭＯＳトランジスタ４
１ａ，４１ｂは素子対４１を、それぞれ構成している。
同様にして第１半導体素子と第２半導体素子の対からな
る素子対１２，２２，３２，４２，…が設けられてい
る。
【００６３】本発明のいくつかの実施の形態において
は、第１の半導体素子と第２の半導体素子とが電気的特
性について比較された結果に基づいて、２値論理が素子
対毎に決定される。第１の半導体素子及び第２の半導体
素子は集積されているので、両者は環境温度の影響を同
程度受ける。よって、両者の電気的特性を比較した結果
は環境温度の影響を受けにくい。
は、第１の半導体素子と第２の半導体素子とが電気的特
性について比較された結果に基づいて、２値論理が素子
対毎に決定される。第１の半導体素子及び第２の半導体
素子は集積されているので、両者は環境温度の影響を同
程度受ける。よって、両者の電気的特性を比較した結果
は環境温度の影響を受けにくい。
【００６４】本実施の形態では上記電気的特性として、
ＭＯＳトランジスタのゲート電位に対するドレイン電流
の特性（以下「ドレイン電流特性」）を採用する。一般
にドレイン電流特性は、ＭＯＳトランジスタの構造に敏
感である。よって第１の半導体素子と第２の半導体素子
とを、ドレイン電流特性について比較することは、２値
論理を決定する根拠として好適である。
ＭＯＳトランジスタのゲート電位に対するドレイン電流
の特性（以下「ドレイン電流特性」）を採用する。一般
にドレイン電流特性は、ＭＯＳトランジスタの構造に敏
感である。よって第１の半導体素子と第２の半導体素子
とを、ドレイン電流特性について比較することは、２値
論理を決定する根拠として好適である。
【００６５】ドレイン電流特性を比較するため、ＭＯＳ
トランジスタ１１ａ，２１ａ，３１ａ，４１ａ，…，１
１ｂ，２１ｂ，３１ｂ，４１ｂ，…のソース電極には共
通した固定電位、ここでは正の電位Ｖｃｃが印加され
る。またＭＯＳトランジスタ１１ａ，２１ａ，３１ａ，
４１ａ，…のドレイン電極に共通して接続される第１の
ビット線ＢＬ１ａが、ＭＯＳトランジスタ１１ｂ，２１
ｂ，３１ｂ，４１ｂ，…のドレイン電極に共通して接続
される第２のビット線ＢＬ１ｂが、それぞれ設けられ
る。同様にして、素子対１２，２２，３２，４２，…に
も第１のビット線ＢＬ２ａ、第２のビット線ＢＬ２ｂが
設けられ、素子対１２，２２，３２，４２，…を構成す
るＭＯＳトランジスタのソース電極には共通して正の電
位Ｖｃｃが印加される。
トランジスタ１１ａ，２１ａ，３１ａ，４１ａ，…，１
１ｂ，２１ｂ，３１ｂ，４１ｂ，…のソース電極には共
通した固定電位、ここでは正の電位Ｖｃｃが印加され
る。またＭＯＳトランジスタ１１ａ，２１ａ，３１ａ，
４１ａ，…のドレイン電極に共通して接続される第１の
ビット線ＢＬ１ａが、ＭＯＳトランジスタ１１ｂ，２１
ｂ，３１ｂ，４１ｂ，…のドレイン電極に共通して接続
される第２のビット線ＢＬ１ｂが、それぞれ設けられ
る。同様にして、素子対１２，２２，３２，４２，…に
も第１のビット線ＢＬ２ａ、第２のビット線ＢＬ２ｂが
設けられ、素子対１２，２２，３２，４２，…を構成す
るＭＯＳトランジスタのソース電極には共通して正の電
位Ｖｃｃが印加される。
【００６６】第１のビット線ＢＬ１ａ，ＢＬ２ａ，…は
それぞれ負荷７１ａ，７２ａを介して接地されており、
第２のビット線ＢＬ１ｂ，ＢＬ２ｂ，…はそれぞれ負荷
７１ｂ，７２ｂを介して接地されている。図１では負荷
７１ａ，７２ａ，７１ｂ，７２ｂとして、ソース電極が
接地され、ゲート電位が固定され、ドレイン電極がそれ
ぞれビット線ＢＬ１ａ，ＢＬ２ａ，ＢＬ１ｂ，ＢＬ２ｂ
に接続されたｎ型のＭＯＳトランジスタを採用した場合
が例示されている。勿論、従来技術と同様にして、ビッ
ト線ＢＬ１ａ，ＢＬ２ａ，ＢＬ１ｂ，ＢＬ２ｂ，…のそ
れぞれの一端にパッド５１ａ，５１ｂ，５２ａ，５２
ｂ，…を設けることができる。
それぞれ負荷７１ａ，７２ａを介して接地されており、
第２のビット線ＢＬ１ｂ，ＢＬ２ｂ，…はそれぞれ負荷
７１ｂ，７２ｂを介して接地されている。図１では負荷
７１ａ，７２ａ，７１ｂ，７２ｂとして、ソース電極が
接地され、ゲート電位が固定され、ドレイン電極がそれ
ぞれビット線ＢＬ１ａ，ＢＬ２ａ，ＢＬ１ｂ，ＢＬ２ｂ
に接続されたｎ型のＭＯＳトランジスタを採用した場合
が例示されている。勿論、従来技術と同様にして、ビッ
ト線ＢＬ１ａ，ＢＬ２ａ，ＢＬ１ｂ，ＢＬ２ｂ，…のそ
れぞれの一端にパッド５１ａ，５１ｂ，５２ａ，５２
ｂ，…を設けることができる。
【００６７】第１のビット線ＢＬ１ａと負荷７１ａとの
接続点にはセンスアンプＳＡ１の第１入力端Ｊ１が、第
２のビット線ＢＬ１ｂと負荷７１ｂとの接続点にはセン
スアンプＳＡ１の第２入力端Ｊ２が、それぞれ接続され
ている。同様にして、第１のビット線ＢＬ２ａと負荷７
２ａとの接続点にはセンスアンプＳＡ２の第１入力端
が、第２のビット線ＢＬ２ｂと負荷７２ｂとの接続点に
はセンスアンプＳＡ２の第２入力端が、それぞれ接続さ
れている。
接続点にはセンスアンプＳＡ１の第１入力端Ｊ１が、第
２のビット線ＢＬ１ｂと負荷７１ｂとの接続点にはセン
スアンプＳＡ１の第２入力端Ｊ２が、それぞれ接続され
ている。同様にして、第１のビット線ＢＬ２ａと負荷７
２ａとの接続点にはセンスアンプＳＡ２の第１入力端
が、第２のビット線ＢＬ２ｂと負荷７２ｂとの接続点に
はセンスアンプＳＡ２の第２入力端が、それぞれ接続さ
れている。
【００６８】センスアンプＳＡ１，ＳＡ２，…はいずれ
も同じ構成を採用できる。図１ではセンスアンプＳＡ１
の構成が例示されている。センスアンプＳＡ１では、ｎ
型のＭＯＳトランジスタ１９４とｐ型のＭＯＳトランジ
スタ１９５の直列回路、及びｎ型のＭＯＳトランジスタ
１９６とｐ型のＭＯＳトランジスタ１９７の直列回路
が、それぞれ接地と正電源Ｖｄとの間に介挿されてい
る。そして、ＭＯＳトランジスタ１９５のゲート電極と
ドレイン電極、及びＭＯＳトランジスタ１９７のゲート
電極が、互いに接続されることにより、カレントミラー
回路が形成されている。そしてＭＯＳトランジスタ１９
４，１９６のゲート電極が、それぞれ第１入力端Ｊ１及
び第２入力端Ｊ２に接続される。上記の構成により、第
１のビット線ＢＬ１ａに流れる電流と第２のビット線Ｂ
Ｌ１ｂに流れる電流との大小関係が、ＭＯＳトランジス
タ１９６，１９７の接続点Ｊ３の電位の２値論理Ｃｄ
（１）として得られる。
も同じ構成を採用できる。図１ではセンスアンプＳＡ１
の構成が例示されている。センスアンプＳＡ１では、ｎ
型のＭＯＳトランジスタ１９４とｐ型のＭＯＳトランジ
スタ１９５の直列回路、及びｎ型のＭＯＳトランジスタ
１９６とｐ型のＭＯＳトランジスタ１９７の直列回路
が、それぞれ接地と正電源Ｖｄとの間に介挿されてい
る。そして、ＭＯＳトランジスタ１９５のゲート電極と
ドレイン電極、及びＭＯＳトランジスタ１９７のゲート
電極が、互いに接続されることにより、カレントミラー
回路が形成されている。そしてＭＯＳトランジスタ１９
４，１９６のゲート電極が、それぞれ第１入力端Ｊ１及
び第２入力端Ｊ２に接続される。上記の構成により、第
１のビット線ＢＬ１ａに流れる電流と第２のビット線Ｂ
Ｌ１ｂに流れる電流との大小関係が、ＭＯＳトランジス
タ１９６，１９７の接続点Ｊ３の電位の２値論理Ｃｄ
（１）として得られる。
【００６９】素子対１１，１２，…に対応して、これら
を構成するＭＯＳトランジスタのいずれのゲート電極に
も接続されるワード線ＷＬ１が設けられる。同様にし
て、素子対２１，２２，…に対応してワード線ＷＬ２
が、素子対３１，３２，…に対応してワード線ＷＬ３
が、素子対４１，４２，…に対応してワード線ＷＬ４
が、それぞれ設けられる。勿論、従来技術と同様にし
て、ワード線ＷＬ１，ＷＬ２，ＷＬ３，ＷＬ４，…のそ
れぞれの一端にパッド６１，６２，６３，６４，…を設
けることができる。
を構成するＭＯＳトランジスタのいずれのゲート電極に
も接続されるワード線ＷＬ１が設けられる。同様にし
て、素子対２１，２２，…に対応してワード線ＷＬ２
が、素子対３１，３２，…に対応してワード線ＷＬ３
が、素子対４１，４２，…に対応してワード線ＷＬ４
が、それぞれ設けられる。勿論、従来技術と同様にし
て、ワード線ＷＬ１，ＷＬ２，ＷＬ３，ＷＬ４，…のそ
れぞれの一端にパッド６１，６２，６３，６４，…を設
けることができる。
【００７０】ワード線ＷＬ１，ＷＬ２，ＷＬ３，ＷＬ
４，…から一つを選択して所定の電位を印加することに
より、素子対１１，１２，…からそれぞれ２値論理Ｃｄ
（１），Ｃｄ（２），…が決定される。選択されるワー
ド線が異なれば、得られる２値論理Ｃｄ（１），Ｃｄ
（２），…も異なる。つまりセンスアンプ毎にワード線
の数だけ異なる２値論理を得ることができる。
４，…から一つを選択して所定の電位を印加することに
より、素子対１１，１２，…からそれぞれ２値論理Ｃｄ
（１），Ｃｄ（２），…が決定される。選択されるワー
ド線が異なれば、得られる２値論理Ｃｄ（１），Ｃｄ
（２），…も異なる。つまりセンスアンプ毎にワード線
の数だけ異なる２値論理を得ることができる。
【００７１】後述するように、異なる２つのＭＯＳトラ
ンジスタに対してソース電位、ゲート電位がそれぞれ等
しく与えられた場合、当該２つのＭＯＳトランジスタが
与えるドレイン電流の大小関係は、ソース電位、ゲート
電位の大きさに依存しにくい。従って、２値論理もワー
ド線に与えられる電位の変動の影響を受けにくい。
ンジスタに対してソース電位、ゲート電位がそれぞれ等
しく与えられた場合、当該２つのＭＯＳトランジスタが
与えるドレイン電流の大小関係は、ソース電位、ゲート
電位の大きさに依存しにくい。従って、２値論理もワー
ド線に与えられる電位の変動の影響を受けにくい。
【００７２】以上のようにして本実施の形態では、環境
温度やワード線の電位に影響されにくい識別符号を生成
することができる。
温度やワード線の電位に影響されにくい識別符号を生成
することができる。
【００７３】ＭＯＳトランジスタ１１ａ，２１ａ，３１
ａ，４１ａ，…，１１ｂ，２１ｂ，３１ｂ，４１ｂ，…
には、多結晶半導体を用いた薄膜トランジスタを採用す
ることができる。図２は本発明に適用可能な薄膜トラン
ジスタ１０１の構成を例示する平面図である。図３は、
図２のＡＡ切断線に沿った断面図である。薄膜トランジ
スタ１０１は、少なくともチャネル領域に多結晶半導体
が用いられる。
ａ，４１ａ，…，１１ｂ，２１ｂ，３１ｂ，４１ｂ，…
には、多結晶半導体を用いた薄膜トランジスタを採用す
ることができる。図２は本発明に適用可能な薄膜トラン
ジスタ１０１の構成を例示する平面図である。図３は、
図２のＡＡ切断線に沿った断面図である。薄膜トランジ
スタ１０１は、少なくともチャネル領域に多結晶半導体
が用いられる。
【００７４】薄膜トランジスタ１０１では、絶縁膜１２
の上にゲート電極１３が選択的に形成されており、絶縁
膜１２及びゲート電極１３の表面全体が絶縁膜１０で覆
われている。絶縁膜１０の上には、半導体層１が形成さ
れている。各要素の材料の一例を述べると、絶縁膜１２
はシリコン酸化物であり、ゲート電極１３は不純物がド
ープされたポリシリコンであり、絶縁膜１０はＴＥＯＳ
などのシリコン酸化物であり、半導体層１の主成分はシ
リコンである。
の上にゲート電極１３が選択的に形成されており、絶縁
膜１２及びゲート電極１３の表面全体が絶縁膜１０で覆
われている。絶縁膜１０の上には、半導体層１が形成さ
れている。各要素の材料の一例を述べると、絶縁膜１２
はシリコン酸化物であり、ゲート電極１３は不純物がド
ープされたポリシリコンであり、絶縁膜１０はＴＥＯＳ
などのシリコン酸化物であり、半導体層１の主成分はシ
リコンである。
【００７５】半導体層１には、ゲート電極１３の上部に
位置するチャネル領域２、並びにこのチャネル領域２を
挟むソース領域３及びドレイン領域４が、形成されてい
る。チャネル領域２に接する絶縁膜１０の部分は、ゲー
ト絶縁膜として機能する。ここで例示される薄膜トラン
ジスタ１０１はｐ型のＭＯＳトランジスタであり、従っ
てチャネル領域２の導電型は、ｎ型であり、ソース領域
３及びドレイン領域４の導電型は、ｐ型である。勿論、
本発明にｎ型のＭＯＳトランジスタを採用することもで
きる。
位置するチャネル領域２、並びにこのチャネル領域２を
挟むソース領域３及びドレイン領域４が、形成されてい
る。チャネル領域２に接する絶縁膜１０の部分は、ゲー
ト絶縁膜として機能する。ここで例示される薄膜トラン
ジスタ１０１はｐ型のＭＯＳトランジスタであり、従っ
てチャネル領域２の導電型は、ｎ型であり、ソース領域
３及びドレイン領域４の導電型は、ｐ型である。勿論、
本発明にｎ型のＭＯＳトランジスタを採用することもで
きる。
【００７６】半導体層１は、多結晶半導体層として形成
されており、図２が示すように、複数の結晶粒５、及び
結晶粒の境界面に位置する結晶粒界６を含んでいる。単
一の結晶粒５の中では、結晶方位は一様であるが、異な
る結晶粒５の間では、結晶方位は一般に異なる。また、
結晶粒５の大きさ及び配置はランダムである。即ち、多
数の薄膜トランジスタ１０１の巨視的構造が同一であっ
ても、その個体毎に、半導体層１の微視的構造たる結晶
構造はランダムに相違し易い。そして一般に、多結晶半
導体を用いた薄膜トランジスタの特性は、チャネル領域
２に含まれる結晶粒界６の量によってばらつくことが知
られている（例えば、IEEE Transactions on Electron
Devices, Vol. 45, No.1, January (1998), pp.165-17
2）。よって、薄膜トランジスタ１０１をＭＯＳトラン
ジスタ１１ａ，２１ａ，３１ａ，４１ａ，…，１１ｂ，
２１ｂ，３１ｂ，４１ｂ，…に採用することにより、半
導体集積回路毎にランダムな識別符号を得ることができ
る。
されており、図２が示すように、複数の結晶粒５、及び
結晶粒の境界面に位置する結晶粒界６を含んでいる。単
一の結晶粒５の中では、結晶方位は一様であるが、異な
る結晶粒５の間では、結晶方位は一般に異なる。また、
結晶粒５の大きさ及び配置はランダムである。即ち、多
数の薄膜トランジスタ１０１の巨視的構造が同一であっ
ても、その個体毎に、半導体層１の微視的構造たる結晶
構造はランダムに相違し易い。そして一般に、多結晶半
導体を用いた薄膜トランジスタの特性は、チャネル領域
２に含まれる結晶粒界６の量によってばらつくことが知
られている（例えば、IEEE Transactions on Electron
Devices, Vol. 45, No.1, January (1998), pp.165-17
2）。よって、薄膜トランジスタ１０１をＭＯＳトラン
ジスタ１１ａ，２１ａ，３１ａ，４１ａ，…，１１ｂ，
２１ｂ，３１ｂ，４１ｂ，…に採用することにより、半
導体集積回路毎にランダムな識別符号を得ることができ
る。
【００７７】図４及び図５は、それぞれドレイン電流の
環境温度への依存性及びゲート電位への依存性を示すグ
ラフであり、多数の薄膜トランジスタ１０１について測
定された結果である。
環境温度への依存性及びゲート電位への依存性を示すグ
ラフであり、多数の薄膜トランジスタ１０１について測
定された結果である。
【００７８】図４において、横軸には室温でのドレイン
電流ＩRTを、縦軸には１００℃でのドレイン電流Ｉ100
を、それぞれ採っている。但し、ここではソース電位を
基準として、ドレイン電位、ゲート電位がそれぞれ−
１．８Ｖ，−４．８Ｖの場合を示している。このグラフ
はＩRTとＩ100との間に強い正の相関関係があることを
示している。このことから、異なる２つの薄膜トランジ
スタ１０１のドレイン電流を比較した結果（いずれが大
きいかについての結果）は、環境温度の影響を受けにく
いことが理解される。
電流ＩRTを、縦軸には１００℃でのドレイン電流Ｉ100
を、それぞれ採っている。但し、ここではソース電位を
基準として、ドレイン電位、ゲート電位がそれぞれ−
１．８Ｖ，−４．８Ｖの場合を示している。このグラフ
はＩRTとＩ100との間に強い正の相関関係があることを
示している。このことから、異なる２つの薄膜トランジ
スタ１０１のドレイン電流を比較した結果（いずれが大
きいかについての結果）は、環境温度の影響を受けにく
いことが理解される。
【００７９】図５において、横軸にはゲート電位が−
４．８Ｖでのドレイン電流Ｉ-4.8を、縦軸にはゲート電
位が−５．３Ｖでのドレイン電流Ｉ-5.3を、それぞれ採
っている。但し、ここではソース電位を基準として、ド
レイン電位がそれぞれ−１．８Ｖの場合を示している。
このグラフはＩ-4.8とＩ-5.3との間に強い正の相関関係
があることを示している。このことから、異なる２つの
薄膜トランジスタ１０１のドレイン電流を比較した結果
（いずれが大きいかについての結果）は、ゲート電位、
ひいてはワード線の電位の影響を受けにくいことが理解
される。
４．８Ｖでのドレイン電流Ｉ-4.8を、縦軸にはゲート電
位が−５．３Ｖでのドレイン電流Ｉ-5.3を、それぞれ採
っている。但し、ここではソース電位を基準として、ド
レイン電位がそれぞれ−１．８Ｖの場合を示している。
このグラフはＩ-4.8とＩ-5.3との間に強い正の相関関係
があることを示している。このことから、異なる２つの
薄膜トランジスタ１０１のドレイン電流を比較した結果
（いずれが大きいかについての結果）は、ゲート電位、
ひいてはワード線の電位の影響を受けにくいことが理解
される。
【００８０】なお、製造工程が複雑にはなるが、薄膜ト
ランジスタ１０１のチャネル領域２のみが多結晶半導体
で形成され、ソース領域３及びドレイン領域４は単結晶
半導体で形成されていてもよく、この場合でも同様に、
ドレイン電流特性はランダムにばらつく。
ランジスタ１０１のチャネル領域２のみが多結晶半導体
で形成され、ソース領域３及びドレイン領域４は単結晶
半導体で形成されていてもよく、この場合でも同様に、
ドレイン電流特性はランダムにばらつく。
【００８１】また、ＭＯＳトランジスタ１１ａ，２１
ａ，３１ａ，４１ａ，…，１１ｂ，２１ｂ，３１ｂ，４
１ｂ，…として採用される半導体素子としては、微視的
構造がランダムとなり易い多結晶半導体を用いた薄膜ト
ランジスタに限定されない。トランジスタの巨視的構造
が同一であっても、半導体の化学的構造、例えば不純物
濃度のばらつきに基づいて固有の特性が得られ、当該特
性を識別に供することができる（例えばK.Lofstrom, et
al., Tech. Dig. ISSCC, p.372(2000)）。従って、不
純物濃度がランダムに発生するトランジスタを、本発明
に適用することにより、環境温度やワード線の電位に影
響されにくい識別符号を得ることができる。
ａ，３１ａ，４１ａ，…，１１ｂ，２１ｂ，３１ｂ，４
１ｂ，…として採用される半導体素子としては、微視的
構造がランダムとなり易い多結晶半導体を用いた薄膜ト
ランジスタに限定されない。トランジスタの巨視的構造
が同一であっても、半導体の化学的構造、例えば不純物
濃度のばらつきに基づいて固有の特性が得られ、当該特
性を識別に供することができる（例えばK.Lofstrom, et
al., Tech. Dig. ISSCC, p.372(2000)）。従って、不
純物濃度がランダムに発生するトランジスタを、本発明
に適用することにより、環境温度やワード線の電位に影
響されにくい識別符号を得ることができる。
【００８２】結晶構造の相違のような微視的構造に依拠
して２値論理を得る場合も、不純物濃度の相違のような
化学的構造に依拠して２値論理を得る場合も、第１半導
体素子、第２半導体素子として採用する半導体素子の巨
視的構造は相互に同一とすることが望ましい。電気的特
性の形状依存性を小さくし、同一工程を採用してもラン
ダムに相違し易い微視的構造、化学的構造に基づいて、
２値論理ひいては識別符号をランダムに発生するのに好
適だからである。ここで巨視的構造が同一とは、単に同
形であるばかりでなく、鏡像関係にある場合を含む概念
である。例えばチャネル領域２の平面視形状が長方形で
あれば、当該長方形を規定するチャネル幅Ｗやチャネル
長Ｌ（図２参照）の値が等しい場合は、少なくともチャ
ネル領域２に関しては巨視的構造が同一であると言え
る。
して２値論理を得る場合も、不純物濃度の相違のような
化学的構造に依拠して２値論理を得る場合も、第１半導
体素子、第２半導体素子として採用する半導体素子の巨
視的構造は相互に同一とすることが望ましい。電気的特
性の形状依存性を小さくし、同一工程を採用してもラン
ダムに相違し易い微視的構造、化学的構造に基づいて、
２値論理ひいては識別符号をランダムに発生するのに好
適だからである。ここで巨視的構造が同一とは、単に同
形であるばかりでなく、鏡像関係にある場合を含む概念
である。例えばチャネル領域２の平面視形状が長方形で
あれば、当該長方形を規定するチャネル幅Ｗやチャネル
長Ｌ（図２参照）の値が等しい場合は、少なくともチャ
ネル領域２に関しては巨視的構造が同一であると言え
る。
【００８３】なお、特開２００１−７２９０や特開２０
０２−０７３４２４に紹介された識別符号を利用した種
々の技術に対し、本実施の形態で説明された識別符号の
生成技術を適用可能なことは明白であり、また容易に実
現可能である。
０２−０７３４２４に紹介された識別符号を利用した種
々の技術に対し、本実施の形態で説明された識別符号の
生成技術を適用可能なことは明白であり、また容易に実
現可能である。
【００８４】実施の形態２．図６は本発明の実施の形態
２にかかる半導体装置の構造を例示する断面図である。
半導体基板９０１は領域Ａ１，Ａ２，Ａ３に区分されて
おり、それぞれに薄膜トランジスタＱ１、キャパシタＣ
１、ＭＯＳトランジスタＱ２が形成されている。領域Ａ
３において、半導体基板９０１の表面には不純物領域９
０５ｅ，９０５ｆが互いに離隔して選択的に形成され、
トランジスタＱ２の一対のソース・ドレイン領域の一方
及び他方として、それぞれ機能する。半導体基板９０１
の表面のうち、不純物領域９０５ｅ，９０５ｆに挟まれ
た位置に対向してゲート電極９０５ｄが設けられてい
る。ゲート電極９０５ｄと半導体基板９０１との間には
ゲート絶縁膜が介在している。当該ゲート絶縁膜はゲー
ト電極９０５ｄの側壁と共に、絶縁体９０６を構成して
いる。
２にかかる半導体装置の構造を例示する断面図である。
半導体基板９０１は領域Ａ１，Ａ２，Ａ３に区分されて
おり、それぞれに薄膜トランジスタＱ１、キャパシタＣ
１、ＭＯＳトランジスタＱ２が形成されている。領域Ａ
３において、半導体基板９０１の表面には不純物領域９
０５ｅ，９０５ｆが互いに離隔して選択的に形成され、
トランジスタＱ２の一対のソース・ドレイン領域の一方
及び他方として、それぞれ機能する。半導体基板９０１
の表面のうち、不純物領域９０５ｅ，９０５ｆに挟まれ
た位置に対向してゲート電極９０５ｄが設けられてい
る。ゲート電極９０５ｄと半導体基板９０１との間には
ゲート絶縁膜が介在している。当該ゲート絶縁膜はゲー
ト電極９０５ｄの側壁と共に、絶縁体９０６を構成して
いる。
【００８５】領域Ａ１，Ａ２において、半導体基板９０
１の表面には素子分離絶縁膜９０２が形成されており、
薄膜トランジスタＱ１、キャパシタＣ１は素子分離絶縁
膜９０２上に形成されている。
１の表面には素子分離絶縁膜９０２が形成されており、
薄膜トランジスタＱ１、キャパシタＣ１は素子分離絶縁
膜９０２上に形成されている。
【００８６】領域Ａ１において、素子分離絶縁膜９０２
上には選択的にゲート電極９０４ａが設けられ、その主
面、即ち半導体基板９０１と反対側の面は平坦になって
いる。絶縁膜９０３ａは、ゲート電極９０４ａの主面及
び側面、並びに当該側面の外側の周辺で素子分離絶縁膜
９０２を部分的に覆っている。多結晶半導体層９１は、
絶縁膜９０３ａを介してゲート電極９０４ａの主面より
も小さな面積でゲート電極９０４ａと対向する。多結晶
半導体層９１はチャネル領域９０５ｇ、ソース領域９０
５ａ及びドレイン領域９０５ｂから構成されている。絶
縁膜９０３ａはトランジスタＱ１のゲート絶縁膜として
機能する。
上には選択的にゲート電極９０４ａが設けられ、その主
面、即ち半導体基板９０１と反対側の面は平坦になって
いる。絶縁膜９０３ａは、ゲート電極９０４ａの主面及
び側面、並びに当該側面の外側の周辺で素子分離絶縁膜
９０２を部分的に覆っている。多結晶半導体層９１は、
絶縁膜９０３ａを介してゲート電極９０４ａの主面より
も小さな面積でゲート電極９０４ａと対向する。多結晶
半導体層９１はチャネル領域９０５ｇ、ソース領域９０
５ａ及びドレイン領域９０５ｂから構成されている。絶
縁膜９０３ａはトランジスタＱ１のゲート絶縁膜として
機能する。
【００８７】領域Ａ２において、素子分離絶縁膜９０２
上には選択的に下部電極９０４ｂが設けられる。絶縁膜
９０３ｂは、下部電極９０４ｂの主面及び側面、並びに
当該側面の外側の周辺で素子分離絶縁膜９０２を部分的
に覆っている。上部電極９０５ｃは、絶縁膜９０３ｂを
介して下部電極９０４ｂの主面よりも小さな面積で下部
電極９０４ｂと対向する。
上には選択的に下部電極９０４ｂが設けられる。絶縁膜
９０３ｂは、下部電極９０４ｂの主面及び側面、並びに
当該側面の外側の周辺で素子分離絶縁膜９０２を部分的
に覆っている。上部電極９０５ｃは、絶縁膜９０３ｂを
介して下部電極９０４ｂの主面よりも小さな面積で下部
電極９０４ｂと対向する。
【００８８】そして領域Ａ１，Ａ２，Ａ３において層間
絶縁膜９０７が、トランジスタＱ１，Ｑ２、キャパシタ
Ｃ１を覆って設けられている。
絶縁膜９０７が、トランジスタＱ１，Ｑ２、キャパシタ
Ｃ１を覆って設けられている。
【００８９】図７は領域Ａ１，Ａ２における平面図であ
り、層間絶縁膜９０７を省略している。図６に示された
領域Ａ１，Ａ２は、図７のＢＢ切断線に沿った断面図と
して把握することができる。図中、×印を囲む□は絶縁
膜９０３ａ若しくは絶縁膜９０３ｂを貫通するコンタク
トホールを、×印を囲む○は層間絶縁膜９０７を貫通す
るコンタクトホールを、それぞれ示している。
り、層間絶縁膜９０７を省略している。図６に示された
領域Ａ１，Ａ２は、図７のＢＢ切断線に沿った断面図と
して把握することができる。図中、×印を囲む□は絶縁
膜９０３ａ若しくは絶縁膜９０３ｂを貫通するコンタク
トホールを、×印を囲む○は層間絶縁膜９０７を貫通す
るコンタクトホールを、それぞれ示している。
【００９０】多結晶半導体層９１はゲート電極９０４ａ
の主面よりも小さな面積でゲート電極９０４ａと対向す
るので、ソース領域９０５ａ及びドレイン領域９０５ｂ
の端は、それぞれゲート電極９０４ａの端から距離ｄ
１，ｄ２だけ離れている。換言すれば、多結晶半導体層
９１はゲート電極９０４ａの主面と側面とが作る段差に
は達しない。よって多結晶半導体層９１は、かかる段差
に起因して結晶構造が規則的となることを回避できる。
従ってその結晶構造は容易にばらつく。その故に、薄膜
トランジスタＱ１は、その電気的特性に基づいて固有の
識別符号を得るのに好適であり、特開２００１−７２９
０に紹介された種々の技術に対しては勿論のこと、本発
明の実施の形態１に対しても適用することが好ましい。
の主面よりも小さな面積でゲート電極９０４ａと対向す
るので、ソース領域９０５ａ及びドレイン領域９０５ｂ
の端は、それぞれゲート電極９０４ａの端から距離ｄ
１，ｄ２だけ離れている。換言すれば、多結晶半導体層
９１はゲート電極９０４ａの主面と側面とが作る段差に
は達しない。よって多結晶半導体層９１は、かかる段差
に起因して結晶構造が規則的となることを回避できる。
従ってその結晶構造は容易にばらつく。その故に、薄膜
トランジスタＱ１は、その電気的特性に基づいて固有の
識別符号を得るのに好適であり、特開２００１−７２９
０に紹介された種々の技術に対しては勿論のこと、本発
明の実施の形態１に対しても適用することが好ましい。
【００９１】図８及び図９は、薄膜トランジスタＱ１を
形成する工程を、キャパシタＣ１、ＭＯＳトランジスタ
Ｑ２を形成する工程と共に工程順に例示する断面図であ
る。図８を参照して、半導体基板９０１の表面に、領域
Ａ１，Ａ２において、素子分離絶縁膜９０２を形成す
る。そして領域Ａ１，Ａ２にそれぞれゲート電極９０４
ａと下部電極９０４ｂとを形成する。具体的には例え
ば、素子分離絶縁膜９０２及び半導体基板９０１の表面
を全体的に覆う多結晶シリコンを堆積させる。当該多結
晶シリコンには不純物が導入されて導電性が与えられ
る。そしてフォトリソグラフィ技術を採用して当該多結
晶シリコンを選択的にエッチングすることにより、ゲー
ト電極９０４ａと下部電極９０４ｂが形成される。
形成する工程を、キャパシタＣ１、ＭＯＳトランジスタ
Ｑ２を形成する工程と共に工程順に例示する断面図であ
る。図８を参照して、半導体基板９０１の表面に、領域
Ａ１，Ａ２において、素子分離絶縁膜９０２を形成す
る。そして領域Ａ１，Ａ２にそれぞれゲート電極９０４
ａと下部電極９０４ｂとを形成する。具体的には例え
ば、素子分離絶縁膜９０２及び半導体基板９０１の表面
を全体的に覆う多結晶シリコンを堆積させる。当該多結
晶シリコンには不純物が導入されて導電性が与えられ
る。そしてフォトリソグラフィ技術を採用して当該多結
晶シリコンを選択的にエッチングすることにより、ゲー
ト電極９０４ａと下部電極９０４ｂが形成される。
【００９２】その後、絶縁膜９０３ａ及び絶縁膜９０３
ｂを形成する。具体的には例えば、ゲート電極９０４
ａ、下部電極９０４ｂ、素子分離絶縁膜９０２及び半導
体基板９０１の表面を覆うシリコン酸化膜を堆積させ
る。そしてフォトリソグラフィ技術を採用して当該シリ
コン酸化膜を選択的にエッチングすることにより、絶縁
膜９０３ａ及び絶縁膜９０３ｂを形成することができ
る。ここまでの工程で図８に示された構造が得られる。
ｂを形成する。具体的には例えば、ゲート電極９０４
ａ、下部電極９０４ｂ、素子分離絶縁膜９０２及び半導
体基板９０１の表面を覆うシリコン酸化膜を堆積させ
る。そしてフォトリソグラフィ技術を採用して当該シリ
コン酸化膜を選択的にエッチングすることにより、絶縁
膜９０３ａ及び絶縁膜９０３ｂを形成することができ
る。ここまでの工程で図８に示された構造が得られる。
【００９３】図９を参照して、領域Ａ３においてゲート
絶縁膜９０６ａが形成されてから、多結晶半導体層９０
５ｋ，９０５ｈ，９０５ｊが、それぞれ絶縁膜９０３
ａ、絶縁膜９０３ｂ、ゲート絶縁膜９０６ａ上に形成さ
れる。多結晶半導体層９０５ｋの平面視上の寸法は、ゲ
ート電極９０４ａの平面視上の寸法よりも小さい。具体
的には例えば、絶縁膜９０３ａ、絶縁膜９０３ｂ、ゲー
ト絶縁膜９０６ａ、素子分離絶縁膜９０２及び半導体基
板９０１の表面を覆う多結晶シリコンを堆積させる。そ
してフォトリソグラフィ技術を採用して当該多結晶シリ
コンを選択的にエッチングすることにより、多結晶半導
体層９０５ｋ，９０５ｈ，９０５ｊが形成される。ここ
までの工程で図９に示された構造が得られる。
絶縁膜９０６ａが形成されてから、多結晶半導体層９０
５ｋ，９０５ｈ，９０５ｊが、それぞれ絶縁膜９０３
ａ、絶縁膜９０３ｂ、ゲート絶縁膜９０６ａ上に形成さ
れる。多結晶半導体層９０５ｋの平面視上の寸法は、ゲ
ート電極９０４ａの平面視上の寸法よりも小さい。具体
的には例えば、絶縁膜９０３ａ、絶縁膜９０３ｂ、ゲー
ト絶縁膜９０６ａ、素子分離絶縁膜９０２及び半導体基
板９０１の表面を覆う多結晶シリコンを堆積させる。そ
してフォトリソグラフィ技術を採用して当該多結晶シリ
コンを選択的にエッチングすることにより、多結晶半導
体層９０５ｋ，９０５ｈ，９０５ｊが形成される。ここ
までの工程で図９に示された構造が得られる。
【００９４】その後、例えばパターニングされたレジス
トをマスクとして不純物注入を行い、多結晶半導体層９
０５ｋ，９０５ｈ，９０５ｊからそれぞれ多結晶半導体
層９１、上部電極９０５ｃ、ゲート電極９０５ｄを得
る。更にＭＯＳトランジスタＱ２の側壁を形成し、層間
絶縁膜９０７を形成して、図６に示された構造が得られ
る。
トをマスクとして不純物注入を行い、多結晶半導体層９
０５ｋ，９０５ｈ，９０５ｊからそれぞれ多結晶半導体
層９１、上部電極９０５ｃ、ゲート電極９０５ｄを得
る。更にＭＯＳトランジスタＱ２の側壁を形成し、層間
絶縁膜９０７を形成して、図６に示された構造が得られ
る。
【００９５】上記のようにしてキャパシタＣ１を形成す
る工程は公知である。そして当該工程を利用して、本実
施の形態にかかる薄膜トランジスタＱ１を容易に形成す
ることができる。
る工程は公知である。そして当該工程を利用して、本実
施の形態にかかる薄膜トランジスタＱ１を容易に形成す
ることができる。
【００９６】実施の形態３．特開２００１−７２９０に
よれば、結晶粒径の平均値ｄ、チャネル長Ｌ、及びチャ
ネル幅Ｗを設定することにより、薄膜トランジスタ１０
１の特性のばらつきを大きくすることが示されている。
具体的には、薄膜トランジスタ１０１のドレイン電流特
性のばらつきがチャネル領域２の中に含まれる結晶粒界
６の量のばらつきに由来することに鑑み、チャネル領域
２に含まれる結晶粒界６の量のばらつきを大きくするこ
とを指向している。そしてチャネル長Ｌ、チャネル幅Ｗ
のいずれについても、それぞれ結晶粒径の平均値ｄと等
しい場合に、最もドレイン電流がばらつくことが示され
ている。更に実用上、有用性の高い範囲としてチャネル
長Ｌ、チャネル幅Ｗのいずれについても、それぞれ結晶
粒径の平均値ｄの０．５倍から１０倍であることが望ま
しいことも示されている。
よれば、結晶粒径の平均値ｄ、チャネル長Ｌ、及びチャ
ネル幅Ｗを設定することにより、薄膜トランジスタ１０
１の特性のばらつきを大きくすることが示されている。
具体的には、薄膜トランジスタ１０１のドレイン電流特
性のばらつきがチャネル領域２の中に含まれる結晶粒界
６の量のばらつきに由来することに鑑み、チャネル領域
２に含まれる結晶粒界６の量のばらつきを大きくするこ
とを指向している。そしてチャネル長Ｌ、チャネル幅Ｗ
のいずれについても、それぞれ結晶粒径の平均値ｄと等
しい場合に、最もドレイン電流がばらつくことが示され
ている。更に実用上、有用性の高い範囲としてチャネル
長Ｌ、チャネル幅Ｗのいずれについても、それぞれ結晶
粒径の平均値ｄの０．５倍から１０倍であることが望ま
しいことも示されている。
【００９７】しかしながら、本実施の形態では別の観点
からこれらの諸量の望ましい関係について提案する。図
１０及び図１１は、いずれも結晶粒界の長さの頻度分布
を示すグラフであり、いずれもチャネル長Ｌが１．２μ
ｍ、チャネル幅Ｗが０．６μｍの場合を示している。但
し図１０及び図１１は、それぞれ結晶粒径の平均値ｄが
０．４８μｍ及び３．２μｍの場合を示している。
からこれらの諸量の望ましい関係について提案する。図
１０及び図１１は、いずれも結晶粒界の長さの頻度分布
を示すグラフであり、いずれもチャネル長Ｌが１．２μ
ｍ、チャネル幅Ｗが０．６μｍの場合を示している。但
し図１０及び図１１は、それぞれ結晶粒径の平均値ｄが
０．４８μｍ及び３．２μｍの場合を示している。
【００９８】結晶粒界の長さは、図１０ではほぼガウス
分布状に分布しているのに対し、図１１では結晶粒界の
長さが非常に小さい値に集中して分布している。２値論
理をランダムに設定する半導体素子を得るためには、図
１０に示された分布を呈する多結晶半導体を採用するこ
とが望ましいのは明白である。
分布状に分布しているのに対し、図１１では結晶粒界の
長さが非常に小さい値に集中して分布している。２値論
理をランダムに設定する半導体素子を得るためには、図
１０に示された分布を呈する多結晶半導体を採用するこ
とが望ましいのは明白である。
【００９９】結晶粒界の長さの分布が図１０と図１１の
相違を呈する理由としては、図２を参照して、チャネル
領域２に結晶粒界が存在する確率に大きな相違があるこ
とが考えられる。結晶粒径の平均値ｄがチャネル領域２
のサイズよりも小さければ（図１０の場合に相当す
る）、チャネル領域２に結晶粒の全体が含まれる確率が
高く、従って結晶粒界が存在する確率も高い。これに対
して、結晶粒径の平均値ｄがチャネル領域２のサイズよ
りも大きければ（図１１の場合に相当する）、結晶粒界
がチャネル領域２に存在する確率は相当に小さくなる。
相違を呈する理由としては、図２を参照して、チャネル
領域２に結晶粒界が存在する確率に大きな相違があるこ
とが考えられる。結晶粒径の平均値ｄがチャネル領域２
のサイズよりも小さければ（図１０の場合に相当す
る）、チャネル領域２に結晶粒の全体が含まれる確率が
高く、従って結晶粒界が存在する確率も高い。これに対
して、結晶粒径の平均値ｄがチャネル領域２のサイズよ
りも大きければ（図１１の場合に相当する）、結晶粒界
がチャネル領域２に存在する確率は相当に小さくなる。
【０１００】かかる観点から、チャネル長Ｌ、チャネル
幅Ｗのいずれについても、それぞれ結晶粒径の平均値ｄ
以上の値を有することが望ましいことがわかる。そして
特開２００１−７２９０に示された上述の関係を更に考
慮すれば、チャネル長Ｌ、チャネル幅Ｗのいずれについ
ても、それぞれ結晶粒径の平均値ｄの１倍以上１０倍以
下の値を有することが望ましいことがわかる。
幅Ｗのいずれについても、それぞれ結晶粒径の平均値ｄ
以上の値を有することが望ましいことがわかる。そして
特開２００１−７２９０に示された上述の関係を更に考
慮すれば、チャネル長Ｌ、チャネル幅Ｗのいずれについ
ても、それぞれ結晶粒径の平均値ｄの１倍以上１０倍以
下の値を有することが望ましいことがわかる。
【０１０１】実施の形態４．図１２は本発明の実施の形
態４にかかる半導体集積回路の構成を示す回路図であ
る。本実施の形態では、実施の形態１で説明された正の
電位Ｖｃｃが、素子対毎に設けられる１本の電源線によ
って供給される。具体的には、素子対１１，２１，３
１，４１，…に対しては電源線８１によって、素子対１
２，２２，３２，４２，…に対しては電源線８２によっ
て、それぞれ正の電位Ｖｃｃが供給される。より詳細に
はＭＯＳトランジスタ１１ａ，１１ｂのソース、ＭＯＳ
トランジスタ２１ａ，２１ｂのソース、ＭＯＳトランジ
スタ３１ａ，３１ｂのソース、ＭＯＳトランジスタ４１
ａ，４１ｂのソースはそれぞれ共通して接続されてお
り、その各々の接続点が電源線８１に接続されている。
素子対１２，２２，３２，４２，…についても同様であ
る。
態４にかかる半導体集積回路の構成を示す回路図であ
る。本実施の形態では、実施の形態１で説明された正の
電位Ｖｃｃが、素子対毎に設けられる１本の電源線によ
って供給される。具体的には、素子対１１，２１，３
１，４１，…に対しては電源線８１によって、素子対１
２，２２，３２，４２，…に対しては電源線８２によっ
て、それぞれ正の電位Ｖｃｃが供給される。より詳細に
はＭＯＳトランジスタ１１ａ，１１ｂのソース、ＭＯＳ
トランジスタ２１ａ，２１ｂのソース、ＭＯＳトランジ
スタ３１ａ，３１ｂのソース、ＭＯＳトランジスタ４１
ａ，４１ｂのソースはそれぞれ共通して接続されてお
り、その各々の接続点が電源線８１に接続されている。
素子対１２，２２，３２，４２，…についても同様であ
る。
【０１０２】このように、素子対を構成する一対のＭＯ
Ｓトランジスタのソースを電源線に対して共通の位置で
接続することにより、一対のＭＯＳトランジスタの電気
的特性の比較を、より精度良く行うことができる。
Ｓトランジスタのソースを電源線に対して共通の位置で
接続することにより、一対のＭＯＳトランジスタの電気
的特性の比較を、より精度良く行うことができる。
【０１０３】図１３は図１２において示された素子対１
１の構造を例示する平面図である。素子対１１は、略Ｙ
字型の多結晶シリコン層１０と、ゲート電極１３とを備
えている。ゲート電極１３はワード線ＷＬ１に接続する
ためのコンタクト領域１１４を有している。多結晶シリ
コン層１０は、電源線８１に接続するためのコンタクト
領域１１５、第１のビット線ＢＬ１ａに接続するための
コンタクト領域１１６、第２のビット線ＢＬ１ｂに接続
するためのコンタクト領域１１７を有している。コンタ
クト領域１１５，１１６の間に存在する多結晶シリコン
層１０及びゲート電極１３がＭＯＳトランジスタ１１ａ
を、コンタクト領域１１５，１１７の間に存在する多結
晶シリコン層１０及びゲート電極１３がＭＯＳトランジ
スタ１１ｂを、それぞれ形成する。
１の構造を例示する平面図である。素子対１１は、略Ｙ
字型の多結晶シリコン層１０と、ゲート電極１３とを備
えている。ゲート電極１３はワード線ＷＬ１に接続する
ためのコンタクト領域１１４を有している。多結晶シリ
コン層１０は、電源線８１に接続するためのコンタクト
領域１１５、第１のビット線ＢＬ１ａに接続するための
コンタクト領域１１６、第２のビット線ＢＬ１ｂに接続
するためのコンタクト領域１１７を有している。コンタ
クト領域１１５，１１６の間に存在する多結晶シリコン
層１０及びゲート電極１３がＭＯＳトランジスタ１１ａ
を、コンタクト領域１１５，１１７の間に存在する多結
晶シリコン層１０及びゲート電極１３がＭＯＳトランジ
スタ１１ｂを、それぞれ形成する。
【０１０４】コンタクト領域１１５，１１６の間の多結
晶シリコン層１０は、コンタクト領域１１５に近い側に
ソース領域３ａを、コンタクト領域１１６に近い側にド
レイン領域４ａを、それぞれ有している。更に多結晶シ
リコン層１０は、ソース領域３ａとドレイン領域４ａと
の間にチャネル領域２ａをも有している。同様にして、
コンタクト領域１１５，１１７の間の多結晶シリコン層
１０は、コンタクト領域１１５に近い側にソース領域３
ｂを、コンタクト領域１１７に近い側にドレイン領域４
ｂを、ソース領域３ｂとドレイン領域４ｂとの間にチャ
ネル領域２ｂを、それぞれ有している。図１３において
はソース領域３ａ、チャネル領域２ａ、ドレイン領域４
ａと、ソース領域３ｂ、チャネル領域２ｂ、ドレイン領
域４ｂとが並行して配置されている場合が例示されてい
る。例えばソース領域３ａ，３ｂ及びドレイン領域４
ａ，４ｂは導電型がｐ型であり、チャネル領域２ａ，２
ｂは導電型がｎ型である。
晶シリコン層１０は、コンタクト領域１１５に近い側に
ソース領域３ａを、コンタクト領域１１６に近い側にド
レイン領域４ａを、それぞれ有している。更に多結晶シ
リコン層１０は、ソース領域３ａとドレイン領域４ａと
の間にチャネル領域２ａをも有している。同様にして、
コンタクト領域１１５，１１７の間の多結晶シリコン層
１０は、コンタクト領域１１５に近い側にソース領域３
ｂを、コンタクト領域１１７に近い側にドレイン領域４
ｂを、ソース領域３ｂとドレイン領域４ｂとの間にチャ
ネル領域２ｂを、それぞれ有している。図１３において
はソース領域３ａ、チャネル領域２ａ、ドレイン領域４
ａと、ソース領域３ｂ、チャネル領域２ｂ、ドレイン領
域４ｂとが並行して配置されている場合が例示されてい
る。例えばソース領域３ａ，３ｂ及びドレイン領域４
ａ，４ｂは導電型がｐ型であり、チャネル領域２ａ，２
ｂは導電型がｎ型である。
【０１０５】ゲート電極１３は、ソース領域３ａ、チャ
ネル領域２ａ、ドレイン領域４ａが並ぶ方向とほぼ直交
する方向で、チャネル領域２ａ，２ｂの下方に設けられ
る。かかる構造のゲート電極１３近傍の断面は、図３に
示された薄膜トランジスタ１０１の断面と同様である。
ネル領域２ａ、ドレイン領域４ａが並ぶ方向とほぼ直交
する方向で、チャネル領域２ａ，２ｂの下方に設けられ
る。かかる構造のゲート電極１３近傍の断面は、図３に
示された薄膜トランジスタ１０１の断面と同様である。
【０１０６】実施の形態５．図１４は本発明の実施の形
態５にかかる半導体集積回路の構成を示す回路図であ
る。本実施の形態では、２値論理を決定する素子対のそ
れぞれが、多結晶半導体で形成された抵抗体を有してい
る。具体的には、第１半導体素子として抵抗体１１ｃ，
２１ｃ，３１ｃ，４１ｃ，…，１２ｃ，２２ｃ，３２
ｃ，４２ｃ，…が、第２半導体素子として抵抗体１１
ｄ，２１ｄ，３１ｄ，４１ｄ，…，１２ｄ，２２ｄ，３
２ｄ，４２ｄ，…が設けられており、抵抗体１１ｃ，１
１ｄは素子対１１を、抵抗体２１ｃ，２１ｄは素子対２
１を、抵抗体３１ｃ，３１ｄは素子対３１を、抵抗体４
１ｃ，４１ｄは素子対４１を、抵抗体１２ｃ，１２ｄは
素子対１２を、抵抗体２２ｃ，２２ｄは素子対２２を、
抵抗体３２ｃ，３２ｄは素子対３２を、抵抗体４２ｃ，
４２ｄは素子対４２を、それぞれ構成している。これら
の抵抗体は、例えば多結晶シリコンで形成される。
態５にかかる半導体集積回路の構成を示す回路図であ
る。本実施の形態では、２値論理を決定する素子対のそ
れぞれが、多結晶半導体で形成された抵抗体を有してい
る。具体的には、第１半導体素子として抵抗体１１ｃ，
２１ｃ，３１ｃ，４１ｃ，…，１２ｃ，２２ｃ，３２
ｃ，４２ｃ，…が、第２半導体素子として抵抗体１１
ｄ，２１ｄ，３１ｄ，４１ｄ，…，１２ｄ，２２ｄ，３
２ｄ，４２ｄ，…が設けられており、抵抗体１１ｃ，１
１ｄは素子対１１を、抵抗体２１ｃ，２１ｄは素子対２
１を、抵抗体３１ｃ，３１ｄは素子対３１を、抵抗体４
１ｃ，４１ｄは素子対４１を、抵抗体１２ｃ，１２ｄは
素子対１２を、抵抗体２２ｃ，２２ｄは素子対２２を、
抵抗体３２ｃ，３２ｄは素子対３２を、抵抗体４２ｃ，
４２ｄは素子対４２を、それぞれ構成している。これら
の抵抗体は、例えば多結晶シリコンで形成される。
【０１０７】本実施の形態においても、第１の半導体素
子と第２の半導体素子とが電気的特性について比較され
た結果に基づいて、２値論理が素子対毎に決定される。
第１の半導体素子及び第２の半導体素子は集積されてい
るので、両者は環境温度の影響を同程度受ける。よっ
て、両者の電気的特性を比較した結果は環境温度の影響
を受けにくい。
子と第２の半導体素子とが電気的特性について比較され
た結果に基づいて、２値論理が素子対毎に決定される。
第１の半導体素子及び第２の半導体素子は集積されてい
るので、両者は環境温度の影響を同程度受ける。よっ
て、両者の電気的特性を比較した結果は環境温度の影響
を受けにくい。
【０１０８】本実施の形態では上記電気的特性として抵
抗体の抵抗値を採用する。一般に多結晶半導体で形成さ
れた抵抗体の抵抗値は、多結晶半導体の微視的構造に敏
感である。既述のように、多結晶半導体において結晶粒
の大きさ及び配置はランダムであり、抵抗体の巨視的構
造が同一であっても、その個体毎に、抵抗体の微視的構
造たる結晶構造はランダムに相違し易い。従って抵抗値
に大きな影響を及ぼす結晶粒界の配置やサイズは抵抗体
の個々で相違しやすい。よって、抵抗体１１ｃ，２１
ｃ，３１ｃ，４１ｃ，…，１２ｃ，２２ｃ，３２ｃ，４
２ｃ，…，１１ｄ，２１ｄ，３１ｄ，４１ｄ，…，１２
ｄ，２２ｄ，３２ｄ，４２ｄ，…を採用することによ
り、半導体集積回路毎にランダムな識別符号を得ること
ができる。つまり抵抗体を、その抵抗値について比較す
ることは、２値論理を決定する根拠として好適である。
抗体の抵抗値を採用する。一般に多結晶半導体で形成さ
れた抵抗体の抵抗値は、多結晶半導体の微視的構造に敏
感である。既述のように、多結晶半導体において結晶粒
の大きさ及び配置はランダムであり、抵抗体の巨視的構
造が同一であっても、その個体毎に、抵抗体の微視的構
造たる結晶構造はランダムに相違し易い。従って抵抗値
に大きな影響を及ぼす結晶粒界の配置やサイズは抵抗体
の個々で相違しやすい。よって、抵抗体１１ｃ，２１
ｃ，３１ｃ，４１ｃ，…，１２ｃ，２２ｃ，３２ｃ，４
２ｃ，…，１１ｄ，２１ｄ，３１ｄ，４１ｄ，…，１２
ｄ，２２ｄ，３２ｄ，４２ｄ，…を採用することによ
り、半導体集積回路毎にランダムな識別符号を得ること
ができる。つまり抵抗体を、その抵抗値について比較す
ることは、２値論理を決定する根拠として好適である。
【０１０９】本実施の形態にかかる半導体集積回路で
は、実施の形態１において図１に示された半導体集積回
路のＭＯＳトランジスタ１１ａ，２１ａ，３１ａ，４１
ａ，…，１１ｂ，２１ｂ，３１ｂ，４１ｂ，…を、抵抗
体１１ｃ，２１ｃ，３１ｃ，４１ｃ，…，１１ｄ，２１
ｄ，３１ｄ，４１ｄ，…で置換した構成を有している。
素子対１２，２２，３２，４２，…についても同様に置
換されている。より詳細には各ＭＯＳトランジスタのゲ
ート電極及びドレインが、各抵抗体の一端及び他端とそ
れぞれ置換されている。本実施の形態では各ＭＯＳトラ
ンジスタのソースに供給するための電位Ｖｃｃは不要で
あるので、当該電位Ｖｃｃは除去されている。
は、実施の形態１において図１に示された半導体集積回
路のＭＯＳトランジスタ１１ａ，２１ａ，３１ａ，４１
ａ，…，１１ｂ，２１ｂ，３１ｂ，４１ｂ，…を、抵抗
体１１ｃ，２１ｃ，３１ｃ，４１ｃ，…，１１ｄ，２１
ｄ，３１ｄ，４１ｄ，…で置換した構成を有している。
素子対１２，２２，３２，４２，…についても同様に置
換されている。より詳細には各ＭＯＳトランジスタのゲ
ート電極及びドレインが、各抵抗体の一端及び他端とそ
れぞれ置換されている。本実施の形態では各ＭＯＳトラ
ンジスタのソースに供給するための電位Ｖｃｃは不要で
あるので、当該電位Ｖｃｃは除去されている。
【０１１０】その他、ワード線ＷＬ１，ＷＬ２，ＷＬ
３，ＷＬ４，…、パッド６１，６２，６３，６４，…、
第１のビット線ＢＬ１ａ，ＢＬ２ａ，…、第２のビット
線ＢＬ１ｂ，ＢＬ２ｂ，…、センスアンプＳＡ１，ＳＡ
２，…、負荷７１ａ，７２ａ，７１ｂ，７２ｂ…につい
ては実施の形態１と同様に構成される。
３，ＷＬ４，…、パッド６１，６２，６３，６４，…、
第１のビット線ＢＬ１ａ，ＢＬ２ａ，…、第２のビット
線ＢＬ１ｂ，ＢＬ２ｂ，…、センスアンプＳＡ１，ＳＡ
２，…、負荷７１ａ，７２ａ，７１ｂ，７２ｂ…につい
ては実施の形態１と同様に構成される。
【０１１１】本実施の形態でも２値論理Ｃｄ（１），Ｃ
ｄ（２），…を実施の形態１と同様に得ることができ
る。しかも第１及び第２の半導体素子として薄膜トラン
ジスタを採用する場合と比較して安価に実現することが
できる。
ｄ（２），…を実施の形態１と同様に得ることができ
る。しかも第１及び第２の半導体素子として薄膜トラン
ジスタを採用する場合と比較して安価に実現することが
できる。
【０１１２】抵抗体１１ｃ，１１ｄのそれぞれの一端
は、それぞれ点Ｚ１１ｃ，Ｚ１１ｄにおいてワード線Ｗ
Ｌ１と接続される。抵抗体１１ｃ，１１ｄの抵抗値の比
較を精度良く行うためには、点Ｚ１１ｃ，Ｚ１１ｄの間
のワード線ＷＬ１の抵抗値が小さい方が望ましく、例え
ば抵抗体１１ｃ，１１ｄの１／１００程度であることが
望ましい。他の素子対においても同様である。
は、それぞれ点Ｚ１１ｃ，Ｚ１１ｄにおいてワード線Ｗ
Ｌ１と接続される。抵抗体１１ｃ，１１ｄの抵抗値の比
較を精度良く行うためには、点Ｚ１１ｃ，Ｚ１１ｄの間
のワード線ＷＬ１の抵抗値が小さい方が望ましく、例え
ば抵抗体１１ｃ，１１ｄの１／１００程度であることが
望ましい。他の素子対においても同様である。
【０１１３】図１５は本実施の形態の望ましい変形にか
かる半導体集積回路の構成を示す回路図である。当該変
形では、抵抗体１１ｃ，１１ｄのそれぞれの一端は、同
一箇所においてワード線ＷＬ１と接続される。他の素子
対においても同様である。このような接続関係を採用す
ることにより、図１４において示された点Ｚ１１ｃ，Ｚ
１１ｄの間のワード線ＷＬ１の抵抗値を端的に小さくす
ることができる。
かる半導体集積回路の構成を示す回路図である。当該変
形では、抵抗体１１ｃ，１１ｄのそれぞれの一端は、同
一箇所においてワード線ＷＬ１と接続される。他の素子
対においても同様である。このような接続関係を採用す
ることにより、図１４において示された点Ｚ１１ｃ，Ｚ
１１ｄの間のワード線ＷＬ１の抵抗値を端的に小さくす
ることができる。
【０１１４】図１６は図１５において示された素子対１
１の構造を例示する平面図である。素子対１１は略Ｙ字
型の多結晶シリコン１１０で一体に形成され、ワード線
ＷＬ１に接続するためのコンタクト領域１１１、第１の
ビット線ＢＬ１ａに接続するためのコンタクト領域１１
２、第２のビット線ＢＬ１ｂに接続するためのコンタク
ト領域１１３を有している。コンタクト領域１１１，１
１２の間に存在する多結晶シリコン１１０が抵抗体１１
ｃを、コンタクト領域１１１，１１３の間に存在する多
結晶シリコン１１０が抵抗体１１ｄを、それぞれ形成す
る。
１の構造を例示する平面図である。素子対１１は略Ｙ字
型の多結晶シリコン１１０で一体に形成され、ワード線
ＷＬ１に接続するためのコンタクト領域１１１、第１の
ビット線ＢＬ１ａに接続するためのコンタクト領域１１
２、第２のビット線ＢＬ１ｂに接続するためのコンタク
ト領域１１３を有している。コンタクト領域１１１，１
１２の間に存在する多結晶シリコン１１０が抵抗体１１
ｃを、コンタクト領域１１１，１１３の間に存在する多
結晶シリコン１１０が抵抗体１１ｄを、それぞれ形成す
る。
【０１１５】当該変形によれば、抵抗体１１ｃ，１１ｄ
の抵抗値の比較をより精度良く行うことができる。
の抵抗値の比較をより精度良く行うことができる。
【０１１６】実施の形態６．図１７は本発明の実施の形
態６の概要を示す概念図である。特開２００１−７２９
０、特開２００２−０７３４２４、あるいは本件の実施
の形態１乃至実施の形態５に示されたように、固有の識
別符号の基礎として、半導体素子に固有の状態を採用す
ることができる。従って、当該半導体素子を有する半導
体装置を搭載した情報端末は、通信の際に自己の識別符
号を伝達し、自己がアクセスしたことをアクセス先に了
知させることができる。これにより情報端末のアクセス
状況を把握することができる。そして半導体素子に固有
の状態を識別符号に利用しているので、かような情報端
末を用いて他人になりすます不正行為は困難である。
態６の概要を示す概念図である。特開２００１−７２９
０、特開２００２−０７３４２４、あるいは本件の実施
の形態１乃至実施の形態５に示されたように、固有の識
別符号の基礎として、半導体素子に固有の状態を採用す
ることができる。従って、当該半導体素子を有する半導
体装置を搭載した情報端末は、通信の際に自己の識別符
号を伝達し、自己がアクセスしたことをアクセス先に了
知させることができる。これにより情報端末のアクセス
状況を把握することができる。そして半導体素子に固有
の状態を識別符号に利用しているので、かような情報端
末を用いて他人になりすます不正行為は困難である。
【０１１７】例えばロボット、具体的にはペット型ロボ
ット２０３には固有の識別符号を有する半導体装置２０
２が設けられており、ペット型ロボット２０３が通信網
２０１にアクセスしたことは、半導体装置２０２が有す
る識別符号が伝達されることによって、通信網２０１を
構築するサーバ２００に了知される。同様にして家庭電
化製品、具体的には冷蔵庫２０５には固有の識別符号を
有する半導体装置２０４が設けられる。移動体、具体的
には乗用車２０７には固有の識別符号を有する半導体装
置２０６が設けられる。カード２０９には固有の識別符
号を有する半導体装置２０８が設けられる。そして冷蔵
庫２０５、乗用車２０７、カード２０９が通信網２０１
にアクセスしたことは、それぞれ半導体装置２０４，２
０６，２０８が有する識別符号が伝達されることによっ
て、通信網２０１を構築するサーバ２００に了知され
る。
ット２０３には固有の識別符号を有する半導体装置２０
２が設けられており、ペット型ロボット２０３が通信網
２０１にアクセスしたことは、半導体装置２０２が有す
る識別符号が伝達されることによって、通信網２０１を
構築するサーバ２００に了知される。同様にして家庭電
化製品、具体的には冷蔵庫２０５には固有の識別符号を
有する半導体装置２０４が設けられる。移動体、具体的
には乗用車２０７には固有の識別符号を有する半導体装
置２０６が設けられる。カード２０９には固有の識別符
号を有する半導体装置２０８が設けられる。そして冷蔵
庫２０５、乗用車２０７、カード２０９が通信網２０１
にアクセスしたことは、それぞれ半導体装置２０４，２
０６，２０８が有する識別符号が伝達されることによっ
て、通信網２０１を構築するサーバ２００に了知され
る。
【０１１８】実施の形態７．上述の通り、固有の識別符
号の基礎として、半導体素子に固有の状態を採用するこ
とができる。従って、当該半導体素子を搭載した半導体
装置ひいては当該半導体装置を搭載したロボットには、
当該識別符号に依存した動作を行わせることにより、個
性を持たせることができる。
号の基礎として、半導体素子に固有の状態を採用するこ
とができる。従って、当該半導体素子を搭載した半導体
装置ひいては当該半導体装置を搭載したロボットには、
当該識別符号に依存した動作を行わせることにより、個
性を持たせることができる。
【０１１９】図１８は本発明の実施の形態７の概要を示
す概念図である。例えばロボットとしてペット型ロボッ
ト２０３では、その備える半導体装置２０２が設定する
識別符号の特定のビットの値によって、飼育の進行の速
さを異ならせたり、利き手を設定することができる。こ
のような個性は、特にペット型ロボットにおいて愛玩の
興味を高めて好適である。
す概念図である。例えばロボットとしてペット型ロボッ
ト２０３では、その備える半導体装置２０２が設定する
識別符号の特定のビットの値によって、飼育の進行の速
さを異ならせたり、利き手を設定することができる。こ
のような個性は、特にペット型ロボットにおいて愛玩の
興味を高めて好適である。
【０１２０】更に、かかるロボットの個性は、他のロボ
ットへといわば遺伝させることができる。例えば半導体
装置２０２以外にペット型ロボット２０３の部位が故障
した場合、半導体装置２０２を新たなペット型ロボット
２１０へと移植可能である。これにより、ペット型ロボ
ット２１０の個性はペット型ロボット２０３の個性を引
き継ぐことができる。
ットへといわば遺伝させることができる。例えば半導体
装置２０２以外にペット型ロボット２０３の部位が故障
した場合、半導体装置２０２を新たなペット型ロボット
２１０へと移植可能である。これにより、ペット型ロボ
ット２１０の個性はペット型ロボット２０３の個性を引
き継ぐことができる。
【０１２１】実施の形態８．上述の通り、固有の識別符
号の基礎として、半導体素子に固有の状態を採用するこ
とができる。従って、当該半導体素子を搭載した半導体
装置ひいては当該半導体装置を搭載したゲーム機には、
当該識別符号に依存した乱数に基づいた動作を行わせる
ことにより、遊戯の楽しみを高めることができる。
号の基礎として、半導体素子に固有の状態を採用するこ
とができる。従って、当該半導体素子を搭載した半導体
装置ひいては当該半導体装置を搭載したゲーム機には、
当該識別符号に依存した乱数に基づいた動作を行わせる
ことにより、遊戯の楽しみを高めることができる。
【０１２２】図１９は本発明の実施の形態８の概要を示
す概念図である。ゲーム機３００は固有の識別符号Ｃｄ
を与える半導体装置３０１、現在時刻τを与える計時部
３０２、識別符号Ｃｄと現在時刻τとから乱数Ｐを発生
させる乱数発生部３０３、ゲームプログラムを格納する
プログラム格納部３０４、乱数Ｐに依拠したプログラム
を実行してゲームを進行させるプログラム実行部３０５
を備えている。これらは図では個別に描かれているが、
一体の半導体装置として構成されていてもよい。ゲーム
機３００は更に出力部３０６、入力部３０７を備えてい
る。
す概念図である。ゲーム機３００は固有の識別符号Ｃｄ
を与える半導体装置３０１、現在時刻τを与える計時部
３０２、識別符号Ｃｄと現在時刻τとから乱数Ｐを発生
させる乱数発生部３０３、ゲームプログラムを格納する
プログラム格納部３０４、乱数Ｐに依拠したプログラム
を実行してゲームを進行させるプログラム実行部３０５
を備えている。これらは図では個別に描かれているが、
一体の半導体装置として構成されていてもよい。ゲーム
機３００は更に出力部３０６、入力部３０７を備えてい
る。
【０１２３】乱数発生部３０３は乱数Ｐとして、τCdの
（ｘ＋１）についての剰余を求める。これにより０〜ｘ
までの乱数を得ることができる。勿論、識別符号Ｃｄに
基づく乱数を得る手法であれば、他の手法を用いて乱数
Ｐを計算してもよい。
（ｘ＋１）についての剰余を求める。これにより０〜ｘ
までの乱数を得ることができる。勿論、識別符号Ｃｄに
基づく乱数を得る手法であれば、他の手法を用いて乱数
Ｐを計算してもよい。
【０１２４】このようにして得られた乱数Ｐに基づいて
ゲームプログラムが実行され、ゲームが進行するので、
ゲームのバリエーションが豊富となる。ユーザは出力部
３０６から得られるゲームの進行状態を認識しつつ、入
力部３０７に対してゲームの操作を行うことができる。
ゲームプログラムが実行され、ゲームが進行するので、
ゲームのバリエーションが豊富となる。ユーザは出力部
３０６から得られるゲームの進行状態を認識しつつ、入
力部３０７に対してゲームの操作を行うことができる。
【０１２５】図２０は本実施の形態の他の概要を示す概
念図である。ゲーム機４０１，４０３は、それぞれ固有
の識別符号を与える半導体装置４０２，４０４を備えて
おり、通信網４００を介して互いに通信可能に接続され
る。そしてゲーム機４０１，４０３は対戦型ゲームを実
行することができる。
念図である。ゲーム機４０１，４０３は、それぞれ固有
の識別符号を与える半導体装置４０２，４０４を備えて
おり、通信網４００を介して互いに通信可能に接続され
る。そしてゲーム機４０１，４０３は対戦型ゲームを実
行することができる。
【０１２６】当該対戦型ゲームにおいては、相互の識別
符号を比較して勝敗を決定することができる。
符号を比較して勝敗を決定することができる。
【０１２７】また相互の識別符号を推察しあうゲームを
行うことができる。例えば相手方の識別符号の１ビット
を予想し、その当否に基づき、更に相手方の識別符号を
予想することができる。
行うことができる。例えば相手方の識別符号の１ビット
を予想し、その当否に基づき、更に相手方の識別符号を
予想することができる。
【０１２８】実施の形態９．固有の識別符号を与える半
導体素子の、当該識別符号のランダム性を利用して、宝
籤の運営方法を提案する。
導体素子の、当該識別符号のランダム性を利用して、宝
籤の運営方法を提案する。
【０１２９】図２１は本発明の実施の形態９の概要を示
す概念図である。籤の発行元５００は、複数の半導体装
置５０２ａ，５０２ｂ，５０２ｃ，５０２ｄ，…を発行
する処理、例えば販売行為５０３を行う。半導体装置５
０２ａ，５０２ｂ，５０２ｃ，５０２ｄ，…は上述のよ
うに固有の識別符号の基礎を与えるので、相互に識別可
能である。よって別途に当選番号を設定することによ
り、半導体装置５０２ａ，５０２ｂ，５０２ｃ，５０２
ｄ，…から選択して当選籤とすることができる。
す概念図である。籤の発行元５００は、複数の半導体装
置５０２ａ，５０２ｂ，５０２ｃ，５０２ｄ，…を発行
する処理、例えば販売行為５０３を行う。半導体装置５
０２ａ，５０２ｂ，５０２ｃ，５０２ｄ，…は上述のよ
うに固有の識別符号の基礎を与えるので、相互に識別可
能である。よって別途に当選番号を設定することによ
り、半導体装置５０２ａ，５０２ｂ，５０２ｃ，５０２
ｄ，…から選択して当選籤とすることができる。
【０１３０】半導体装置５０２ａ，５０２ｂ，５０２
ｃ，５０２ｄ，…に固有の識別符号は発行元５００が予
め認識しており、その中から当選番号を選択することが
できる。あるいは全く別個に当選番号を設定することも
できる。この場合、販売行為５０３に供せられた半導体
装置５０２ａ，５０２ｂ，５０２ｃ，５０２ｄ，…に当
選番号が存在しないこともあるが、当選に伴う賞は次回
に繰り越すことができる。
ｃ，５０２ｄ，…に固有の識別符号は発行元５００が予
め認識しており、その中から当選番号を選択することが
できる。あるいは全く別個に当選番号を設定することも
できる。この場合、販売行為５０３に供せられた半導体
装置５０２ａ，５０２ｂ，５０２ｃ，５０２ｄ，…に当
選番号が存在しないこともあるが、当選に伴う賞は次回
に繰り越すことができる。
【０１３１】図２２は本実施の形態の他の概要を示す概
念図である。籤の発行元６００は複数の籤６０２を発行
する処理、例えば販売行為６０３を行う。一方、籤の当
選番号設定部６０４は、固有の識別符号Ｃｄを有する半
導体装置６０５を備えている。そして半導体装置６０５
の識別符号Ｃｄを公表する処理、例えば発表６０６を行
う。そしてこの公表された識別符号Ｃｄを当選符号とし
て採用する。この場合、販売行為６０３に供せられた籤
６０２の中には当選符号が存在しないこともあるが、当
選に伴う賞は次回に繰り越すことができる。
念図である。籤の発行元６００は複数の籤６０２を発行
する処理、例えば販売行為６０３を行う。一方、籤の当
選番号設定部６０４は、固有の識別符号Ｃｄを有する半
導体装置６０５を備えている。そして半導体装置６０５
の識別符号Ｃｄを公表する処理、例えば発表６０６を行
う。そしてこの公表された識別符号Ｃｄを当選符号とし
て採用する。この場合、販売行為６０３に供せられた籤
６０２の中には当選符号が存在しないこともあるが、当
選に伴う賞は次回に繰り越すことができる。
【０１３２】あるいは図２２で示された半導体装置６０
５の識別符号を当選符号とし、図１６で示された籤たる
半導体装置５０２ａ，５０２ｂ，５０２ｃ，５０２ｄ，
…の識別符号の、当選符号に対する相違の大きさを以
て、籤の当否を決定してもよい。例えば半導体装置６０
５の識別符号と半導体装置５０２ａ，５０２ｂ，５０２
ｃ，５０２ｄ，…の識別符号とをビット毎に比較し、相
違するビット数が所定の値以下である籤を当選とするこ
ともできる。勿論、当選符号を半導体装置６０５の識別
符号に基づいて設定してもよい。
５の識別符号を当選符号とし、図１６で示された籤たる
半導体装置５０２ａ，５０２ｂ，５０２ｃ，５０２ｄ，
…の識別符号の、当選符号に対する相違の大きさを以
て、籤の当否を決定してもよい。例えば半導体装置６０
５の識別符号と半導体装置５０２ａ，５０２ｂ，５０２
ｃ，５０２ｄ，…の識別符号とをビット毎に比較し、相
違するビット数が所定の値以下である籤を当選とするこ
ともできる。勿論、当選符号を半導体装置６０５の識別
符号に基づいて設定してもよい。
【０１３３】実施の形態１０．上述の通り、固有の識別
符号として、半導体素子に固有の状態を採用することが
できる。従って、当該半導体素子を搭載したデータ媒体
には固有の識別符号を付与することができる。図２３
は、半導体素子を用いて固有の識別符号を付与したＣＤ
８０１を示す図である。ＣＤ８０１にはその内周近傍
に、半導体装置８０２を有している。
符号として、半導体素子に固有の状態を採用することが
できる。従って、当該半導体素子を搭載したデータ媒体
には固有の識別符号を付与することができる。図２３
は、半導体素子を用いて固有の識別符号を付与したＣＤ
８０１を示す図である。ＣＤ８０１にはその内周近傍
に、半導体装置８０２を有している。
【０１３４】半導体装置８０２は固有の電気的特性を呈
する半導体素子８０２ａを含む。半導体素子８０２ａは
例えば多結晶半導体を有しており、その結晶構造に電気
的特性が依存する。例えば実施の形態１に示した技術を
採用して、当該電気的特性に基づいて固有の識別符号が
得られるので、当該識別符号はコピーや書き換えが原理
的に非常に困難となる。そして例えば当該識別符号を用
いて、ＣＤ８０１が記憶するデータを暗号化する。例え
ば半導体素子８０２ａをＣＤ８０１に搭載し、ＣＤ８０
１が記録するデータを当該識別符号によって暗号化す
る。以上のようにしてＣＤ８０１のデッドコピーも非常
に困難にできる。
する半導体素子８０２ａを含む。半導体素子８０２ａは
例えば多結晶半導体を有しており、その結晶構造に電気
的特性が依存する。例えば実施の形態１に示した技術を
採用して、当該電気的特性に基づいて固有の識別符号が
得られるので、当該識別符号はコピーや書き換えが原理
的に非常に困難となる。そして例えば当該識別符号を用
いて、ＣＤ８０１が記憶するデータを暗号化する。例え
ば半導体素子８０２ａをＣＤ８０１に搭載し、ＣＤ８０
１が記録するデータを当該識別符号によって暗号化す
る。以上のようにしてＣＤ８０１のデッドコピーも非常
に困難にできる。
【０１３５】半導体装置８０２に固有の識別符号は、半
導体装置８０２と無線通信を介して外部で情報を授受す
る識別符号判定回路８０３によって読み出される。識別
符号判定回路８０３は、ＣＤ８０１の通常の記録部分か
らデータを読み出すＣＤドライバ（図示しない）に含ま
れてもよい。半導体装置８０２への電源の供給も外部か
ら無線で行うことができる。
導体装置８０２と無線通信を介して外部で情報を授受す
る識別符号判定回路８０３によって読み出される。識別
符号判定回路８０３は、ＣＤ８０１の通常の記録部分か
らデータを読み出すＣＤドライバ（図示しない）に含ま
れてもよい。半導体装置８０２への電源の供給も外部か
ら無線で行うことができる。
【０１３６】ＣＤ以外にもＤＶＤ等、他のデータ媒体に
当該半導体装置を設けても、同様の効果を得ることがで
きる。また、紙幣、入場券、有価証券に当該半導体装置
を設けても同様の効果を得ることができる。あるいは医
療データ、例えばカルテに設けることができ、改竄防止
に資することができる。
当該半導体装置を設けても、同様の効果を得ることがで
きる。また、紙幣、入場券、有価証券に当該半導体装置
を設けても同様の効果を得ることができる。あるいは医
療データ、例えばカルテに設けることができ、改竄防止
に資することができる。
【０１３７】また有体物に当該半導体装置を付加するこ
とにより、商品の管理や廃品回収の管理など、有体物の
管理に用いることができる。このような場合にも、ＣＤ
と同様に識別符号を読み採ることができる。
とにより、商品の管理や廃品回収の管理など、有体物の
管理に用いることができる。このような場合にも、ＣＤ
と同様に識別符号を読み採ることができる。
【０１３８】特に固有の識別符号を呈する半導体装置が
安価に製造できることは、廃品回収など当該半導体素子
を破棄する状況に鑑みても有利である。
安価に製造できることは、廃品回収など当該半導体素子
を破棄する状況に鑑みても有利である。
【０１３９】その他、電気的に読み書きされるメモリな
どにも、固有の識別符号を呈する半導体装置を搭載する
ことができる。図２４は電気的に読み書きされるメモリ
８０４に固有の識別符号を呈する半導体装置８０４ａが
搭載された場合を示す図である。リーダ・ライタ機器８
０５とメモリ８０４とは電線８０６によって電気的に接
続されるので、メモリ８０４に対する電源の供給も電線
８０６を介して行うことができる。リーダ・ライタ機器
８０５は、メモリ８０４が記憶する通常のデータの他、
半導体装置８０４ａが呈する固有の識別符号をも読み取
ることができる。
どにも、固有の識別符号を呈する半導体装置を搭載する
ことができる。図２４は電気的に読み書きされるメモリ
８０４に固有の識別符号を呈する半導体装置８０４ａが
搭載された場合を示す図である。リーダ・ライタ機器８
０５とメモリ８０４とは電線８０６によって電気的に接
続されるので、メモリ８０４に対する電源の供給も電線
８０６を介して行うことができる。リーダ・ライタ機器
８０５は、メモリ８０４が記憶する通常のデータの他、
半導体装置８０４ａが呈する固有の識別符号をも読み取
ることができる。
【０１４０】半導体装置８０４ａは例えば多結晶半導体
を有する半導体素子８０４ｂを有しており、半導体素子
８０４ｂはその結晶構造に依存した電気的特性を呈す
る。当該電気的特性に基づいて固有の識別符号が得られ
るので、当該識別符号はコピーや書き換えが原理的に非
常に困難となる。そして例えば当該識別符号を用いて、
メモリ８０４が記憶するデータを暗号化する。例えば半
導体素子８０４ｂをメモリ８０４に搭載し、メモリ８０
４が記録するデータを当該識別符号によって暗号化す
る。以上のようにしてよってメモリ８０４のデッドコピ
ーも非常に困難にできる。
を有する半導体素子８０４ｂを有しており、半導体素子
８０４ｂはその結晶構造に依存した電気的特性を呈す
る。当該電気的特性に基づいて固有の識別符号が得られ
るので、当該識別符号はコピーや書き換えが原理的に非
常に困難となる。そして例えば当該識別符号を用いて、
メモリ８０４が記憶するデータを暗号化する。例えば半
導体素子８０４ｂをメモリ８０４に搭載し、メモリ８０
４が記録するデータを当該識別符号によって暗号化す
る。以上のようにしてよってメモリ８０４のデッドコピ
ーも非常に困難にできる。
【０１４１】実施の形態１１．無線の周波数や方式をソ
フトウェアにて変更することが可能な、即ちソフトウェ
アにて機能が定義される無線機（以下「ソフトウェア無
線機」と称す）においても、半導体素子に固有の電気的
特性に基づいて固有の識別符号を付与することができ
る。
フトウェアにて変更することが可能な、即ちソフトウェ
アにて機能が定義される無線機（以下「ソフトウェア無
線機」と称す）においても、半導体素子に固有の電気的
特性に基づいて固有の識別符号を付与することができ
る。
【０１４２】図２５はソフトウェア無線機８０７の構成
を例示するブロック図である。ソフトウェア無線機８０
７はその機能を定義するソフトウェアが記憶されるメモ
リ８０８、符号化器８０９を備えており、符号化器８０
９には半導体素子８０９ａが設けられている。
を例示するブロック図である。ソフトウェア無線機８０
７はその機能を定義するソフトウェアが記憶されるメモ
リ８０８、符号化器８０９を備えており、符号化器８０
９には半導体素子８０９ａが設けられている。
【０１４３】半導体素子８０９ａは例えば多結晶半導体
を有しており、その結晶構造に依存した電気的特性を呈
する。半導体素子８０９ａの電気的特性に基づいて、例
えば実施の形態１に示された技術を採用して、復号化器
８０９の固有の識別符号に基づいて暗号化されたソフト
ウェアが送られてくるので、その途中で第三者がソフト
ウェアを傍受しても使用することができない。。
を有しており、その結晶構造に依存した電気的特性を呈
する。半導体素子８０９ａの電気的特性に基づいて、例
えば実施の形態１に示された技術を採用して、復号化器
８０９の固有の識別符号に基づいて暗号化されたソフト
ウェアが送られてくるので、その途中で第三者がソフト
ウェアを傍受しても使用することができない。。
【０１４４】ソフトウェアを送受信する手段は無線通信
に限らず、有線通信であってもよい。例えばコンピュー
タのオンラインソフトに適用することができる。ソフト
ウェアのダウンロードを要求する端末コンピュータは、
固有の識別符号を与える半導体素子を備え、当該識別符
号で暗号化されたソフトウェアが当該端末へと送信され
る。この場合にもソフトウェアが不正に使用されること
を防止することができる。
に限らず、有線通信であってもよい。例えばコンピュー
タのオンラインソフトに適用することができる。ソフト
ウェアのダウンロードを要求する端末コンピュータは、
固有の識別符号を与える半導体素子を備え、当該識別符
号で暗号化されたソフトウェアが当該端末へと送信され
る。この場合にもソフトウェアが不正に使用されること
を防止することができる。
【０１４５】つまり本実施の形態において示された技術
は、一般にソフトウェアを受けて作動する機器において
適用することができる。
は、一般にソフトウェアを受けて作動する機器において
適用することができる。
【０１４６】実施の形態１２．画像データや音響データ
に対して、固有の識別データを、例えば電子透かしとし
て埋め込むことにより、画像データや音響データを取り
扱った機器の特定が可能となる。
に対して、固有の識別データを、例えば電子透かしとし
て埋め込むことにより、画像データや音響データを取り
扱った機器の特定が可能となる。
【０１４７】図２６はデジタルカメラ９１０の構成を例
示するブロック図である。デジタルカメラ９１０は撮像
した画像データ９１５ａが記憶されるメモリ９１１、電
子透かし埋め込み回路９１２、固有の電気的特性を有す
る半導体素子９１３ａを含む識別半導体装置９１３、記
録媒体９１４を備えている。
示するブロック図である。デジタルカメラ９１０は撮像
した画像データ９１５ａが記憶されるメモリ９１１、電
子透かし埋め込み回路９１２、固有の電気的特性を有す
る半導体素子９１３ａを含む識別半導体装置９１３、記
録媒体９１４を備えている。
【０１４８】半導体素子９１３ａは例えば多結晶半導体
を有しており、その結晶構造に依存した電気的特性を呈
する。半導体素子９１３ａの電気的特性に基づいて、例
えば実施の形態１に示された技術を採用して、識別半導
体装置９１３では固有の識別符号が得られる。これに基
づいて電子透かし埋め込み回路９１２が、画像データ９
１５ａに対して電子透かしを埋め込む。その結果得られ
た画像データ９１５ｂは記録媒体９１４に記録される。
を有しており、その結晶構造に依存した電気的特性を呈
する。半導体素子９１３ａの電気的特性に基づいて、例
えば実施の形態１に示された技術を採用して、識別半導
体装置９１３では固有の識別符号が得られる。これに基
づいて電子透かし埋め込み回路９１２が、画像データ９
１５ａに対して電子透かしを埋め込む。その結果得られ
た画像データ９１５ｂは記録媒体９１４に記録される。
【０１４９】このようにして記録された画像データ９１
５ｂには、これを取り扱ったデジタルカメラ９１０に対
応づけられた電子透かしが埋め込まれている。よって画
像データ９１５ｂを取り扱った機器の特定が可能とな
り、画像データの不正利用を防止することができる。
５ｂには、これを取り扱ったデジタルカメラ９１０に対
応づけられた電子透かしが埋め込まれている。よって画
像データ９１５ｂを取り扱った機器の特定が可能とな
り、画像データの不正利用を防止することができる。
【０１５０】本実施の形態は、デジタルカメラのみなら
ず、スキャナにも採用することができる。またデジタル
データとして録音するレコーダにも採用し、音響データ
の不正利用を防止することができる。
ず、スキャナにも採用することができる。またデジタル
データとして録音するレコーダにも採用し、音響データ
の不正利用を防止することができる。
【０１５１】実施の形態１３．固有の識別符号を外部に
発信するタグを、位置が変動し難い様々な固定物に埋め
込むことにより、当該タグの識別符号を認識可能な移動
体は、自身の位置を検出することができる。タグの識別
符号を認識することにより、これが埋め込まれた固定物
を認識することができるからである。例えば道路、柱、
壁、電柱、凹凸が敷設された誘導路等においてタグを埋
め込む。
発信するタグを、位置が変動し難い様々な固定物に埋め
込むことにより、当該タグの識別符号を認識可能な移動
体は、自身の位置を検出することができる。タグの識別
符号を認識することにより、これが埋め込まれた固定物
を認識することができるからである。例えば道路、柱、
壁、電柱、凹凸が敷設された誘導路等においてタグを埋
め込む。
【０１５２】一方、上述のように、半導体素子の固有の
状態に基づいて、例えば半導体素子が多結晶構造を有し
てその結晶構造に基づいて、固有の識別符号を生成する
ことができる。しかも当該半導体素子を同じ製造フロー
で大量に形成しても、同じものが得られる確率は非常に
小さい。よって固有の識別符号を個別に記憶させる時間
も不要であり、相互に相違する識別符号を大量に製造す
ることができる。
状態に基づいて、例えば半導体素子が多結晶構造を有し
てその結晶構造に基づいて、固有の識別符号を生成する
ことができる。しかも当該半導体素子を同じ製造フロー
で大量に形成しても、同じものが得られる確率は非常に
小さい。よって固有の識別符号を個別に記憶させる時間
も不要であり、相互に相違する識別符号を大量に製造す
ることができる。
【０１５３】そこで、当該半導体素子を含む半導体装置
を上記のタグとして採用することにより、当該タグを安
価に製造することができる。
を上記のタグとして採用することにより、当該タグを安
価に製造することができる。
【０１５４】図２７は本実施の形態において移動体が位
置を把握する技術を示す図である。道路９１７はタグ９
１７ａ〜９１７ｄが、電柱９１８にはタグ９１８ａが、
図示しない凹凸が敷設された誘導路９１９にはタグ９１
９ａ〜９１９ｄが、それぞれ埋め込まれており、タグ９
１７ａ〜９１７ｄ，９１８ａ，９１９ａ〜９１９ｄには
上述の半導体素子を有する半導体装置が採用される。当
該半導体装置では、その有する半導体素子の結晶構造に
基づいて、例えば実施の形態１に示された技術を採用し
て、固有の識別符号が生成される。
置を把握する技術を示す図である。道路９１７はタグ９
１７ａ〜９１７ｄが、電柱９１８にはタグ９１８ａが、
図示しない凹凸が敷設された誘導路９１９にはタグ９１
９ａ〜９１９ｄが、それぞれ埋め込まれており、タグ９
１７ａ〜９１７ｄ，９１８ａ，９１９ａ〜９１９ｄには
上述の半導体素子を有する半導体装置が採用される。当
該半導体装置では、その有する半導体素子の結晶構造に
基づいて、例えば実施の形態１に示された技術を採用し
て、固有の識別符号が生成される。
【０１５５】移動体９１６は例えば人であって、識別符
号判定装置９１６ａを携えており、識別符号判定装置９
１６ａはタグ９１７ａ〜９１７ｄ，９１８ａ，９１９ａ
〜９１９ｄのそれぞれに固有の識別符号を、例えば無線
通信によって読み取る。
号判定装置９１６ａを携えており、識別符号判定装置９
１６ａはタグ９１７ａ〜９１７ｄ，９１８ａ，９１９ａ
〜９１９ｄのそれぞれに固有の識別符号を、例えば無線
通信によって読み取る。
【０１５６】識別符号判定装置９１６ａは読み取った固
有の識別符号を判断し、識別符号判定装置９１６ａの位
置を移動体９１６に知らせる。例えば識別符号判定装置
９１６ａはその位置を、地図を表示することにより移動
体９１６に知らせてもよい。あるいは音声で知らせても
よい。また移動体９１６ではなく、無線通信を以て他者
に知らせてもよい。
有の識別符号を判断し、識別符号判定装置９１６ａの位
置を移動体９１６に知らせる。例えば識別符号判定装置
９１６ａはその位置を、地図を表示することにより移動
体９１６に知らせてもよい。あるいは音声で知らせても
よい。また移動体９１６ではなく、無線通信を以て他者
に知らせてもよい。
【０１５７】タグ９１７ａ〜９１７ｄ，９１８ａ，９１
９ａ〜９１９ｄの動作電力は、識別符号判定装置９１６
ａから無線で供給してもよい。
９ａ〜９１９ｄの動作電力は、識別符号判定装置９１６
ａから無線で供給してもよい。
【０１５８】上記のように識別符号判定装置９１６ａが
その位置を判断するためには、予め、各タグの固有の識
別符号の位置をデータベース化しておき、供給されてい
ることが望ましい。データベースに基づいて、識別符号
を認識する主体の位置を固定物との関連で認識すること
ができるからである。
その位置を判断するためには、予め、各タグの固有の識
別符号の位置をデータベース化しておき、供給されてい
ることが望ましい。データベースに基づいて、識別符号
を認識する主体の位置を固定物との関連で認識すること
ができるからである。
【０１５９】かかるデータベースは例えば以下のように
して作成される。まずタグ９１７ａ〜９１７ｄ，９１８
ａ，９１９ａ〜９１９ｄが有する半導体素子の結晶構造
（若しくは化学的構造）のばらつきに基づいて得られる
固有の識別符号を読み取る。そしてこれらが埋め込まれ
た固定物と、当該識別符号とを対応づけて格納するデー
タベースを作成する。このようにして作成されたデータ
ベースが供給されることにより、当該識別符号を認識す
ることによって固定物の位置情報を得ることができる。
して作成される。まずタグ９１７ａ〜９１７ｄ，９１８
ａ，９１９ａ〜９１９ｄが有する半導体素子の結晶構造
（若しくは化学的構造）のばらつきに基づいて得られる
固有の識別符号を読み取る。そしてこれらが埋め込まれ
た固定物と、当該識別符号とを対応づけて格納するデー
タベースを作成する。このようにして作成されたデータ
ベースが供給されることにより、当該識別符号を認識す
ることによって固定物の位置情報を得ることができる。
【０１６０】図２８はタグの敷設から、識別符号判定装
置９１６ａがその位置を外部に連絡するまでの処理の流
れを示すフローチャートである。先ずステップＳ１０１
において、各固定物にタグを埋め込む。ステップＳ１０
２において、固定物の位置と、これに埋め込まれたタグ
に固有の識別符号とを対応させるデータベースを作成す
る。そしてステップＳ１０３において、識別符号判定装
置９１６ａが、その周囲の識別符号を読み取って、自身
の位置を求める。そしてステップＳ１０４において、自
身の位置を表示や音声で出力するなどして、外部に連絡
する。このようにして出力された識別符号判定装置９１
６ａの位置を移動体が認識することで、移動体の移動を
補助することができる。
置９１６ａがその位置を外部に連絡するまでの処理の流
れを示すフローチャートである。先ずステップＳ１０１
において、各固定物にタグを埋め込む。ステップＳ１０
２において、固定物の位置と、これに埋め込まれたタグ
に固有の識別符号とを対応させるデータベースを作成す
る。そしてステップＳ１０３において、識別符号判定装
置９１６ａが、その周囲の識別符号を読み取って、自身
の位置を求める。そしてステップＳ１０４において、自
身の位置を表示や音声で出力するなどして、外部に連絡
する。このようにして出力された識別符号判定装置９１
６ａの位置を移動体が認識することで、移動体の移動を
補助することができる。
【０１６１】以上のようにして、固定物に設けられたタ
グに固有の識別符号を認識することにより、固定物を視
認することなく識別符号判定装置の位置を認識できる。
よって例えば識別符号判定装置９１６ａを携える移動体
９１６が視力にハンディキャップのある人である場合、
本実施の形態にかかる技術を用いることにより、その移
動を補助することができる。
グに固有の識別符号を認識することにより、固定物を視
認することなく識別符号判定装置の位置を認識できる。
よって例えば識別符号判定装置９１６ａを携える移動体
９１６が視力にハンディキャップのある人である場合、
本実施の形態にかかる技術を用いることにより、その移
動を補助することができる。
【０１６２】また移動体９１６が迷子や徘徊中の人やペ
ットである場合、識別符号判定装置９１６ａからの通信
を分析することにより、彼／彼女／それらの位置を認識
することができる。
ットである場合、識別符号判定装置９１６ａからの通信
を分析することにより、彼／彼女／それらの位置を認識
することができる。
【０１６３】図２９は本実施の形態の更なる適用例を示
す図である。車両９２０はガードレール９２２が設けら
れた道路９２１上を走行する。道路９２１にはタグ９２
１ａ〜９２１ｃが埋め込まれ、ガードレール９２２には
タグ９２２ａ，９２２ｂが埋め込まれている。タグ９２
１ａ〜９２１ｃ，９２２ａ，９２２ｂには固有の識別符
号を呈する上述の半導体素子が採用される。
す図である。車両９２０はガードレール９２２が設けら
れた道路９２１上を走行する。道路９２１にはタグ９２
１ａ〜９２１ｃが埋め込まれ、ガードレール９２２には
タグ９２２ａ，９２２ｂが埋め込まれている。タグ９２
１ａ〜９２１ｃ，９２２ａ，９２２ｂには固有の識別符
号を呈する上述の半導体素子が採用される。
【０１６４】車両９２０は識別符号判定装置９２０ａを
携えており、識別符号判定装置９２１ａはタグ９２１ａ
〜９２１ｃ，９２２ａ，９２２ｂのそれぞれに固有の識
別符号を、例えば無線通信によって読み取る。タグ９２
１ａ〜９２１ｃ，９２２ａ，９２２ｂへの電源供給も識
別符号判定装置９２１ａが行ってもよい。
携えており、識別符号判定装置９２１ａはタグ９２１ａ
〜９２１ｃ，９２２ａ，９２２ｂのそれぞれに固有の識
別符号を、例えば無線通信によって読み取る。タグ９２
１ａ〜９２１ｃ，９２２ａ，９２２ｂへの電源供給も識
別符号判定装置９２１ａが行ってもよい。
【０１６５】識別符号判定装置９２１ａはタグ９２１ａ
〜９２１ｃから読み取った固有の識別符号を分析し、そ
の結果を車両９２０の位置の判断に資することができ
る。またタグ９２２ａ，９２２ｂから読み取った固有の
識別符号を分析し、その結果を車両９２０のガードレー
ル９２２への衝突からの回避に資することができる。
〜９２１ｃから読み取った固有の識別符号を分析し、そ
の結果を車両９２０の位置の判断に資することができ
る。またタグ９２２ａ，９２２ｂから読み取った固有の
識別符号を分析し、その結果を車両９２０のガードレー
ル９２２への衝突からの回避に資することができる。
【０１６６】なお、識別符号判定装置９２１ａが識別符
号に基づいて固定物の種類を容易に判断できるように、
各タグは固定物の種類に対応して設定された固定情報を
も外部に発信することが望ましい。具体的には道路９２
１に埋め込まれるタグ９２１ａ〜９２１ｃにはこれらの
間で共通する固定符号を付加し、ガードレール９２２に
埋め込まれるタグ９２２ａ，９２２ｂにはこれらの間で
共通する固定符号を付加し、これら二種の固定符号は相
互に異なることが望ましい。図３０は固定符号９２１１
と、固有の識別符号９２１２とを併有するタグ９２１ｍ
の構造を例示する概念図である。
号に基づいて固定物の種類を容易に判断できるように、
各タグは固定物の種類に対応して設定された固定情報を
も外部に発信することが望ましい。具体的には道路９２
１に埋め込まれるタグ９２１ａ〜９２１ｃにはこれらの
間で共通する固定符号を付加し、ガードレール９２２に
埋め込まれるタグ９２２ａ，９２２ｂにはこれらの間で
共通する固定符号を付加し、これら二種の固定符号は相
互に異なることが望ましい。図３０は固定符号９２１１
と、固有の識別符号９２１２とを併有するタグ９２１ｍ
の構造を例示する概念図である。
【０１６７】固定符号と識別符号の両方を持つ半導体チ
ップは、例えば公知のマスクＲＯＭの製造方法や電子ビ
ーム描画で、固定符号に対応した部分を作成し、上述の
ランダムな識別符号と組み合わせることによって製造す
ることができる。この場合、一部分に関しては、例えば
マスクＲＯＭの場合には、チップ毎に別々のマスクを用
意する必要が生じるものの、全ての符号をマスクＲＯＭ
で生成する場合よりもコストダウンすることができる。
ップは、例えば公知のマスクＲＯＭの製造方法や電子ビ
ーム描画で、固定符号に対応した部分を作成し、上述の
ランダムな識別符号と組み合わせることによって製造す
ることができる。この場合、一部分に関しては、例えば
マスクＲＯＭの場合には、チップ毎に別々のマスクを用
意する必要が生じるものの、全ての符号をマスクＲＯＭ
で生成する場合よりもコストダウンすることができる。
【０１６８】例えば道路９２１に埋め込まれるタグには
符号“１０１０”を固定符号として、ガードレール９２
２に埋め込まれるタグには符号“１１００”を固定符号
として、それぞれ採用する。そして識別符号判定装置９
２０ａが受信した識別符号と共に固定符号“１１００”
を検出した場合、当該識別符号を与えるタグとの距離が
近いと分析された場合には、車両９２０をガードレール
９２２から離す制御の契機とすることができる。
符号“１０１０”を固定符号として、ガードレール９２
２に埋め込まれるタグには符号“１１００”を固定符号
として、それぞれ採用する。そして識別符号判定装置９
２０ａが受信した識別符号と共に固定符号“１１００”
を検出した場合、当該識別符号を与えるタグとの距離が
近いと分析された場合には、車両９２０をガードレール
９２２から離す制御の契機とすることができる。
【０１６９】同様にして車両側の先頭や後尾、例えばバ
ンパー部に識別符号を与えるタグ９２１ｄ、９２１ｅを
設けることにより、車両同士の衝突を防ぐシステムを構
築することもできる。
ンパー部に識別符号を与えるタグ９２１ｄ、９２１ｅを
設けることにより、車両同士の衝突を防ぐシステムを構
築することもできる。
【０１７０】なお、固定符号の部分を商品を識別する商
品コードとして使用し、例えばＰＯＳにおけるバーコー
ドのように使用して商品管理に用いることができる。そ
してランダムな識別符号の部分を商品の個体の各々を識
別する為に使用することができる。これにより偽造を防
ぐこともできる。
品コードとして使用し、例えばＰＯＳにおけるバーコー
ドのように使用して商品管理に用いることができる。そ
してランダムな識別符号の部分を商品の個体の各々を識
別する為に使用することができる。これにより偽造を防
ぐこともできる。
【０１７１】実施の形態１４．固有の識別符号を呈する
タグとして、多結晶構造を有する半導体素子を採用し、
その結晶構造に基づいて固有の識別符号を設定すること
により、安価にタグを生産することができる。そしてこ
のようなタグは環境状況を測定するセンサ、例えば温度
センサ、湿度センサ、圧力センサと組み合わせて製造す
ることができる。このようにセンサと組み合わせられた
タグを広範囲に配置することにより、相互に区別された
大量の環境状況、例えば気象状況の取得に大いに資する
ことができる。
タグとして、多結晶構造を有する半導体素子を採用し、
その結晶構造に基づいて固有の識別符号を設定すること
により、安価にタグを生産することができる。そしてこ
のようなタグは環境状況を測定するセンサ、例えば温度
センサ、湿度センサ、圧力センサと組み合わせて製造す
ることができる。このようにセンサと組み合わせられた
タグを広範囲に配置することにより、相互に区別された
大量の環境状況、例えば気象状況の取得に大いに資する
ことができる。
【０１７２】また、センサと組み合わせられたタグは、
流体中の圧力を検出して、例えば石油パイプライン中を
移動しつつ石油の温度や圧力を検出して、自己の呈する
固有の識別符号と共にそのセンサ量を外部に知らせるこ
とができる。
流体中の圧力を検出して、例えば石油パイプライン中を
移動しつつ石油の温度や圧力を検出して、自己の呈する
固有の識別符号と共にそのセンサ量を外部に知らせるこ
とができる。
【０１７３】図３１は、上述タグの機能を果たす圧力送
信装置９２３の構成を例示するブロック図である。圧力
送信装置９２３は、圧力センサ回路９２３ａと、識別符
号生成回路９２３ｂと、データ送信部９２３ｃと、アン
テナ９２３ｄを備えている。
信装置９２３の構成を例示するブロック図である。圧力
送信装置９２３は、圧力センサ回路９２３ａと、識別符
号生成回路９２３ｂと、データ送信部９２３ｃと、アン
テナ９２３ｄを備えている。
【０１７４】図３２は圧力センサ回路９２３ａの構造の
一部を示す断面図である。基体９２７上には絶縁膜９２
５，９２４、外装９２６がこの順に積層されている。外
装９２６は圧力送信装置９２３の外部に向けて局所的に
開口されて開口９２９が形成されており、開口９２９は
絶縁膜９２４を露出させる。開口９２９に対向する位置
において基体９２７は圧力センサ回路９２３ａの内部に
向けて選択的に開口しており、空洞９３０が形成されて
いる。開口９２９、空洞９３０に挟まれた位置での絶縁
膜９２４には抵抗体９２８が形成されている。例えば絶
縁膜９２５上に抵抗体９２８を形成し、その後に絶縁膜
９２４を形成する製造工程を採用することができる。
一部を示す断面図である。基体９２７上には絶縁膜９２
５，９２４、外装９２６がこの順に積層されている。外
装９２６は圧力送信装置９２３の外部に向けて局所的に
開口されて開口９２９が形成されており、開口９２９は
絶縁膜９２４を露出させる。開口９２９に対向する位置
において基体９２７は圧力センサ回路９２３ａの内部に
向けて選択的に開口しており、空洞９３０が形成されて
いる。開口９２９、空洞９３０に挟まれた位置での絶縁
膜９２４には抵抗体９２８が形成されている。例えば絶
縁膜９２５上に抵抗体９２８を形成し、その後に絶縁膜
９２４を形成する製造工程を採用することができる。
【０１７５】抵抗体９２８は開口９２９を介して圧力送
信装置９２３の外部、例えば石油パイプライン中の石油
の圧力を受けて変形する。空洞９３０は当該変形を容易
にする。抵抗体９２８の抵抗値は当該変形によって変動
するので、圧力センサ回路９２３ａは圧力送信装置９２
３の外部の圧力を電気信号に変換してデータ送信部９２
３ｃに与える。
信装置９２３の外部、例えば石油パイプライン中の石油
の圧力を受けて変形する。空洞９３０は当該変形を容易
にする。抵抗体９２８の抵抗値は当該変形によって変動
するので、圧力センサ回路９２３ａは圧力送信装置９２
３の外部の圧力を電気信号に変換してデータ送信部９２
３ｃに与える。
【０１７６】識別符号生成回路９２３ｂは、その内部に
図示しない半導体素子を有しており、例えば実施の形態
１で説明された技術を採用して、固有の識別符号を生成
する。当該識別符号はデータ送信部９２３ｃに与えられ
る。
図示しない半導体素子を有しており、例えば実施の形態
１で説明された技術を採用して、固有の識別符号を生成
する。当該識別符号はデータ送信部９２３ｃに与えられ
る。
【０１７７】データ送信部９２３ｃでは識別符号生成回
路９２３ｂから得られた識別符号と、圧力センサ回路９
２３ａから得られた電気信号とに基づいてデータ処理を
行って、その結果をアンテナ９２３ｄを介して外部に送
信する。よって外部から固有の識別信号と石油の圧力と
を対応づけて把握することができる。これにより、石油
の輸送の安全に大いに資することができる。
路９２３ｂから得られた識別符号と、圧力センサ回路９
２３ａから得られた電気信号とに基づいてデータ処理を
行って、その結果をアンテナ９２３ｄを介して外部に送
信する。よって外部から固有の識別信号と石油の圧力と
を対応づけて把握することができる。これにより、石油
の輸送の安全に大いに資することができる。
【０１７８】また、周囲の環境状況に基づいて、圧力送
信装置９２３が周囲に働きかける駆動部を更に備えても
よい。周囲の環境状況を改善する動作を駆動部に行わせ
ることができるからである。
信装置９２３が周囲に働きかける駆動部を更に備えても
よい。周囲の環境状況を改善する動作を駆動部に行わせ
ることができるからである。
【０１７９】例えば血管中を移動しつつ血圧を検出し
て、自己の呈する固有の識別符号と共にそのセンサ量を
外部に知らせることができる。これにより、病気の診断
に大いに資することができる。更にマイクロマシン、あ
るいはＭＥＭＳ（Micro Electro Mechanical System）
のような超小型ロボットと、固有の識別符号を呈する半
導体素子とを組み合わせることもできる。当該マイクロ
マシンは例えば血管の内壁のコレステロールを除去す
る。
て、自己の呈する固有の識別符号と共にそのセンサ量を
外部に知らせることができる。これにより、病気の診断
に大いに資することができる。更にマイクロマシン、あ
るいはＭＥＭＳ（Micro Electro Mechanical System）
のような超小型ロボットと、固有の識別符号を呈する半
導体素子とを組み合わせることもできる。当該マイクロ
マシンは例えば血管の内壁のコレステロールを除去す
る。
【０１８０】図３３は当該マイクロマシン９２３ｅを圧
力送信装置９２３に組み込んだ構造を例示するブロック
図である。データ送信部９２３ｃは上述の石油の圧力を
認識するのと同様にして、血管内部の圧力を認識する。
そして血管内部の圧力が高いと認識すればマイクロマシ
ン９２３ｅを動作させる。血管内部の圧力が高いと認識
する事象としては、例えば当該圧力が所定値よりも高い
こと、あるいは当該圧力の履歴を記憶しており、当該圧
力が所定の期間以上、時間に対して所定の傾きで上昇傾
向にあること、等を採用することができる。
力送信装置９２３に組み込んだ構造を例示するブロック
図である。データ送信部９２３ｃは上述の石油の圧力を
認識するのと同様にして、血管内部の圧力を認識する。
そして血管内部の圧力が高いと認識すればマイクロマシ
ン９２３ｅを動作させる。血管内部の圧力が高いと認識
する事象としては、例えば当該圧力が所定値よりも高い
こと、あるいは当該圧力の履歴を記憶しており、当該圧
力が所定の期間以上、時間に対して所定の傾きで上昇傾
向にあること、等を採用することができる。
【０１８１】図３４はマイクロマシン９２３ｅの構造を
例示するブロック図である。電極９３３，９３４が圧力
送信装置９２３の外部に露出しており、電極９３３，９
３４の間にはスイッチ９３１，交流電源９３２が直列に
接続されている。そしてデータ送信部９２３ｃは、血管
内部の圧力が高いと認識すると、スイッチ９３１をオン
する。これにより電極９３３，９３４の間には交流電圧
が印加される。
例示するブロック図である。電極９３３，９３４が圧力
送信装置９２３の外部に露出しており、電極９３３，９
３４の間にはスイッチ９３１，交流電源９３２が直列に
接続されている。そしてデータ送信部９２３ｃは、血管
内部の圧力が高いと認識すると、スイッチ９３１をオン
する。これにより電極９３３，９３４の間には交流電圧
が印加される。
【０１８２】血管内部の圧力が高いことの原因の一つと
して、血管中にコレステロールが蓄積されていることが
考えられる。よって上述のように、血管内部の圧力が高
いと判断された場合に血管内に、従って血液中に、交流
電圧を印加することでコレステロール分子を誘電泳動に
よって動かすことは望ましい。動かされたコレステロー
ル分子は更に、血液の流れで取り除かれるからである。
して、血管中にコレステロールが蓄積されていることが
考えられる。よって上述のように、血管内部の圧力が高
いと判断された場合に血管内に、従って血液中に、交流
電圧を印加することでコレステロール分子を誘電泳動に
よって動かすことは望ましい。動かされたコレステロー
ル分子は更に、血液の流れで取り除かれるからである。
【０１８３】この機能はセンサとマイクロマシンの組み
合わせによって得られ、もちろんそれ自体で効果があ
る。しかしながら、大量のセンサから同時に情報を得る
場合には、個々のセンサを識別することは非常に重要で
ある。よってセンサと組み合わせられるタグを、固有の
識別符号を呈する半導体素子を用いて製造することには
大きなメリットがある。
合わせによって得られ、もちろんそれ自体で効果があ
る。しかしながら、大量のセンサから同時に情報を得る
場合には、個々のセンサを識別することは非常に重要で
ある。よってセンサと組み合わせられるタグを、固有の
識別符号を呈する半導体素子を用いて製造することには
大きなメリットがある。
【０１８４】上記の各実施の形態に記載された技術は、
半導体素子が多結晶半導体を用いて構成されることは必
須ではない。実施の形態１で説明したように、結晶構造
のような微視的構造の他、不純物濃度のような化学的構
造のばらつきに基づいて識別符号が設定される半導体素
子を採用することができる。
半導体素子が多結晶半導体を用いて構成されることは必
須ではない。実施の形態１で説明したように、結晶構造
のような微視的構造の他、不純物濃度のような化学的構
造のばらつきに基づいて識別符号が設定される半導体素
子を採用することができる。
【０１８５】実施の形態６乃至実施の形態１３において
採用される半導体素子についても多結晶半導体を用いな
くてもよい。不純物濃度のような化学的構造のばらつき
に基づいて識別符号が設定される半導体素子を採用する
ことができる。
採用される半導体素子についても多結晶半導体を用いな
くてもよい。不純物濃度のような化学的構造のばらつき
に基づいて識別符号が設定される半導体素子を採用する
ことができる。
【０１８６】
【発明の効果】この発明のうち請求項１にかかる半導体
装置によれば、素子対毎に決定された２値論理を用い
て、半導体装置に固有の識別符号を得ることができる。
第１及び第２の半導体素子が集積されているので、両者
は環境温度の影響を同程度受ける。従って、両者の特性
を比較した結果は環境温度の影響を受けにくい。その故
に、素子対毎に決定される２値論理、ひいては半導体装
置に固有に設定される識別符号も環境温度の影響を受け
にくい。
装置によれば、素子対毎に決定された２値論理を用い
て、半導体装置に固有の識別符号を得ることができる。
第１及び第２の半導体素子が集積されているので、両者
は環境温度の影響を同程度受ける。従って、両者の特性
を比較した結果は環境温度の影響を受けにくい。その故
に、素子対毎に決定される２値論理、ひいては半導体装
置に固有に設定される識別符号も環境温度の影響を受け
にくい。
【０１８７】一般にゲート電位に対するドレイン電流の
特性は、ＭＯＳトランジスタの構造に敏感である。よっ
てこの発明のうち請求項２にかかる半導体装置が採用す
る特性は、２値論理を決定する根拠として好適である。
特性は、ＭＯＳトランジスタの構造に敏感である。よっ
てこの発明のうち請求項２にかかる半導体装置が採用す
る特性は、２値論理を決定する根拠として好適である。
【０１８８】この発明のうち請求項３にかかる半導体装
置によれば、ワード線に所定の電位を印加することによ
り、素子対の複数から２値論理の複数が決定される。し
かも、一般に、異なる２つのＭＯＳトランジスタに対し
てソース電位、ゲート電位がそれぞれ等しく与えられた
場合、当該２つのＭＯＳトランジスタが与えるドレイン
電流の大小関係は、ソース電位、ゲート電位の大きさに
依存しにくい。従って、識別符号もワード線に与えられ
る電位の変動の影響を受けにくい。
置によれば、ワード線に所定の電位を印加することによ
り、素子対の複数から２値論理の複数が決定される。し
かも、一般に、異なる２つのＭＯＳトランジスタに対し
てソース電位、ゲート電位がそれぞれ等しく与えられた
場合、当該２つのＭＯＳトランジスタが与えるドレイン
電流の大小関係は、ソース電位、ゲート電位の大きさに
依存しにくい。従って、識別符号もワード線に与えられ
る電位の変動の影響を受けにくい。
【０１８９】この発明のうち請求項４にかかる半導体装
置によれば、複数のワード線から一つを選択して所定の
電位を印加することにより、センスアンプ毎にワード線
の数だけ異なる２値論理を得ることができる。
置によれば、複数のワード線から一つを選択して所定の
電位を印加することにより、センスアンプ毎にワード線
の数だけ異なる２値論理を得ることができる。
【０１９０】この発明のうち請求項５、請求項１３にか
かる半導体装置によれば、素子対において２値論理を決
定する根拠となる特性は微視的構造、若しくは化学的構
造の相違に依存する。微視的構造、化学的構造は同一工
程を採用してもランダムに相違し易いので、２値論理ひ
いては識別符号をランダムに発生するのに好適である。
かる半導体装置によれば、素子対において２値論理を決
定する根拠となる特性は微視的構造、若しくは化学的構
造の相違に依存する。微視的構造、化学的構造は同一工
程を採用してもランダムに相違し易いので、２値論理ひ
いては識別符号をランダムに発生するのに好適である。
【０１９１】この発明のうち請求項６にかかる半導体装
置によれば、一対のＭＯＳトランジスタの電気的特性
を、より精度良く比較することができる。
置によれば、一対のＭＯＳトランジスタの電気的特性
を、より精度良く比較することができる。
【０１９２】この発明のうち請求項７にかかる半導体装
置によれば、第１の半導体層素子のソース電極と第２の
半導体素子のソース電極とに対して共通の位置で所定の
固定電位を印加することができる。
置によれば、第１の半導体層素子のソース電極と第２の
半導体素子のソース電極とに対して共通の位置で所定の
固定電位を印加することができる。
【０１９３】この発明のうち請求項８，請求項１５にか
かる半導体装置によれば、２値論理ひいては識別符号を
ランダムに発生するのに好適である。
かる半導体装置によれば、２値論理ひいては識別符号を
ランダムに発生するのに好適である。
【０１９４】この発明のうち請求項９にかかる半導体装
置によれば、平坦な主面に対向する多結晶半導体層も平
坦である。よって多結晶半導体層がゲート電極の段差に
起因して結晶構造が規則的となることを回避でき、その
結晶構造は容易にばらつく。従って当該半導体装置は、
その電気的特性に基づいて固有の識別符号を得るのに好
適である。
置によれば、平坦な主面に対向する多結晶半導体層も平
坦である。よって多結晶半導体層がゲート電極の段差に
起因して結晶構造が規則的となることを回避でき、その
結晶構造は容易にばらつく。従って当該半導体装置は、
その電気的特性に基づいて固有の識別符号を得るのに好
適である。
【０１９５】この発明のうち請求項１０にかかる半導体
装置によれば、チャネル領域に結晶粒の全体が含まれる
確率が高く、結晶粒界が存在する確率も大きい。従っ
て、２値論理をランダムに設定し易い。
装置によれば、チャネル領域に結晶粒の全体が含まれる
確率が高く、結晶粒界が存在する確率も大きい。従っ
て、２値論理をランダムに設定し易い。
【０１９６】この発明のうち請求項１１にかかる半導体
装置によれば、ワード線に所定の電位を印加することに
より、素子対の複数から２値論理の複数が決定される。
装置によれば、ワード線に所定の電位を印加することに
より、素子対の複数から２値論理の複数が決定される。
【０１９７】この発明のうち請求項１２にかかる半導体
装置によれば、複数のワード線から一つを選択して所定
の電位を印加することにより、センスアンプ毎にワード
線の数だけ異なる２値論理を得ることができる。
装置によれば、複数のワード線から一つを選択して所定
の電位を印加することにより、センスアンプ毎にワード
線の数だけ異なる２値論理を得ることができる。
【０１９８】この発明のうち請求項１４にかかる半導体
装置によれば、第１の半導体素子の第１端と第２の半導
体素子の第１端とを共通にでき、これらの間のワード線
の抵抗値を端的に小さくすることができる。
装置によれば、第１の半導体素子の第１端と第２の半導
体素子の第１端とを共通にでき、これらの間のワード線
の抵抗値を端的に小さくすることができる。
【０１９９】この発明のうち請求項１６にかかる半導体
装置によれば、平坦な主面に対向する多結晶半導体層も
平坦である。よって多結晶半導体層がゲート電極の段差
に起因して結晶構造が規則的となることを回避でき、そ
の結晶構造は容易にばらつく。従って当該半導体装置
は、その電気的特性に基づいて固有の識別符号を得るの
に好適である。
装置によれば、平坦な主面に対向する多結晶半導体層も
平坦である。よって多結晶半導体層がゲート電極の段差
に起因して結晶構造が規則的となることを回避でき、そ
の結晶構造は容易にばらつく。従って当該半導体装置
は、その電気的特性に基づいて固有の識別符号を得るの
に好適である。
【０２００】この発明のうち請求項１７にかかる半導体
装置によれば、チャネル領域に結晶粒の全体が含まれる
確率が高く、結晶粒界が存在する確率も大きい。当該半
導体装置は、その電気的特性に基づいて固有の識別符号
を得るのに好適である。
装置によれば、チャネル領域に結晶粒の全体が含まれる
確率が高く、結晶粒界が存在する確率も大きい。当該半
導体装置は、その電気的特性に基づいて固有の識別符号
を得るのに好適である。
【０２０１】この発明のうち請求項１８にかかる半導体
装置によれば、第１のトランジスタのソースと第２のト
ランジスタのソースとに対して共通の位置で電位を印加
することができる。
装置によれば、第１のトランジスタのソースと第２のト
ランジスタのソースとに対して共通の位置で電位を印加
することができる。
【０２０２】この発明のうち請求項１９にかかる半導体
装置によれば、半導体素子の識別符号により、そのアク
セス先に自己がアクセスしたことを了知させることがで
きる。従って、他人になりすます不正行為を困難にする
ことができる。
装置によれば、半導体素子の識別符号により、そのアク
セス先に自己がアクセスしたことを了知させることがで
きる。従って、他人になりすます不正行為を困難にする
ことができる。
【０２０３】この発明のうち請求項２０にかかる半導体
装置によれば、ゲームのバリエーションが豊富となり、
遊戯の楽しみを高めることができる。
装置によれば、ゲームのバリエーションが豊富となり、
遊戯の楽しみを高めることができる。
【０２０４】この発明のうち請求項２１及び請求項２２
にかかるロボットによれば、愛玩の興味を高めて好適で
ある。
にかかるロボットによれば、愛玩の興味を高めて好適で
ある。
【０２０５】この発明のうち請求項２３及び請求項２４
にかかる宝籤の運営方法によれば、半導体素子の識別符
号のランダム性を利用することができる。
にかかる宝籤の運営方法によれば、半導体素子の識別符
号のランダム性を利用することができる。
【０２０６】この発明のうち請求項２５乃至請求項２７
にかかる記録媒体によれば、そのデッドコピーを非常に
困難にすることができる。
にかかる記録媒体によれば、そのデッドコピーを非常に
困難にすることができる。
【０２０７】この発明のうち請求項２８にかかるソフト
ウェア供給方法によれば、ソフトウェアの不正使用を防
止することができる。
ウェア供給方法によれば、ソフトウェアの不正使用を防
止することができる。
【０２０８】この発明のうち請求項２９にかかる電子透
かし方法によれば、データを取り扱った機器の特定が可
能となり、データの不正利用を防止することができる。
かし方法によれば、データを取り扱った機器の特定が可
能となり、データの不正利用を防止することができる。
【０２０９】この発明のうち請求項３０にかかる被認識
物の認識方法によれば、被認識物を視認することなく、
識別符号を介して被認識物を認識することができる。
物の認識方法によれば、被認識物を視認することなく、
識別符号を介して被認識物を認識することができる。
【０２１０】この発明のうち請求項３１にかかる位置検
出方法によれば、識別符号を介して識別符号判定装置の
位置を検出することができる。
出方法によれば、識別符号を介して識別符号判定装置の
位置を検出することができる。
【０２１１】この発明のうち請求項３２にかかる位置検
出方法によれば、移動体が出力された位置を認識するこ
とで、移動を補助することができる。
出方法によれば、移動体が出力された位置を認識するこ
とで、移動を補助することができる。
【０２１２】この発明のうち請求項３３にかかる位置検
出方法によれば、識別符号に基づいて固定物の種類を容
易に判断できる。
出方法によれば、識別符号に基づいて固定物の種類を容
易に判断できる。
【０２１３】この発明のうち請求項３４にかかるデータ
ベースによれば、データベースに基づいて、識別符号を
認識する主体の位置を固定物との関連で認識することが
できる。
ベースによれば、データベースに基づいて、識別符号を
認識する主体の位置を固定物との関連で認識することが
できる。
【０２１４】この発明のうち請求項３５にかかる位置情
報提供方法によれば、識別符号を認識することによって
固定物の位置情報を得る基礎となるデータベースを供給
することができる。
報提供方法によれば、識別符号を認識することによって
固定物の位置情報を得る基礎となるデータベースを供給
することができる。
【０２１５】この発明のうち請求項３６にかかる環境状
況送信装置によれば、多量の環境状況を相互に区別して
外部に知らせることができる。
況送信装置によれば、多量の環境状況を相互に区別して
外部に知らせることができる。
【０２１６】この発明のうち請求項３７にかかる環境状
況送信装置によれば、周囲の環境状況を改善する動作を
駆動部に行わせることができる。
況送信装置によれば、周囲の環境状況を改善する動作を
駆動部に行わせることができる。
【図１】 本発明の実施の形態１にかかる半導体集積回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図２】 本発明に適用可能な薄膜トランジスタの構成
を例示する平面図である。
を例示する平面図である。
【図３】 図２のＡＡ切断線に沿った断面図である。
【図４】 ドレイン電流の環境温度への依存性を示すグ
ラフである。
ラフである。
【図５】 ドレイン電流のゲート電位への依存性を示す
グラフである。
グラフである。
【図６】 本発明の実施の形態２にかかる半導体装置の
構造を例示する断面図である。
構造を例示する断面図である。
【図７】 図６の領域Ａ１，Ａ２における平面図であ
る。
る。
【図８】 薄膜トランジスタを形成する工程を工程順に
例示する断面図である。
例示する断面図である。
【図９】 薄膜トランジスタを形成する工程を工程順に
例示する断面図である。
例示する断面図である。
【図１０】 結晶粒界の長さの頻度分布を示すグラフで
ある。
ある。
【図１１】 結晶粒界の長さの頻度分布を示すグラフで
ある。
ある。
【図１２】 本発明の実施の形態４にかかる半導体集積
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図１３】 本発明の実施の形態４における素子対の構
成を示す回路図である。
成を示す回路図である。
【図１４】 本発明の実施の形態５にかかる半導体集積
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図１５】 本発明の実施の形態５の望ましい変形にか
かる半導体集積回路の構成を示す回路図である。
かる半導体集積回路の構成を示す回路図である。
【図１６】 本発明の実施の形態５の望ましい変形にお
ける素子対の構成を示す回路図である。
ける素子対の構成を示す回路図である。
【図１７】 本発明の実施の形態６の概要を示す概念図
である。
である。
【図１８】 本発明の実施の形態７の概要を示す概念図
である。
である。
【図１９】 本発明の実施の形態８の概要を示す概念図
である。
である。
【図２０】 本発明の実施の形態８の他の概要を示す概
念図である。
念図である。
【図２１】 本発明の実施の形態９の概要を示す概念図
である。
である。
【図２２】 本発明の実施の形態９の他の概要を示す概
念図である。
念図である。
【図２３】 本発明の実施の形態１０の概要を示す概念
図である。
図である。
【図２４】 本発明の実施の形態１０の概要を示す概念
図である。
図である。
【図２５】 本発明の実施の形態１１の概要を示す概念
図である。
図である。
【図２６】 本発明の実施の形態１２の概要を示す概念
図である。
図である。
【図２７】 本発明の実施の形態１３の概要を示す概念
図である。
図である。
【図２８】 本発明の実施の形態１３についてのフロー
チャートである。
チャートである。
【図２９】 本発明の実施の形態１３の変形を示す図で
ある。
ある。
【図３０】 本発明の実施の形態１３の変形を示す概念
図である。
図である。
【図３１】 本発明の実施の形態１４についてのブロッ
ク図である。
ク図である。
【図３２】 本発明の実施の形態１４についての断面図
である。
である。
【図３３】 本発明の実施の形態１４の変形についての
ブロック図である。
ブロック図である。
【図３４】 本発明の実施の形態１４の変形についての
ブロック図である。
ブロック図である。
【図３５】 従来の技術を示す回路図である。
１ 半導体層、２ チャネル領域、５ 結晶粒、６ 結
晶粒界、１０ 多結晶シリコン層、１３，９０４ａ ゲ
ート電極、１１，１２，２１，２２，３１，３２，４
１，４２ 素子対、１１ａ，１１ｂ，２１ａ，２１ｂ，
３１ａ，３１ｂ，４１ａ，４１ｂ ＭＯＳトランジス
タ、１１ｃ，１１ｄ，２１ｃ，２１ｄ，３１ｃ，３１
ｄ，４１ｃ，４１ｄ，１２ｃ，１２ｄ，２２ｃ，２２
ｄ，３２ｃ，３２ｄ，４２ｃ，４２ｄ 抵抗体、９１
多結晶半導体層、１０１ 薄膜トランジスタ、１１０
多結晶シリコン、２０１ 通信網、２０３，２０４，２
０６，２０８，３０１，４０１，４０２，６０５，８０
２，８０４ｂ，９１３ 半導体装置、２０３，２１０
ペット型ロボット、２０５ 冷蔵庫、２０７ 乗用車、
３０３ 乱数発生部、４０１，４０３ ゲーム機、５０
２ａ〜５０２ｄ 半導体装置（籤）、９２３ａ 圧力セ
ンサ回路、９２３ｅ マイクロマシン、９０３ａ ゲー
ト絶縁膜、Ｌ チャネル長、Ｗ チャネル幅。
晶粒界、１０ 多結晶シリコン層、１３，９０４ａ ゲ
ート電極、１１，１２，２１，２２，３１，３２，４
１，４２ 素子対、１１ａ，１１ｂ，２１ａ，２１ｂ，
３１ａ，３１ｂ，４１ａ，４１ｂ ＭＯＳトランジス
タ、１１ｃ，１１ｄ，２１ｃ，２１ｄ，３１ｃ，３１
ｄ，４１ｃ，４１ｄ，１２ｃ，１２ｄ，２２ｃ，２２
ｄ，３２ｃ，３２ｄ，４２ｃ，４２ｄ 抵抗体、９１
多結晶半導体層、１０１ 薄膜トランジスタ、１１０
多結晶シリコン、２０１ 通信網、２０３，２０４，２
０６，２０８，３０１，４０１，４０２，６０５，８０
２，８０４ｂ，９１３ 半導体装置、２０３，２１０
ペット型ロボット、２０５ 冷蔵庫、２０７ 乗用車、
３０３ 乱数発生部、４０１，４０３ ゲーム機、５０
２ａ〜５０２ｄ 半導体装置（籤）、９２３ａ 圧力セ
ンサ回路、９２３ｅ マイクロマシン、９０３ａ ゲー
ト絶縁膜、Ｌ チャネル長、Ｗ チャネル幅。
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/822 Ｇ１１Ｃ 17/00 ３０１Ａ
27/04 ３０４Ｂ
27/112
29/786
Ｆターム(参考） 5B003 AA05 AA10 AB07 AC07 AD01
5F038 AR09 AV06 CA02 DF05 EZ06
EZ20
5F083 CR20 HA02 LA03 NA02 PR42
PR43 PR44 PR52
5F110 AA30 BB03 BB05 CC08 DD05
DD13 EE09 EE42 FF02 FF27
GG02 GG13 GG16 GG28 GG29
HJ13 HM07 NN62 NN72 NN74
(54)【発明の名称】 半導体装置、ロボット、宝籤の運営方法、記録媒体、ソフトウェアの供給方法、電子透かし方
法、被認識物の認識方法、位置検出方法、データベース、位置情報提供方法、並びに環境状況送
信装置
Claims (37)
- 【請求項１】 第１及び第２の半導体素子を有する素子
対の複数を備え、 前記第１の半導体素子と前記第２の半導体素子とが、電
気的特性について比較された結果に基づいて、２値論理
が前記素子対毎に決定される半導体装置。 - 【請求項２】 前記第１の半導体素子と前記第２の半導
体素子のいずれもが、ソース電極、ドレイン電極、ゲー
ト電極を有するＭＯＳトランジスタであり、 前記第１の半導体素子の前記ソース電極と、前記第２の
半導体素子の前記ソース電極とには、所定の固定電位が
共通に印加され、 前記第１の半導体素子と前記第２の半導体素子とが、ゲ
ート電位に対するドレイン電流の特性について比較され
た結果に基づいて、前記２値論理が前記素子対毎に決定
される、請求項１記載の半導体装置。 - 【請求項３】 前記素子対の複数に共通して、前記第１
の半導体素子の前記ゲート電極及び前記第２の半導体素
子の前記ゲート電極に接続される少なくとも一つのワー
ド線を更に備える、請求項２記載の半導体装置。 - 【請求項４】 前記ワード線は複数設けられ、 異なる前記ワード線に接続された前記第１の半導体素子
の前記ドレイン電極が、共通して接続される第１ビット
線と、 異なる前記ワード線に接続された前記第２の半導体素子
の前記ドレイン電極が、共通して接続される第２ビット
線と、 前記第１のビット線と前記第２のビット線に流れる電流
の大きさを比較する、少なくとも一つのセンスアンプと
を更に備える、請求項３記載の半導体装置。 - 【請求項５】 第１の半導体素子及び第２の半導体素子
は、巨視的構造が同一である、請求項１乃至請求項４の
いずれか一つに記載の半導体装置。 - 【請求項６】 前記第１の半導体素子の前記ソース電極
と前記第２の半導体素子の前記ソース電極とは共通の位
置で前記所定の固定電位が印加される、請求項２乃至請
求項４のいずれか一つに記載の半導体装置。 - 【請求項７】 前記第１の半導体素子及び前記第２の半
導体素子は略Ｙ字型の多結晶半導体層において形成され
る、請求項６記載の半導体装置。 - 【請求項８】 前記第１の半導体素子及び第２の半導体
素子は多結晶半導体を用いる、請求項５乃至請求項７の
いずれか一つに記載の半導体装置。 - 【請求項９】 前記第１の半導体素子及び第２の半導体
素子はいずれも、 平坦な主面を有するゲート電極と、 ゲート絶縁膜と、 チャネル領域、ソース領域及びドレイン領域を有し、前
記ゲート絶縁膜を介して、前記主面よりも小さな面積で
前記ゲート電極と対向する多結晶半導体層とを含むＭＯ
Ｓトランジスタである、請求項１乃至請求項５のいずれ
か一つに記載の半導体装置。 - 【請求項１０】 前記第１の半導体素子及び第２の半導
体素子はいずれも、 多結晶半導体で形成されたチャネル領域を有し、 前記チャネル領域のチャネル幅及びチャネル長の少なく
ともいずれか一方が、前記多結晶半導体の結晶粒径の平
均値の１倍乃至１０倍の値に設定される、ＭＯＳトラン
ジスタである、請求項１乃至請求項５のいずれか一つに
記載の半導体装置。 - 【請求項１１】 前記第１の半導体層と前記第２半導体
層のいずれもが、第１端及び第２端を有する抵抗体であ
り、 前記素子対の複数に共通して、前記第１の半導体層の前
記第１端及び前記第２の半導体素子の前記第１端に接続
される少なくとも一つのワード線を更に備える、請求項
１記載の半導体装置。 - 【請求項１２】 前記ワード線は複数設けられ、 異なる前記ワード線に接続された前記第１の半導体素子
の前記第２端が共通して接続される第１ビット線と、 異なる前記ワード線に接続された前記第２の半導体素子
の前記第２端が共通して接続される第２ビット線と、 前記第１のビット線と前記第２のビット線に流れる電流
の大きさを比較する、少なくとも一つのセンスアンプと
を更に備える、請求項１１記載の半導体装置。 - 【請求項１３】 第１の半導体素子及び第２の半導体素
子は、巨視的構造が同一である、請求項１１及び請求項
１２のいずれか一つに記載の半導体装置。 - 【請求項１４】 前記第１の半導体素子及び前記第２の
半導体素子は略Ｙ字型の多結晶半導体層において形成さ
れる、請求項１１及び請求項１２のいずれか一つに記載
の半導体装置。 - 【請求項１５】 前記第１の半導体素子及び第２の半導
体素子は多結晶半導体を用いる、請求項１３及び請求項
１４のいずれか一つに記載の半導体装置。 - 【請求項１６】 平坦な主面を有するゲート電極と、 ゲート絶縁膜と、 チャネル領域、ソース領域及びドレイン領域を有し、前
記ゲート絶縁膜を介して、前記主面よりも小さな面積で
前記ゲート電極と対向する多結晶半導体層とを備える半
導体装置。 - 【請求項１７】 多結晶半導体で形成されたチャネル領
域を有し、 前記チャネル領域のチャネル幅及びチャネル長の少なく
ともいずれか一方が、前記多結晶半導体の結晶粒径の平
均値の１倍乃至１０倍の値に設定される、半導体装置。 - 【請求項１８】 第１乃至第３端を有する略Ｙ字型の多
結晶半導層と、 前記第１端と前記第３端の間の前記多結晶半導体層と、
前記第２端と前記第３端の間の前記多結晶半導体層とに
交差するゲート電極とを備え、 前記第１端は第１のトランジスタの前記ドレインとして
機能し、 前記第２端は第２のトランジスタの前記ドレインとして
機能し、 前記第３端は前記第１及び第２のトランジスタの前記ソ
ースとして機能する半導体装置。 - 【請求項１９】 半導体の結晶構造若しくは化学的構造
のばらつきに基づいて識別符号が得られる半導体素子を
備え、 通信の際に前記識別符号が伝達される半導体装置。 - 【請求項２０】 半導体の結晶構造若しくは化学的構造
のばらつきに基づいて識別符号が得られる半導体素子を
備え、 前記識別符号に基づいたゲームを実行する半導体装置。 - 【請求項２１】 半導体の結晶構造若しくは化学的構造
のばらつきに基づいて識別符号が得られる半導体素子を
備え、 前記識別符号に基づいて個性が設定されるロボット。 - 【請求項２２】 前記半導体素子が移植可能である、請
求項２１記載のロボット。 - 【請求項２３】 半導体の結晶構造若しくは化学的構造
のばらつきに基づいて識別符号が得られる半導体素子を
籤として採用する宝籤の運営方法。 - 【請求項２４】 半導体素子の結晶構造若しくは化学的
構造のばらつきに基づく識別符号に基づいて当選符号を
設定する宝籤の運営方法。 - 【請求項２５】 半導体の結晶構造若しくは化学的構造
のばらつきに基づいて識別符号が得られる半導体装置を
備え、自身が記録するデータは前記識別符号によって暗
号化される、記録媒体。 - 【請求項２６】 前記識別符号は無線を介して外部に識
別される、請求項２５に記載の記録媒体。 - 【請求項２７】 前記半導体装置には無線を介して電源
が供給される、請求項２５及び請求項２６のいずれか一
つに記載の記録媒体。 - 【請求項２８】 半導体の結晶構造若しくは化学的構造
のばらつきに基づいて得た識別符号を用いてソフトウェ
アを暗号化し、 前記ソフトウェアを供給する、ソフトウェアの供給方
法。 - 【請求項２９】 半導体の結晶構造若しくは化学的構造
のばらつきに基づいて得た識別符号を用いて、データに
対して電子透かしを埋め込む電子透かし方法。 - 【請求項３０】 半導体の結晶構造若しくは化学的構造
のばらつきに基づいて得られる識別符号を外部に発信す
る半導体装置を被認識物に埋め込み、 前記識別符号に基づいて前記被認識物を認識する被認識
物の認識方法。 - 【請求項３１】 半導体の結晶構造若しくは化学的構造
のばらつきに基づいて得られる識別符号を外部に発信す
る半導体装置を固定物に埋め込み、 前記識別符号を認識する識別符号判定装置の位置を判断
する、位置検出方法。 - 【請求項３２】 前記識別符号判定装置が前記位置を出
力することにより、前記識別符号判定装置を持った移動
体の移動を補助する請求項３１記載の位置検出方法。 - 【請求項３３】 前記半導体装置は、前記固定物の種類
に対応して設定された固定情報をも外部に発信する、請
求項３１及び請求項３２のいずれか一つに記載の位置検
出方法。 - 【請求項３４】 半導体の結晶構造若しくは化学的構造
のばらつきに基づいて得られる識別符号を外部に発信す
る半導体装置が埋め込まれた固定物と、前記識別符号と
を対応づけて格納するデータベース。 - 【請求項３５】 半導体の結晶構造若しくは化学的構造
のばらつきに基づいて得られる識別符号を外部に発信す
る半導体装置が埋め込まれた固定物の位置情報を提供す
る方法であって、 前記識別符号を読み取るステップと、 前記固定物と、前記識別符号とを対応づけて格納するデ
ータベースを作成するステップと、 前記データベースを供給するステップとを備える、位置
情報提供方法。 - 【請求項３６】 周囲の環境状況を測定する環境センサ
と、 半導体の結晶構造若しくは化学的構造のばらつきに基づ
いて識別符号が得られる半導体装置と、 前記環境センサから得られる前記環境状況と前記識別符
号とを外部に送信する送信部とを備える環境状況送信装
置。 - 【請求項３７】 前記環境状況に基づいて前記周囲に働
きかける駆動部を更に備える、請求項３６記載の環境状
況送信装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002256797A JP2003203994A (ja) | 2001-10-22 | 2002-09-02 | 半導体装置、ロボット、宝籤の運営方法、記録媒体、ソフトウェアの供給方法、電子透かし方法、被認識物の認識方法、位置検出方法、データベース、位置情報提供方法、並びに環境状況送信装置 |
| TW91123314A TW584932B (en) | 2001-10-22 | 2002-10-09 | Semiconductor device |
| DE2002149010 DE10249010A1 (de) | 2001-10-22 | 2002-10-21 | Halbleiterbauelement |
| US10/274,130 US20030075746A1 (en) | 2001-10-22 | 2002-10-21 | Semiconductor device for determining identification code and application thereof |
| KR1020020064176A KR20030033949A (ko) | 2001-10-22 | 2002-10-21 | 반도체장치, 로봇, 복권의 운영방법, 기록매체,소프트웨어의 공급방법, 전자 워터마크 방법, 피인식물의인식방법, 위치검출방법, 위치정보 제공방법 및 환경상황송신장치 |
| CN 02151484 CN1420562A (zh) | 2001-10-22 | 2002-10-22 | 半导体器件、机器人、彩票的运营方法、记录媒体 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-323164 | 2001-10-22 | ||
| JP2001323164 | 2001-10-22 | ||
| JP2002256797A JP2003203994A (ja) | 2001-10-22 | 2002-09-02 | 半導体装置、ロボット、宝籤の運営方法、記録媒体、ソフトウェアの供給方法、電子透かし方法、被認識物の認識方法、位置検出方法、データベース、位置情報提供方法、並びに環境状況送信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003203994A true JP2003203994A (ja) | 2003-07-18 |
Family
ID=26624011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002256797A Pending JP2003203994A (ja) | 2001-10-22 | 2002-09-02 | 半導体装置、ロボット、宝籤の運営方法、記録媒体、ソフトウェアの供給方法、電子透かし方法、被認識物の認識方法、位置検出方法、データベース、位置情報提供方法、並びに環境状況送信装置 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2003203994A (ja) |
| CN (1) | CN1420562A (ja) |
| DE (1) | DE10249010A1 (ja) |
| TW (1) | TW584932B (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005182551A (ja) * | 2003-12-19 | 2005-07-07 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路、半導体回路、及び半導体装置 |
| JP2005277406A (ja) * | 2004-02-25 | 2005-10-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2007087441A (ja) * | 2005-09-20 | 2007-04-05 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
| US7310263B2 (en) | 2005-09-16 | 2007-12-18 | Kabushiki Kaisha Toshiba | ROM storing information by using pair of memory cells |
| JP2008130856A (ja) * | 2006-11-22 | 2008-06-05 | Hitachi Ulsi Systems Co Ltd | 半導体装置と検証方法 |
| US7978515B2 (en) | 2007-03-23 | 2011-07-12 | Sharp Kabushiki Kaisha | Semiconductor storage device and electronic equipment therefor |
| US8384081B2 (en) | 2004-02-25 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2015026408A (ja) * | 2013-07-25 | 2015-02-05 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP2017126396A (ja) * | 2017-03-03 | 2017-07-20 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP6349008B1 (ja) * | 2017-04-13 | 2018-06-27 | 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． | 乱数発生装置及びその制御方法 |
| US10020268B2 (en) | 2016-04-13 | 2018-07-10 | Ememory Technology Inc. | Random number generator device and control method thereof |
| JP2018142396A (ja) * | 2018-05-10 | 2018-09-13 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8008735B2 (en) * | 2006-03-20 | 2011-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Micromachine device with a spatial portion formed within |
| US7642114B2 (en) * | 2006-07-19 | 2010-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Micro electro mechanical device and manufacturing method thereof |
-
2002
- 2002-09-02 JP JP2002256797A patent/JP2003203994A/ja active Pending
- 2002-10-09 TW TW91123314A patent/TW584932B/zh not_active IP Right Cessation
- 2002-10-21 DE DE2002149010 patent/DE10249010A1/de not_active Ceased
- 2002-10-22 CN CN 02151484 patent/CN1420562A/zh active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005182551A (ja) * | 2003-12-19 | 2005-07-07 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路、半導体回路、及び半導体装置 |
| JP4481632B2 (ja) * | 2003-12-19 | 2010-06-16 | 株式会社半導体エネルギー研究所 | 薄膜集積回路 |
| US8384081B2 (en) | 2004-02-25 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2005277406A (ja) * | 2004-02-25 | 2005-10-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP4718863B2 (ja) * | 2004-02-25 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
| US7310263B2 (en) | 2005-09-16 | 2007-12-18 | Kabushiki Kaisha Toshiba | ROM storing information by using pair of memory cells |
| JP2007087441A (ja) * | 2005-09-20 | 2007-04-05 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置 |
| JP2008130856A (ja) * | 2006-11-22 | 2008-06-05 | Hitachi Ulsi Systems Co Ltd | 半導体装置と検証方法 |
| US7978515B2 (en) | 2007-03-23 | 2011-07-12 | Sharp Kabushiki Kaisha | Semiconductor storage device and electronic equipment therefor |
| JP2015026408A (ja) * | 2013-07-25 | 2015-02-05 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| CN104347111A (zh) * | 2013-07-25 | 2015-02-11 | 瑞萨电子株式会社 | 半导体集成电路器件 |
| US10304527B2 (en) | 2013-07-25 | 2019-05-28 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
| US10580484B2 (en) | 2013-07-25 | 2020-03-03 | Renesas Electronics Corporation | Semiconductor integrated circuit device |
| US10020268B2 (en) | 2016-04-13 | 2018-07-10 | Ememory Technology Inc. | Random number generator device and control method thereof |
| JP2017126396A (ja) * | 2017-03-03 | 2017-07-20 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP6349008B1 (ja) * | 2017-04-13 | 2018-06-27 | 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． | 乱数発生装置及びその制御方法 |
| JP2018181397A (ja) * | 2017-04-13 | 2018-11-15 | 力旺電子股▲ふん▼有限公司ｅＭｅｍｏｒｙ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． | 乱数発生装置及びその制御方法 |
| JP2018142396A (ja) * | 2018-05-10 | 2018-09-13 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE10249010A1 (de) | 2003-05-15 |
| CN1420562A (zh) | 2003-05-28 |
| TW584932B (en) | 2004-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003203994A (ja) | 半導体装置、ロボット、宝籤の運営方法、記録媒体、ソフトウェアの供給方法、電子透かし方法、被認識物の認識方法、位置検出方法、データベース、位置情報提供方法、並びに環境状況送信装置 | |
| CN106548127A (zh) | 图像识别方法 | |
| JP4399211B2 (ja) | バイオセンサー | |
| JP3741282B2 (ja) | 入力装置、電子機器及び入力装置の駆動方法 | |
| JP4936862B2 (ja) | Ｍｒａｍリファレンスセルサブアレイおよびその製造方法、ｍｒａｍアレイ、ｍｒａｍセルサブアレイおよびその製造方法、ならびにｍｒａｍセルサブアレイ書込装置 | |
| EP1475740B1 (en) | Capacitance detection device and drive method thereof, fingerprint sensor, and biometrics authentication device | |
| CN102985814B (zh) | 生物传感器及其方法 | |
| JP5444470B2 (ja) | 磁気レーストラック・メモリのためのアレイ・アーキテクチャおよび操作 | |
| US20020034117A1 (en) | Non-volatile semiconductor memory device with magnetic memory cell array | |
| TW200834893A (en) | Mask programmable anti-fuse architecture | |
| JPH10323339A (ja) | リッジ抵抗センサを使用する指紋検出器 | |
| JPH0758234B2 (ja) | 半導体マトリクス型微細面圧分布センサ | |
| JPH09251530A (ja) | 電界指紋センサ装置および関連方法 | |
| JPH06209092A (ja) | 半導体メモリ装置 | |
| CA2297058A1 (en) | Electrode means, with or without functional elements and an electrode device formed of said means | |
| TWI751403B (zh) | 具有非揮發性突觸陣列的神經網路電路及神經晶片 | |
| US20050083768A1 (en) | Active-matrix driving device, electrostatic capacitance detection device, and electronic equipment | |
| US20030075746A1 (en) | Semiconductor device for determining identification code and application thereof | |
| JP6154011B2 (ja) | 半導体装置およびその製造方法 | |
| TW202139074A (zh) | 神經形態裝置及其操作方法 | |
| US20050062485A1 (en) | Capacitance detection apparatus, driving method for the same, fingerprint sensor, and biometric authentication apparatus | |
| Choi et al. | Implementing an artificial synapse and neuron using a Si nanowire ion-sensitive field-effect transistor and indium-gallium-zinc-oxide memristors | |
| JP2006138675A (ja) | 静電容量検出装置 | |
| KR20030033949A (ko) | 반도체장치, 로봇, 복권의 운영방법, 기록매체,소프트웨어의 공급방법, 전자 워터마크 방법, 피인식물의인식방법, 위치검출방법, 위치정보 제공방법 및 환경상황송신장치 | |
| JP2006293721A (ja) | 乱数性抵抗器装置、その製造方法、それを用いた変換個人情報形成方法およびそれを用いた個人認証方式 |