JP2007087441A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2007087441A JP2007087441A JP2005271769A JP2005271769A JP2007087441A JP 2007087441 A JP2007087441 A JP 2007087441A JP 2005271769 A JP2005271769 A JP 2005271769A JP 2005271769 A JP2005271769 A JP 2005271769A JP 2007087441 A JP2007087441 A JP 2007087441A
- Authority
- JP
- Japan
- Prior art keywords
- pair
- memory cell
- transistors
- current
- threshold voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
- G11C16/0458—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates comprising two or more independent floating gates which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
- G11C16/0475—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0491—Virtual ground arrays
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Dram (AREA)
Abstract
【解決手段】2つのトランジスタを一対としてセルに構成され、一対のトランジスタのソースどうしが互いに接続され、一対のトランジスタはそれぞれが電荷蓄積領域を有するように構成され、2ビットの情報を保持可能なメモリセル11の群がマトリックス状に配置されてメモリセルアレイ10を構成する。一対のトランジスタについて、その共通接続のソースの両外側のドレインに接続の一対のビット線を比較対象の単位とする状態で、ビット線群が2入力の差動検出器13に接続され、情報を読み出すときに、メモリセルにおける一対のトランジスタに同時にかつ互いに独立の状態でメモリセル電流I1,I2を流し、比較対象の単位の一対のビット線を介してのそれぞれの電流量を差動検出器で比較して、その差で情報を読み出す。
【選択図】図1
Description
従来のセンスアンプ方式の概略構成を図7に示す。この仮想接地アレイ構成のメモリセルは、複数のメモリセルm、複数のワード線Wおよび複数のビット線Bを有している。メモリセルmは、マトリクス状に配置されている。メモリセルmの各々は、マトリクス内での位置を示すインデックス(x,y)によって示される。メモリセルの各行は、一体的にワード線Wに接続されている。例えば、メモリセルm(1,1) からメモリセルm(M,1) までの第1ラインにおけるメモリセルはすべてワード線W1 に接続されている。メモリセルの各列は、両側に1つずつの2つのビット線に接続されている。例えば、メモリセルm(1,1) からメモリセルm(1,N) までの左列のメモリセルはすべて、一方の側(左)がビット線B1 に接続され、他方の側(右)がビット線B2 に接続されている。概して、メモリセルm(x,y) は、ワード線Wy とビット線Bx およびBx+1 に接続されている。
図6を参照しながら、特許文献1に記載の不揮発性半導体記憶装置について説明する。半導体基板21の表面には、ドレインD1、ソースScおよびドレインD2が間隔をおいて配置されている。ソースScとドレインD1,D2との間の半導体基板21の表面の領域の上部にはトンネル酸化膜31,41を介して、浮遊ゲート32,42が形成され、さらにその上部にはゲート酸化膜33,43が形成され、さらにその上部にはコントロールゲート34,44が形成されている。ソースScにはソース線S0が接続されており、コントロールゲート34,44にはいずれもワード線W0が接続されている。また、ドレインD1,D2には各々ビット線B1およびビット線B1と相補となるビット線B2(以下相補ビット線)が接続されている。ビット線B1および相補ビット線B2は、読み出し動作時には差動増幅器(図示せず)に接続されている。
例えばデータ“1”を書き込む場合は、ビット線B1を電源電圧(例えば5V)、相補ビット線B2を接地電位とする。また、ワード線W0を高電圧(例えば12V)およびソース線S0を接地電圧とする。これにより、ドレインD1の近傍にホットエレクトロンが発生し、浮遊ゲート32に注入される。このとき、ドレインD2の近傍ではホットエレクトロンが発生しないため、浮遊ゲート42には電子は注入されない。このようにして、トランジスタQ1,Q2には互いに論理レベルが反転した相補データが記憶され、メモリセルに“1”データが書き込まれた状態となる。
次に、浮遊ゲート32に電子が注入され、浮遊ゲート42に電子が注入されていない“1”データの書き込み状態にあるとして、このときの読み出し動作について説明する。
データを消去する際には、ソース線S0に高電圧(例えば12V)を印加し、ワード線W0を接地電圧とすることで、トンネル効果により浮遊ゲート32,42に注入されていた電子をドレインD1,D2へ引き抜く。
2つのトランジスタを一対としてセルに構成され、前記一対のトランジスタのソースどうしが互いに接続され、前記一対のトランジスタはそれぞれが電荷蓄積領域を有するように構成され、2ビットの情報を保持可能なメモリセルの群がマトリックス状に配置されてメモリセルアレイを構成し、
前記メモリセルアレイにおいて、マトリックスの各行とも行方向に並ぶ複数のメモリセルのゲートどうしが互いに接続されてワード線に接続され、マトリックスの各列とも列方向に並ぶ複数のメモリセルのドレインどうしおよびソースどうしがそれぞれ互いに接続されてビット線に接続され、
前記メモリセルのいずれにおいても、前記一対のトランジスタについて、その共通接続のソースの両外側のドレインに接続の一対のビット線を比較対象の単位とする状態で、ビット線群が2入力の差動検出器に接続され、
前記メモリセルに保持されている情報を読み出すときに、前記メモリセルにおける前記一対のトランジスタに同時にかつ互いに独立の状態でメモリセル電流を流し、前記比較対象の単位の一対のビット線を介してのそれぞれの電流量を前記差動検出器で比較して、その差で情報を読み出すように構成されている。
図1は本発明の実施の形態1における不揮発性半導体記憶装置の構成を示すブロック回路図である。図1において、10はメモリセル11の群がマトリックス状に配置されて構成されたメモリセルアレイである。個々のメモリセル11は、2つのMOS(Metal Oxide Semiconductor)型のトランジスタQ1,Q2を一対としてセルに構成されている。一対のトランジスタQ1,Q2は、そのソースどうしが互いに接続されている。C11,C12はトランジスタQ1中に有する2つの電荷蓄積領域であり、C21,C22はトランジスタQ2中に有する2つの電荷蓄積領域である。これで、2ビットの情報を保持可能になっている。B1,B2,B3,B4,B5はメモリセル11のビット線であり、ビット線B1,B2はトランジスタQ1のドレインまたはソースに相当する部分に電気的に接続されており、ビット線B2,B3はトランジスタQ2のソースまたはドレインに相当する部分に電気的に接続されている。
図4は本発明の実施の形態2の不揮発性半導体記憶装置における概略構成図である。
図5は本発明の実施の形態3における不揮発性半導体記憶装置の構成を示すブロック回路図である。
11 メモリセル
12 2−wayデコーダ
13 差動検出器
14,15 電流加算器
16 センスアンプ
17 レファレンス電流発生器
18 切り替え手段
Q1,Q2 メモリセルにおける一対のトランジスタ
C11,C12,C21,C22 電荷蓄積領域
B1,B2,B3,B4,B5 ビット線
W1,W2,W3 ワード線
Claims (11)
- 2つのトランジスタを一対としてセルに構成され、前記一対のトランジスタのソースどうしが互いに接続され、前記一対のトランジスタはそれぞれが電荷蓄積領域を有するように構成され、2ビットの情報を保持可能なメモリセルの群がマトリックス状に配置されてメモリセルアレイを構成し、
前記メモリセルアレイにおいて、マトリックスの各行とも行方向に並ぶ複数のメモリセルのゲートどうしが互いに接続されてワード線に接続され、マトリックスの各列とも列方向に並ぶ複数のメモリセルのドレインどうしおよびソースどうしがそれぞれ互いに接続されてビット線に接続され、
前記メモリセルのいずれにおいても、前記一対のトランジスタについて、その共通接続のソースの両外側のドレインに接続の一対のビット線を比較対象の単位とする状態で、ビット線群が2入力の差動検出器に接続され、
前記メモリセルに保持されている情報を読み出すときに、前記メモリセルにおける前記一対のトランジスタに同時にかつ互いに独立の状態でメモリセル電流を流し、前記比較対象の単位の一対のビット線を介してのそれぞれの電流量を前記差動検出器で比較して、その差で情報を読み出すように構成された不揮発性半導体記憶装置。 - 前記一対のトランジスタのそれぞれは、前記電荷蓄積領域をゲート直下のドレイン近傍とソース近傍とに互いに独立に有している請求項1に記載の不揮発性半導体記憶装置。
- 前記ビット線群は、前記差動検出器に対する配線長さが互いに等しくされている請求項1または請求項2に記載の不揮発性半導体記憶装置。
- 前記メモリセルに保持される情報を書き換えるときは、前記一対のトランジスタのそれぞれに接続の前記一対のビット線に流す電流量の大小関係を逆にして、前記一対のトランジスタにおけるゲートしきい値電圧を変化させる請求項1から請求項3までのいずれかに記載の不揮発性半導体記憶装置。
- 前記情報書き換えにおける前記ゲートしきい値電圧の変化は、前記ゲートしきい値電圧の低い側のトランジスタの前記ゲートしきい値電圧を上昇させることで実行される請求項1から請求項4までのいずれかに記載の不揮発性半導体記憶装置。
- 前記比較対象の単位の一対のビット線のそれぞれは、前記差動検出器との間に電流加算器が挿入されている請求項1から請求項5までのいずれかに記載の不揮発性半導体記憶装置。
- さらに、センスアンプと、前記センスアンプに対するレファレンス電流発生器と、前記メモリセルアレイを前記差動検出器と前記センスアンプとに接続切り替えする切り替え手段とを備えた請求項1から請求項6までのいずれかに記載の不揮発性半導体記憶装置。
- 2つのトランジスタを一対としてセルに構成されたメモリセルの群がマトリックス状に配置されたメモリセルアレイであって、
前記メモリセルのいずれにおいても、前記一対のトランジスタのソースどうしが互いに接続され、前記一対のトランジスタはそれぞれが電荷蓄積領域を有するように構成されて、2ビットの情報を保持可能に構成され、
マトリックスの各行とも行方向に並ぶ複数のメモリセルのゲートどうしが互いに接続されてワード線を構成し、マトリックスの各列とも列方向に並ぶ複数のメモリセルのドレインどうしおよびソースどうしがそれぞれ互いに接続されてビット線を構成し、
前記メモリセルのいずれにおいても、前記一対のトランジスタについて、その共通接続のソースの両外側のドレインに接続の一対のビット線が、2入力の差動検出で比較対象の単位とされるように組み合わされ、
前記メモリセルに保持されている情報が読み出されるときに、前記メモリセルにおける前記一対のトランジスタに同時にかつ互いに独立の状態でメモリセル電流を流し、前記比較対象の単位の一対のビット線を介してのそれぞれのメモリセル電流が差動検出されるように構成されているメモリセルアレイ。 - 前記一対のトランジスタのそれぞれは、前記電荷蓄積領域をゲート直下のドレイン近傍とソース近傍とに互いに独立に有している請求項8に記載のメモリセルアレイ。
- 前記メモリセルに保持される情報を書き換えるときは、前記一対のトランジスタのそれぞれに接続の前記一対のビット線に流す電流量の大小関係を逆にして、前記一対のトランジスタにおけるゲートしきい値電圧を変化させる請求項8または請求項9に記載のメモリセルアレイ。
- 前記情報書き換えにおける前記ゲートしきい値電圧の変化は、前記ゲートしきい値電圧の低い側のトランジスタの前記ゲートしきい値電圧を上昇させることで実行される請求項8から請求項10までのいずれかに記載のメモリセルアレイ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005271769A JP2007087441A (ja) | 2005-09-20 | 2005-09-20 | 不揮発性半導体記憶装置 |
US11/523,564 US7420844B2 (en) | 2005-09-20 | 2006-09-20 | Non-volatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005271769A JP2007087441A (ja) | 2005-09-20 | 2005-09-20 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007087441A true JP2007087441A (ja) | 2007-04-05 |
Family
ID=37883874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005271769A Pending JP2007087441A (ja) | 2005-09-20 | 2005-09-20 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7420844B2 (ja) |
JP (1) | JP2007087441A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008077725A (ja) * | 2006-09-20 | 2008-04-03 | Sharp Corp | 半導体記憶装置および電子機器 |
JP2008077727A (ja) * | 2006-09-20 | 2008-04-03 | Sharp Corp | 半導体記憶装置及び電子機器 |
JP2009010104A (ja) * | 2007-06-27 | 2009-01-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2011103158A (ja) * | 2009-11-11 | 2011-05-26 | Rohm Co Ltd | 半導体不揮発記憶回路 |
JP2011192329A (ja) * | 2010-03-12 | 2011-09-29 | Seiko Epson Corp | 不揮発性記憶装置、集積回路装置及び電子機器 |
JP2020535574A (ja) * | 2017-09-14 | 2020-12-03 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | プログラミング動作を最適化することによって推論エンジンを実装するためのシステム及び方法 |
WO2022059378A1 (ja) * | 2020-09-18 | 2022-03-24 | ローム株式会社 | 不揮発性メモリ |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI355664B (en) * | 2006-09-29 | 2012-01-01 | Macronix Int Co Ltd | Method of reading a dual bit memory cell |
JP2009272028A (ja) * | 2008-04-07 | 2009-11-19 | Renesas Technology Corp | 半導体集積回路およびその動作方法 |
JP2009266339A (ja) * | 2008-04-28 | 2009-11-12 | Panasonic Corp | 半導体記憶装置とその半導体記憶装置を用いた電子機器 |
CN102005243B (zh) * | 2009-08-31 | 2014-02-05 | 中芯国际集成电路制造(上海)有限公司 | 差分闪存器件及提高差分闪存器件耐久性的方法 |
CN102024496B (zh) * | 2009-09-11 | 2013-12-04 | 中芯国际集成电路制造(上海)有限公司 | 闪存系统及其逻辑状态读取方法和编程方法 |
CN114171091B (zh) * | 2022-02-14 | 2022-05-03 | 杭州领开半导体技术有限公司 | 组对结构非易失性存储阵列的数据读取方法 |
CN115954034B (zh) * | 2023-03-09 | 2023-05-16 | 杭州领开半导体技术有限公司 | 组对结构非易失性存储器的读取方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0481946A (ja) * | 1990-07-25 | 1992-03-16 | Fujitsu Ltd | 記憶装置のディスタンスアクセスにおけるバンクビジー制御方式 |
JPH06268180A (ja) * | 1993-03-17 | 1994-09-22 | Kobe Steel Ltd | 不揮発性半導体記憶装置 |
JPH0798996A (ja) * | 1993-01-12 | 1995-04-11 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH11185481A (ja) * | 1997-12-19 | 1999-07-09 | Sanyo Electric Co Ltd | 半導体記憶装置 |
JP2001057093A (ja) * | 1999-08-10 | 2001-02-27 | Fujitsu Ltd | 非導電性のチャージトラップゲートを利用した多ビット不揮発性メモリ |
JP2003203994A (ja) * | 2001-10-22 | 2003-07-18 | Mitsubishi Electric Corp | 半導体装置、ロボット、宝籤の運営方法、記録媒体、ソフトウェアの供給方法、電子透かし方法、被認識物の認識方法、位置検出方法、データベース、位置情報提供方法、並びに環境状況送信装置 |
JP2004079602A (ja) * | 2002-08-12 | 2004-03-11 | Fujitsu Ltd | トラップ層を有する不揮発性メモリ |
JP2004349349A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶装置及び携帯電子機器 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0981016A (ja) * | 1995-09-19 | 1997-03-28 | Fujitsu Ltd | 電子写真画像形成装置 |
JP3990485B2 (ja) * | 1997-12-26 | 2007-10-10 | 株式会社ルネサステクノロジ | 半導体不揮発性記憶装置 |
US6411549B1 (en) * | 2000-06-21 | 2002-06-25 | Atmel Corporation | Reference cell for high speed sensing in non-volatile memories |
JP4467815B2 (ja) * | 2001-02-26 | 2010-05-26 | 富士通マイクロエレクトロニクス株式会社 | 不揮発性半導体メモリの読み出し動作方法および不揮発性半導体メモリ |
JP2003257192A (ja) * | 2002-03-06 | 2003-09-12 | Mitsubishi Electric Corp | 半導体記憶装置および不揮発性半導体記憶装置 |
EP1378800B1 (en) * | 2002-07-02 | 2013-12-18 | Brother Kogyo Kabushiki Kaisha | Developer filling method |
JP4320168B2 (ja) * | 2002-12-24 | 2009-08-26 | 京セラミタ株式会社 | トナー補給容器 |
-
2005
- 2005-09-20 JP JP2005271769A patent/JP2007087441A/ja active Pending
-
2006
- 2006-09-20 US US11/523,564 patent/US7420844B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0481946A (ja) * | 1990-07-25 | 1992-03-16 | Fujitsu Ltd | 記憶装置のディスタンスアクセスにおけるバンクビジー制御方式 |
JPH0798996A (ja) * | 1993-01-12 | 1995-04-11 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JPH06268180A (ja) * | 1993-03-17 | 1994-09-22 | Kobe Steel Ltd | 不揮発性半導体記憶装置 |
JPH11185481A (ja) * | 1997-12-19 | 1999-07-09 | Sanyo Electric Co Ltd | 半導体記憶装置 |
JP2001057093A (ja) * | 1999-08-10 | 2001-02-27 | Fujitsu Ltd | 非導電性のチャージトラップゲートを利用した多ビット不揮発性メモリ |
JP2003203994A (ja) * | 2001-10-22 | 2003-07-18 | Mitsubishi Electric Corp | 半導体装置、ロボット、宝籤の運営方法、記録媒体、ソフトウェアの供給方法、電子透かし方法、被認識物の認識方法、位置検出方法、データベース、位置情報提供方法、並びに環境状況送信装置 |
JP2004079602A (ja) * | 2002-08-12 | 2004-03-11 | Fujitsu Ltd | トラップ層を有する不揮発性メモリ |
JP2004349349A (ja) * | 2003-05-20 | 2004-12-09 | Sharp Corp | 半導体記憶装置及び携帯電子機器 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008077725A (ja) * | 2006-09-20 | 2008-04-03 | Sharp Corp | 半導体記憶装置および電子機器 |
JP2008077727A (ja) * | 2006-09-20 | 2008-04-03 | Sharp Corp | 半導体記憶装置及び電子機器 |
JP2009010104A (ja) * | 2007-06-27 | 2009-01-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
JP2011103158A (ja) * | 2009-11-11 | 2011-05-26 | Rohm Co Ltd | 半導体不揮発記憶回路 |
JP2011192329A (ja) * | 2010-03-12 | 2011-09-29 | Seiko Epson Corp | 不揮発性記憶装置、集積回路装置及び電子機器 |
JP2020535574A (ja) * | 2017-09-14 | 2020-12-03 | シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. | プログラミング動作を最適化することによって推論エンジンを実装するためのシステム及び方法 |
JP7116787B2 (ja) | 2017-09-14 | 2022-08-10 | シリコン ストーリッジ テクノロージー インコーポレイテッド | プログラミング動作を最適化することによって推論エンジンを実装するためのシステム及び方法 |
WO2022059378A1 (ja) * | 2020-09-18 | 2022-03-24 | ローム株式会社 | 不揮発性メモリ |
Also Published As
Publication number | Publication date |
---|---|
US20070064490A1 (en) | 2007-03-22 |
US7420844B2 (en) | 2008-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007087441A (ja) | 不揮発性半導体記憶装置 | |
JP3888808B2 (ja) | Nand型不揮発性メモリ | |
US9019771B2 (en) | Dielectric charge trapping memory cells with redundancy | |
JP4504397B2 (ja) | 半導体記憶装置 | |
JP5295708B2 (ja) | 不揮発性半導体記憶装置 | |
KR100660534B1 (ko) | 불휘발성 메모리 장치의 프로그램 검증방법 | |
KR100935889B1 (ko) | 플래시 메모리 장치에서의 e - fuse 데이터 저장 방법 | |
KR20050084090A (ko) | 정확한 메모리 읽기 연산을 위한 회로 | |
KR100589925B1 (ko) | 비휘발성 반도체 기억 장치 | |
TW201011753A (en) | Memory and reading method thereof | |
US20070140009A1 (en) | Virtual ground type nonvolatile semiconductor memory device | |
US7436716B2 (en) | Nonvolatile memory | |
JP2007200512A (ja) | 半導体記憶装置 | |
JP3693504B2 (ja) | メモリデバイス | |
JP2011159355A (ja) | 半導体記憶装置 | |
JP2004199738A (ja) | 不揮発性記憶装置 | |
JP2007005448A (ja) | 不揮発性半導体記憶装置 | |
US6853586B2 (en) | Non-volatile memory architecture and method thereof | |
JP2006294102A (ja) | 半導体記憶装置 | |
JP2004055081A (ja) | 不揮発性半導体記憶装置 | |
JPH1055697A (ja) | 不揮発性半導体記憶装置 | |
JP4196191B2 (ja) | 不揮発性半導体記憶装置及びその制御方法 | |
JP4607166B2 (ja) | 半導体記憶装置 | |
KR100783999B1 (ko) | 불휘발성 메모리 장치의 독출 방법 | |
JP2011216169A (ja) | 半導体メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110422 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120117 |