JP3693504B2 - メモリデバイス - Google Patents
メモリデバイス Download PDFInfo
- Publication number
- JP3693504B2 JP3693504B2 JP21791698A JP21791698A JP3693504B2 JP 3693504 B2 JP3693504 B2 JP 3693504B2 JP 21791698 A JP21791698 A JP 21791698A JP 21791698 A JP21791698 A JP 21791698A JP 3693504 B2 JP3693504 B2 JP 3693504B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- mos transistor
- function setting
- floating gate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 claims description 85
- 230000006870 function Effects 0.000 claims description 45
- 238000010586 diagram Methods 0.000 description 10
- 101150005267 Add1 gene Proteins 0.000 description 5
- 230000004044 response Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 101150014859 Add3 gene Proteins 0.000 description 1
- 101150060298 add2 gene Proteins 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Description
【０００１】
【発明の属する技術分野】
本発明は、フローティングゲートを有するＭＯＳトランジスタを利用した不揮発性メモリデバイスに関し、消費電流が小さく且つ読み出しを高速化できるメモリデバイスに関する。
【０００２】
【従来の技術】
フローティングゲートを有するＭＯＳトランジスタをメモリセルとして利用する不揮発性メモリは、大容量で記憶したデータが不揮発性であることから、広く利用されている。特に、消去単位を比較的大きなブロックに限定して回路構成を簡略化したフラッシュメモリは、広く普及している。
【０００３】
かかるフラッシュメモリには、データを記憶する通常のメモリブロック以外に、それより容量が小さいブートブロックを有するデバイスがある。かかるブートブロックは、例えばフラッシュメモリが搭載されているシステムの起動時に、無条件にアクセスされる領域であり、システムの起動時に必要になるＢＩＯＳ等のシステム情報が記憶されている領域である。この様なブートブロックには、ブロックの上位アドレス側に配置されているトップブートブロックと、下位アドレス側に配置されているボトムブートブロックとが存在する。これらの違いは、最初にアクセスするブロック選択アドレスを、上位側のアドレスにするか下位側のアドレスにするかの違いだけであり、ブートブロック内のメモリデバイスは同じである。
【０００４】
上記の様なブートブロックを有するフラッシュメモリは、ユーザの要求に応じてトップブートブロック型か、ボトムブートブロック型かにする必要がある。したがって、同一のメモリデバイスを製造し、ユーザの要求に応じてどちらの型にすべきかの情報を機能設定メモリに記憶し、その機能設定ビットに応じてブロック選択アドレスＡｄｄ１を切り換えることが行われる。
【０００５】
図６は、従来の機能設定メモリの構成例を示す図である。従来のメモリの構成は、通常のメモリセルと同様に、フローティングゲートを有しデータを記憶するＭＯＳトランジスタＴ３とその負荷トランジスタＴ２とが、電源ＶｃｃとＧＮＤ間に直列接続される。負荷トランジスタＴ２は、例えばＮチャネル型のデプレッション型トランジスタであり、そのゲートはグランド電位に維持され、所定のインピーダンスを有して常時導通状態である。また、ＭＯＳトランジスタＴ３は、フローティングゲートＦＧを有し、そのフローティングゲートＦＧに電子を注入する書き込み（プログラム）によりその閾値電圧が高くなり、フローティングゲートＦＧから電子を引き抜く消去によりその閾値電圧が低くなる。従って、コントロールゲートＣＧに、両閾値電圧の中間の電圧を印加することにより、ＭＯＳトランジスタＴ３は、記憶データに応じて導通または非導通となる。
【０００６】
また、ＭＯＳトランジスタＴ３のフローティングゲートＦＧへの電子の注入及び引き抜きの為には、そのソース、ドレインに所定の制御電圧を印加する必要がある。しかしながら、ＭＯＳトランジスタＴ３は負荷トランジスタＴ２と共に図示される回路構成をとるので、かかる制御電圧の印加が困難である。そこで、フローティングゲートＦＧを共通に有する書き込み、消去用のトランジスタＴ４が別途設けられる。そして、このトランジスタＴ４を介して、フローティングゲートＦＧへの電子の注入と引き抜き動作が行われる。
【０００７】
かかるメモリの読み出しは、コントロールゲートＣＧに上記の両閾値電圧の中間電圧を印加することで、トランジスタＴ３を導通又は非道通にし、トランジスタＴ２，Ｔ３の接続点ｎ１２の電圧を検出する。接続点ｎ１２の電圧がインバータ１０，１１を介して出力ＯＵＴから読み出される。書き込みがなされている場合は、トランジスタＴ３が非導通となり、接続点ｎ１２はＨレベルとなり、出力ＯＵＴもＨレベルとなる。また、消去状態の場合は、トランジスタＴ３が導通し、接続点ｎ１２はＬレベルとなり、出力ＯＵＴもＬレベルとなる。
【０００８】
【発明が解決しようとする課題】
図６に示されたメモリデバイス構成では、トランジスタＴ３が消去状態の場合、コントロールゲートＣＧに読み出し時の電圧を印加すると、トランジスタＴ３が導通し、電源ＶｃｃからトランジスタＴ２，Ｔ３及びグランドに貫通電流が流れる。かかる電流は、消費電流の増大を招くので、読み出しを行わないパワーダウン状態では、コントロールゲートＣＧをグランド電位に維持して、トランジスタＴ３の消去状態か書き込み状態かにかかわらず貫通電流が流れないようにする必要がある。そして、アクティブ状態に遷移してデータを読み出す時のみ、コントロールゲートＣＧの電位をグランドから所定の読み出し電位まで上昇させる。
【０００９】
従って、図６に示したメモリデバイス構成の機能設定メモリを利用する場合、アクティブ状態になると、通常のメモリへのアクセスをする前に、その機能設定メモリのコントロールゲートＣＧを立ち上げて設定情報を読み出す必要があり、アクセス時間が長くなる。
【００１０】
大容量化されたフラッシュメモリの不良ビットを救済する為に冗長メモリセルアレイを設け、その不良ビットのアドレスを記憶する冗長ＲＯＭに、図６の如きメモリデバイスを利用する場合も、メモリへのアクセスのたびに、その冗長ＲＯＭの読み出しの為にメモリデバイスのコントロールゲートＣＧの立ち上げを行う必要がある。従って、かかる冗長ＲＯＭも広い概念では機能設定メモリの一種であり、図６の如きメモリデバイスでは、高速化の弊害となる。
【００１１】
そこで、本発明の目的は、上記従来の課題を解決し、低消費電流で読み出し速度が速いメモリデバイスを提供することにある。
【００１２】
更に、本発明の目的は、コントロールゲートの電位を一定に保っても貫通電流が流れないメモリデバイスを提供することにある。
【００１３】
【課題を解決するための手段】
上記の目的を達成する為に、本発明は、不揮発性のメモリデバイスにおいて、
電源間に直列に接続され、電気的に書き込み及び消去される第１及び第２のフローティングゲート型のＭＯＳトランジスタと、
前記第１及び第２のＭＯＳトランジスタの接続点に接続される出力端子とを有し、
前記第１のＭＯＳトランジスタに書き込みを行い前記第２のＭＯＳトランジスタに消去を行うことで第１のデータを記憶し、前記第１のＭＯＳトランジスタに消去を行い前記第２のＭＯＳトランジスタに書き込みを行うことで第２のデータを記憶することを特徴とする。
【００１４】
上記のメモリデバイスによれば、両トランジスタのコントロールゲートに読み出し電圧を印加しても、一方のトランジスタのみしか導通しないので、電源間に貫通電流が流れることがない。従って、コントロールゲートを読み出し電圧レベルに維持することで、消費電流の増大を伴うことなく読み出し時間を短くすることができる。
【００１５】
更に、上記の目的を達成する為に、本発明は、フローティングゲート型のメモリセルを複数有する不揮発性のメモリデバイスにおいて、
前記メモリセルを有する複数の通常メモリブロックと、
前記メモリセルを有するブートメモリブロックと、
ブロック選択アドレスを供給され、前記複数の通常メモリブロック及びブートメモリブロックを選択するブロックデコーダと、
前記ブロックデコーダに供給するブロック選択アドレスを機能設定ビットに応じて反転または非反転するアドレス供給部と、
前記機能設定ビットを記憶する機能設定メモリとを有し、
前記機能設定メモリは、電源間に直列に接続され、電気的に書き込み及び消去される第１及び第２のフローティングゲート型のＭＯＳトランジスタと、前記第１及び第２のＭＯＳトランジスタの接続点に接続される出力端子とを有し、前記第１のＭＯＳトランジスタに書き込みを行い前記第２のＭＯＳトランジスタに消去を行うことで第１のデータを記憶し、前記第１のＭＯＳトランジスタに消去を行い前記第２のＭＯＳトランジスタに書き込みを行うことで第２のデータを記憶することを特徴とする。
【００１６】
上記の発明によれば、機能設定メモリのトランジスタのフローティングゲートを読み出し電圧に維持することで、消費電流の増大を伴うことなく、その記憶データを出力端に出力し続けることができ、読み出し速度を速くすることが可能になる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面に従って説明する。しかしながら、本発明の技術的範囲がその実施の形態に限定されるものではない。
【００１８】
図１は、フラッシュメモリ等の不揮発性メモリの全体構成図である。メモリセルアレイ２０は、この例では、通常ブロックＢ０〜Ｂ６と、ブートブロックＢ７，Ｂ８とを有する、ブートブロックＢ７，Ｂ８は、通常ブロックよりも小さい容量である。行アドレスＡｄｄ２が行アドレスバッファ２１に供給され、その行アドレスが行デコーダ２２でデコードされ、所定のワード線ＷＬが選択される。また、列アドレスＡｄｄ３が列アドレスバッファ２３に供給され、その列アドレスが列デコーダ２４でデコードされ、コラムスイッチ回路２５により所定のビット線ＢＬが選択される。
【００１９】
コラムスイッチ回路２５により選択されたビット線は、読み出しまたは書き込みの為に、センスアンプ２６や入力バッファ２７に接続される。センスアンプ２６及び入力バッファ２７は、更に入出力バッド２８に接続される。
【００２０】
メモリセルアレイ２０内のメモリセルへの書き込み（プログラム）、消去、読み出しの為に、高電圧Ｖpp発生回路３３、プログラム電圧Ｖprog発生回路３１、消去電圧Ｖer発生回路３２、及び負電圧Ｖng発生回路３４が設けられる。更に、メモリセルのソース線ＳＬの状態を制御するセルソース制御回路３６が設けられる。
【００２１】
メモリセルアレイ２０内のブロックを選択する為に、ブロック選択アドレスＡｄｄ１が供給されるブロックアドレスバッファ２９と、そのブロック選択アドレスをデコードするブロックデコーダ３０とが設けられる。このブロックアドレスバッファは、単にブロック選択アドレスを入力してデコーダ３０に供給するだけでなく、機能設定メモリ３５からの機能設定ビットＦＳに応じて、ブロック選択アドレスを反転または非反転する機能を有するアドレス供給回路でもある。
【００２２】
ブートブロックＢ７，Ｂ８は、メモリセルアレイ２０内において、ブロック選択アドレスが下位側の位置に配置される。従って、ブロックデコーダ３０に供給されるブロック選択アドレスが、Ｂ７，Ｂ８を選択するアドレスの場合に、ブートブロックの選択が行われる。即ち、ブロック選択信号ＢＳに応答して、行デコーダ２２は、対応するブートブロックＢ７，Ｂ８内のワード線ＷＬを選択し、列デコーダ２４は、対応するブートブロックＢ７，Ｂ８内のビット線ＢＬを選択する。
【００２３】
一方、ユーザの要求によりブロック選択アドレスが上位側に位置するトップブートブロックが指定される場合は、機能設定メモリ３５内にそれを指定する機能設定ビットを記憶する。従って、その機能設定ビットＦＳに応答して、ブロックアドレス供給回路２９内にて、供給されるアドレスＡｄｄ１を反転させることで、見かけ上はトップブートブロック対応のメモリデバイスとすることができる。また、ユーザの要求によりブロック選択アドレスが下位側に位置するボトムブートブロックが指定される場合は、同様に、機能設定メモリ３５内にそれを指定する機能設定ビットを記憶する。従って、その機能設定ビットＦＳに応答して、ブロックアドレス供給回路２９内にて、供給されるアドレスＡｄｄ１を非反転でブロックデコーダに供給する。その結果、ボトムブートブロック対応のメモリデバイスとすることができる。
【００２４】
この様に、機能設定メモリ３５内にその機能を設定する情報を記憶させることで、同じメモリセルアレイ構成のメモリデバイスでも、トップブートブロック形式とボトムブートブロック形式とに併用させることができ、生産効率を上げることができる。
【００２５】
図２は、メモリセルアレイの構成図である。ワード線ＷＬ0 〜ＷＬm とビット線ＢＬ0 〜ＢＬn の交差位置に、フローティングゲート型のＮチャネルＭＯＳトランジスタからなるメモリセルＭＣ00〜ＭＣmnが設けられる。また、メモリセルのトランジスタのドレイン端子は、それぞれ対応するビット線ＢＬ0 〜ＢＬn に接続され、コントロールゲートは、ワード線ＷＬ 0〜ＷＬm に接続される。そして、メモリセルトランジスタのソース端子は、ソース線ＳＬ0 〜ＳＬm を介してソース制御回路３６に接続される。
【００２６】
かかるメモリセルアレイ内のメモリセルへの書き込み（プログラム）、消去、読み出し動作は以下の通りである。先ず、書き込み（プログラム）は、ワード線ＷＬに電源Ｖccよりも高い電圧Ｖpp（例えば１０Ｖ）を印加し、ビット線ＢＬにプログラム電圧Ｖprog（３〜５Ｖ）を印加し、ソース線ＳＬをグランド電位にする。その結果、フローティングゲート内に電子が注入され、メモリセルトランジスタの閾値電圧が上昇する。
【００２７】
消去は、ワード線ＷＬに負電圧Ｖngを印加し、ビット線ＢＬをフローティングにし、ソース線ＳＬに消去電圧Ｖer（例えば５ＶまたはＶcc）を印加する。その結果、フローティングゲート内の電子が引き抜かれ、メモリセルトランジスタの閾値電圧が低下する。
【００２８】
読み出しは、ワード線ＷＬにプログラム時の閾値電圧と消去時の閾値電圧との中間の電圧を印加し、プログラム状態か消去状態かによりメモリセルトランジスタを非導通または導通させ、その状態をビット線ＢＬを介してセンスアンプ２６により検出する。
【００２９】
以上の通り、メモリセルアレイ内のメモリセルへの書き込み（プログラム）、消去、読み出しは、それぞれのワード線、ビット線、ソース線の電位或いは状態を制御することで行われる。
【００３０】
図３は、機能設定メモリに利用されるメモリデバイスの回路図である。このメモリデバイスは、フローティングゲート型の第１のＮチャネルＭＯＳトランジスタＴ５と第２のＮチャネルＭＯＳトランジスタＴ６とを、グランドと電源Ｖccとの間に直列接続して構成される。そして、それらの接続点ｎ１５が、インバータ１０，１１を介して出力ＯＵＴに接続される。第１、第２のトランジスタＴ５，Ｔ６は、それぞれフローティングゲートＦＧ１，ＦＧ２とコントロールゲートＣＧ１，ＣＧ２を有する。そして、情報の記憶方法については、第１のトランジスタＴ５に書き込み（プログラム）し、第２のトランジスタＴ６を消去することで、第１のデータが記憶され、第１のトランジスタＴ５を消去し、第２のトランジスタＴ６に書き込み（プログラム）することで、第１のデータの反転の第２のデータが記憶される。
【００３１】
図３のメモリデバイスに第１のデータが記憶された場合は、第１のトランジスタの閾値電圧が高くなり、第２のトランジスタの閾値電圧が低くなる。従って、それらの閾値電圧の中間の読み出し用の電圧がそれぞれのコントロールゲートＣＧ１，ＣＧ２に印加されると、トランジスタＴ５が非導通、トランジスタＴ６が導通して、ノードｎ１５はＬレベルとなる。その場合、トランジスタＴ５が非導通であるので、電源Ｖccからグランドへの貫通電流は発生しない。
【００３２】
一方、第２のデータが記憶された場合は、上記の逆の動作となる。従って、トランジスタＴ５が導通し、トランジスタＴ６が非導通となり、ノードｎ１５はＨレベルとなる。その場合も貫通電流は発生しない。
【００３３】
従って、図３のメモリデバイスを利用して、上記の通り第１または第２のデータを記憶させることで、コントロールゲートＣＧ１，ＣＧ２を常に読み出し電圧に維持しても、貫通電流の発生はなく、消費電流の増大にはならない。従って、図３のメモリデバイスには、コントロールゲートゲートをグランド電位に維持するパワーダウン制御をする必要がなく、常にコントロールゲートＣＧ１，ＣＧ２を読み出し用の電圧に維持しても、消費電流を増大させることはない。即ち、消費電流を増大することなく、記憶された機能設定データを常にノードｎ１５に読み出している状態に維持することができる。その結果、従来例のメモリデバイスの如く、パワーダウン状態からアクティブ状態になるたびに、読み出しのためにコントロールゲートの電圧を立ち上げる必要がなく、読み出し速度を上げることができる。
【００３４】
図４は、機能設定メモリに利用されるメモリデバイスのより詳細な回路図である。この例は、図３の第１、第２のトランジスタＴ５，Ｔ６それぞれに、フローティングゲートＦＧ１，ＦＧ２を共通にする書き込み・消去用のトランジスタＴ９，Ｔ１０を追加した例である。書き込み・消去用のトランジスタＴ９，Ｔ１０のコントロールゲートＣＧ、ソース、ドレイン端子ｎ１，ｎ２，ｎ３，ｎ４は、機能設定メモリ制御部３６によりそれぞれ独立に制御される。また、第１、第２のトランジスタＴ５，Ｔ６のドレイン端子ｎ５, ソース端子ｎ６も、機能設定メモリ制御部３６によりそれぞれ制御されてもよい。
【００３５】
書き込み・消去用のトランジスタＴ９，Ｔ１０のレシオＷ／Ｌ（チャネル幅／チャネル長）は、読み出し用のトランジスタＴ５，Ｔ６のレシオＷ／Ｌよりも小さく設計される。即ち、読み出し用に利用される第１及び第２のトランジスタＴ５，Ｔ６は、インバータ１０，１１を駆動する必要があり、ある程度の駆動能力が要求される。従って、それらのトランジスタのレシオＷ／Ｌはある程度大きく設計される。一方、書き込み・消去用のトランジスタＴ９，Ｔ１０は、書き込みと消去時の駆動容量を小さくする為に、トランジスタのレシオＷ／Ｌは小さく設計される。これらのトランジスタＴ９，Ｔ１０により駆動されることはないので、レシオが小さくても何ら問題はない。
【００３６】
図５は、図４の機能設定メモリデバイスへの各動作に対するノードの電圧の関係を示す図表である。図４のメモリデバイスへの書き込み・消去は、書き込み・消去用トランジスタＴ９，Ｔ１０を介して行われ、読み出しは第１、第２のトランジスタＴ５，Ｔ６により行われる。
【００３７】
第１のトランジスタＴ５に書き込み（プログラム）を行う場合は、機能設定メモリ制御部３６により、コントロールゲートＣＧ１が高電圧Ｖppに、ノードｎ１がグランドに、ノードｎ２がプログラム電圧Ｖprogにそれぞれ制御される。その結果、フローティングゲートＦＧ１内に電子が注入される。その場合、ノードｎ５，ｎ６はグランド電位に制御される。第１のトランジスタＴ５を消去する場合は、機能設定メモリ制御部３６により、コントロールゲートＣＧ１が負電圧Ｖngに、ノードｎ１が消去電圧Ｖer（例えばＶcc）に、ノードｎ２がフローティング状態にそれぞれ制御される。その結果、フローティングゲートＦＧ１内から電子が引き抜かれる。この消去は、図５の消去１に示した制御動作である。
【００３８】
第２のトランジスタＴ６への書き込み（プログラム）と消去も、トランジスタＴ１０により、同様にノードｎ３，ｎ４を制御することにより行われる。
【００３９】
そして、読み出し動作では、ノードｎ１〜ｎ４を全てグランド電位にし、ノードｎ５を電源Ｖccにノードｎ６をグランド電位にし、コントロールゲートＣＧ１，ＣＧ２に読み出し電圧Ｖread（例えば電源Ｖcc）を印加する。その結果、一方のトランジスタＴ５，Ｔ６が導通し、ノードｎ１５がＨレベル或いはＬレベルとなる。より具体的には、コントロールゲートＣＧ１，ＣＧ２は、通常は読み出し電圧に維持され、書き込みと消去の時に、上記の様に別の電圧Ｖpp、Ｖngに制御される。従って、ノードｎ１５には、書き込みと消去時を除いて、常に記憶データに応じてＨレベル或いはＬレベルが出力されている。
【００４０】
消去動作において、トランジスタＴ５，Ｔ６を利用することも可能である。その場合は、図５の消去２に示される通り、ノードｎ１〜ｎ４を全てグランドに維持し、コントロールゲートＣＧ１，ＣＧ２を負電圧Ｖngにし、ノードｎ５，６を消去電圧Ｖerに制御する。その場合、ノードｎ１５はフローティング状態となっている。その結果、フローティングゲートＦＧ１，ＦＧ２から電子が引き出され、それらのトランジスタの閾値電圧が低下する。
【００４１】
以上の通り、メモリデバイスのメモリセルアレイ内のメモリセルトランジスタと同じフローティングゲートを有するＮチャネルＭＯＳトランジスタを利用して機能設定メモリを構成する。しかも、第１、第２のフローティングゲート型のＮチャネルＭＯＳトランジスタを電源Ｖccとグランド間に直列接続する構成とし、一方のトランジスタに電子を注入し他方のトランジスタから電子を引き出すことで、データを記憶する。その結果、両トランジスタのコントロールゲートに読み出し電圧を印加しても、一方のトランジスタのみが導通し、貫通電流が流れることはない。従って、書き込みと消去以外は、常にコントロールゲートの電位を読み出し電圧に維持して、消費電流を増大することなく機能設定メモリへのアクセスタイムを限りなくゼロにすることができる。
【００４２】
機能設定メモリは、ブートブロックの位置についての機能データに限られない。例えば、冗長アドレスを記憶するメモリとしても利用することができる。また、それ以外のメモリデバイスの機能を設定する為の初期値データのメモリとして利用することもできる。
【００４３】
【発明の効果】
以上説明した通り、本発明によれば、消費電流を増大することなく、メモリデバイスへのアクセスを高速化することができる。
【図面の簡単な説明】
【図１】フラッシュメモリ等の不揮発性メモリの全体構成図である。
【図２】メモリセルアレイの構成図である。
【図３】機能設定メモリに利用されるメモリデバイスの回路図である。
【図４】機能設定メモリに利用されるメモリデバイスのより詳細な回路図である。
【図５】図４の機能設定メモリデバイスへの各動作に対するノードの電圧の関係を示す図表である。
【図６】従来の機能設定メモリの構成例を示す図である。
【符号の説明】
Ｔ５、Ｔ６ 第１、第２のフローティングゲート型ＭＯＳトランジスタ
ＣＧ コントロールゲート
ＦＧ フローティングゲート
２０ メモリセルアレイ
Ｂ０〜Ｂ６ 通常メモリブロック
Ｂ７，Ｂ８ ブートメモリブロック
２９ ブロック選択アドレス供給回路
３０ ブロックデコーダ
３５ 機能設定メモリ
ＦＳ 機能設定ビット
Ａｄｄ１ ブロック選択アドレス
【発明の属する技術分野】
本発明は、フローティングゲートを有するＭＯＳトランジスタを利用した不揮発性メモリデバイスに関し、消費電流が小さく且つ読み出しを高速化できるメモリデバイスに関する。
【０００２】
【従来の技術】
フローティングゲートを有するＭＯＳトランジスタをメモリセルとして利用する不揮発性メモリは、大容量で記憶したデータが不揮発性であることから、広く利用されている。特に、消去単位を比較的大きなブロックに限定して回路構成を簡略化したフラッシュメモリは、広く普及している。
【０００３】
かかるフラッシュメモリには、データを記憶する通常のメモリブロック以外に、それより容量が小さいブートブロックを有するデバイスがある。かかるブートブロックは、例えばフラッシュメモリが搭載されているシステムの起動時に、無条件にアクセスされる領域であり、システムの起動時に必要になるＢＩＯＳ等のシステム情報が記憶されている領域である。この様なブートブロックには、ブロックの上位アドレス側に配置されているトップブートブロックと、下位アドレス側に配置されているボトムブートブロックとが存在する。これらの違いは、最初にアクセスするブロック選択アドレスを、上位側のアドレスにするか下位側のアドレスにするかの違いだけであり、ブートブロック内のメモリデバイスは同じである。
【０００４】
上記の様なブートブロックを有するフラッシュメモリは、ユーザの要求に応じてトップブートブロック型か、ボトムブートブロック型かにする必要がある。したがって、同一のメモリデバイスを製造し、ユーザの要求に応じてどちらの型にすべきかの情報を機能設定メモリに記憶し、その機能設定ビットに応じてブロック選択アドレスＡｄｄ１を切り換えることが行われる。
【０００５】
図６は、従来の機能設定メモリの構成例を示す図である。従来のメモリの構成は、通常のメモリセルと同様に、フローティングゲートを有しデータを記憶するＭＯＳトランジスタＴ３とその負荷トランジスタＴ２とが、電源ＶｃｃとＧＮＤ間に直列接続される。負荷トランジスタＴ２は、例えばＮチャネル型のデプレッション型トランジスタであり、そのゲートはグランド電位に維持され、所定のインピーダンスを有して常時導通状態である。また、ＭＯＳトランジスタＴ３は、フローティングゲートＦＧを有し、そのフローティングゲートＦＧに電子を注入する書き込み（プログラム）によりその閾値電圧が高くなり、フローティングゲートＦＧから電子を引き抜く消去によりその閾値電圧が低くなる。従って、コントロールゲートＣＧに、両閾値電圧の中間の電圧を印加することにより、ＭＯＳトランジスタＴ３は、記憶データに応じて導通または非導通となる。
【０００６】
また、ＭＯＳトランジスタＴ３のフローティングゲートＦＧへの電子の注入及び引き抜きの為には、そのソース、ドレインに所定の制御電圧を印加する必要がある。しかしながら、ＭＯＳトランジスタＴ３は負荷トランジスタＴ２と共に図示される回路構成をとるので、かかる制御電圧の印加が困難である。そこで、フローティングゲートＦＧを共通に有する書き込み、消去用のトランジスタＴ４が別途設けられる。そして、このトランジスタＴ４を介して、フローティングゲートＦＧへの電子の注入と引き抜き動作が行われる。
【０００７】
かかるメモリの読み出しは、コントロールゲートＣＧに上記の両閾値電圧の中間電圧を印加することで、トランジスタＴ３を導通又は非道通にし、トランジスタＴ２，Ｔ３の接続点ｎ１２の電圧を検出する。接続点ｎ１２の電圧がインバータ１０，１１を介して出力ＯＵＴから読み出される。書き込みがなされている場合は、トランジスタＴ３が非導通となり、接続点ｎ１２はＨレベルとなり、出力ＯＵＴもＨレベルとなる。また、消去状態の場合は、トランジスタＴ３が導通し、接続点ｎ１２はＬレベルとなり、出力ＯＵＴもＬレベルとなる。
【０００８】
【発明が解決しようとする課題】
図６に示されたメモリデバイス構成では、トランジスタＴ３が消去状態の場合、コントロールゲートＣＧに読み出し時の電圧を印加すると、トランジスタＴ３が導通し、電源ＶｃｃからトランジスタＴ２，Ｔ３及びグランドに貫通電流が流れる。かかる電流は、消費電流の増大を招くので、読み出しを行わないパワーダウン状態では、コントロールゲートＣＧをグランド電位に維持して、トランジスタＴ３の消去状態か書き込み状態かにかかわらず貫通電流が流れないようにする必要がある。そして、アクティブ状態に遷移してデータを読み出す時のみ、コントロールゲートＣＧの電位をグランドから所定の読み出し電位まで上昇させる。
【０００９】
従って、図６に示したメモリデバイス構成の機能設定メモリを利用する場合、アクティブ状態になると、通常のメモリへのアクセスをする前に、その機能設定メモリのコントロールゲートＣＧを立ち上げて設定情報を読み出す必要があり、アクセス時間が長くなる。
【００１０】
大容量化されたフラッシュメモリの不良ビットを救済する為に冗長メモリセルアレイを設け、その不良ビットのアドレスを記憶する冗長ＲＯＭに、図６の如きメモリデバイスを利用する場合も、メモリへのアクセスのたびに、その冗長ＲＯＭの読み出しの為にメモリデバイスのコントロールゲートＣＧの立ち上げを行う必要がある。従って、かかる冗長ＲＯＭも広い概念では機能設定メモリの一種であり、図６の如きメモリデバイスでは、高速化の弊害となる。
【００１１】
そこで、本発明の目的は、上記従来の課題を解決し、低消費電流で読み出し速度が速いメモリデバイスを提供することにある。
【００１２】
更に、本発明の目的は、コントロールゲートの電位を一定に保っても貫通電流が流れないメモリデバイスを提供することにある。
【００１３】
【課題を解決するための手段】
上記の目的を達成する為に、本発明は、不揮発性のメモリデバイスにおいて、
電源間に直列に接続され、電気的に書き込み及び消去される第１及び第２のフローティングゲート型のＭＯＳトランジスタと、
前記第１及び第２のＭＯＳトランジスタの接続点に接続される出力端子とを有し、
前記第１のＭＯＳトランジスタに書き込みを行い前記第２のＭＯＳトランジスタに消去を行うことで第１のデータを記憶し、前記第１のＭＯＳトランジスタに消去を行い前記第２のＭＯＳトランジスタに書き込みを行うことで第２のデータを記憶することを特徴とする。
【００１４】
上記のメモリデバイスによれば、両トランジスタのコントロールゲートに読み出し電圧を印加しても、一方のトランジスタのみしか導通しないので、電源間に貫通電流が流れることがない。従って、コントロールゲートを読み出し電圧レベルに維持することで、消費電流の増大を伴うことなく読み出し時間を短くすることができる。
【００１５】
更に、上記の目的を達成する為に、本発明は、フローティングゲート型のメモリセルを複数有する不揮発性のメモリデバイスにおいて、
前記メモリセルを有する複数の通常メモリブロックと、
前記メモリセルを有するブートメモリブロックと、
ブロック選択アドレスを供給され、前記複数の通常メモリブロック及びブートメモリブロックを選択するブロックデコーダと、
前記ブロックデコーダに供給するブロック選択アドレスを機能設定ビットに応じて反転または非反転するアドレス供給部と、
前記機能設定ビットを記憶する機能設定メモリとを有し、
前記機能設定メモリは、電源間に直列に接続され、電気的に書き込み及び消去される第１及び第２のフローティングゲート型のＭＯＳトランジスタと、前記第１及び第２のＭＯＳトランジスタの接続点に接続される出力端子とを有し、前記第１のＭＯＳトランジスタに書き込みを行い前記第２のＭＯＳトランジスタに消去を行うことで第１のデータを記憶し、前記第１のＭＯＳトランジスタに消去を行い前記第２のＭＯＳトランジスタに書き込みを行うことで第２のデータを記憶することを特徴とする。
【００１６】
上記の発明によれば、機能設定メモリのトランジスタのフローティングゲートを読み出し電圧に維持することで、消費電流の増大を伴うことなく、その記憶データを出力端に出力し続けることができ、読み出し速度を速くすることが可能になる。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面に従って説明する。しかしながら、本発明の技術的範囲がその実施の形態に限定されるものではない。
【００１８】
図１は、フラッシュメモリ等の不揮発性メモリの全体構成図である。メモリセルアレイ２０は、この例では、通常ブロックＢ０〜Ｂ６と、ブートブロックＢ７，Ｂ８とを有する、ブートブロックＢ７，Ｂ８は、通常ブロックよりも小さい容量である。行アドレスＡｄｄ２が行アドレスバッファ２１に供給され、その行アドレスが行デコーダ２２でデコードされ、所定のワード線ＷＬが選択される。また、列アドレスＡｄｄ３が列アドレスバッファ２３に供給され、その列アドレスが列デコーダ２４でデコードされ、コラムスイッチ回路２５により所定のビット線ＢＬが選択される。
【００１９】
コラムスイッチ回路２５により選択されたビット線は、読み出しまたは書き込みの為に、センスアンプ２６や入力バッファ２７に接続される。センスアンプ２６及び入力バッファ２７は、更に入出力バッド２８に接続される。
【００２０】
メモリセルアレイ２０内のメモリセルへの書き込み（プログラム）、消去、読み出しの為に、高電圧Ｖpp発生回路３３、プログラム電圧Ｖprog発生回路３１、消去電圧Ｖer発生回路３２、及び負電圧Ｖng発生回路３４が設けられる。更に、メモリセルのソース線ＳＬの状態を制御するセルソース制御回路３６が設けられる。
【００２１】
メモリセルアレイ２０内のブロックを選択する為に、ブロック選択アドレスＡｄｄ１が供給されるブロックアドレスバッファ２９と、そのブロック選択アドレスをデコードするブロックデコーダ３０とが設けられる。このブロックアドレスバッファは、単にブロック選択アドレスを入力してデコーダ３０に供給するだけでなく、機能設定メモリ３５からの機能設定ビットＦＳに応じて、ブロック選択アドレスを反転または非反転する機能を有するアドレス供給回路でもある。
【００２２】
ブートブロックＢ７，Ｂ８は、メモリセルアレイ２０内において、ブロック選択アドレスが下位側の位置に配置される。従って、ブロックデコーダ３０に供給されるブロック選択アドレスが、Ｂ７，Ｂ８を選択するアドレスの場合に、ブートブロックの選択が行われる。即ち、ブロック選択信号ＢＳに応答して、行デコーダ２２は、対応するブートブロックＢ７，Ｂ８内のワード線ＷＬを選択し、列デコーダ２４は、対応するブートブロックＢ７，Ｂ８内のビット線ＢＬを選択する。
【００２３】
一方、ユーザの要求によりブロック選択アドレスが上位側に位置するトップブートブロックが指定される場合は、機能設定メモリ３５内にそれを指定する機能設定ビットを記憶する。従って、その機能設定ビットＦＳに応答して、ブロックアドレス供給回路２９内にて、供給されるアドレスＡｄｄ１を反転させることで、見かけ上はトップブートブロック対応のメモリデバイスとすることができる。また、ユーザの要求によりブロック選択アドレスが下位側に位置するボトムブートブロックが指定される場合は、同様に、機能設定メモリ３５内にそれを指定する機能設定ビットを記憶する。従って、その機能設定ビットＦＳに応答して、ブロックアドレス供給回路２９内にて、供給されるアドレスＡｄｄ１を非反転でブロックデコーダに供給する。その結果、ボトムブートブロック対応のメモリデバイスとすることができる。
【００２４】
この様に、機能設定メモリ３５内にその機能を設定する情報を記憶させることで、同じメモリセルアレイ構成のメモリデバイスでも、トップブートブロック形式とボトムブートブロック形式とに併用させることができ、生産効率を上げることができる。
【００２５】
図２は、メモリセルアレイの構成図である。ワード線ＷＬ0 〜ＷＬm とビット線ＢＬ0 〜ＢＬn の交差位置に、フローティングゲート型のＮチャネルＭＯＳトランジスタからなるメモリセルＭＣ00〜ＭＣmnが設けられる。また、メモリセルのトランジスタのドレイン端子は、それぞれ対応するビット線ＢＬ0 〜ＢＬn に接続され、コントロールゲートは、ワード線ＷＬ 0〜ＷＬm に接続される。そして、メモリセルトランジスタのソース端子は、ソース線ＳＬ0 〜ＳＬm を介してソース制御回路３６に接続される。
【００２６】
かかるメモリセルアレイ内のメモリセルへの書き込み（プログラム）、消去、読み出し動作は以下の通りである。先ず、書き込み（プログラム）は、ワード線ＷＬに電源Ｖccよりも高い電圧Ｖpp（例えば１０Ｖ）を印加し、ビット線ＢＬにプログラム電圧Ｖprog（３〜５Ｖ）を印加し、ソース線ＳＬをグランド電位にする。その結果、フローティングゲート内に電子が注入され、メモリセルトランジスタの閾値電圧が上昇する。
【００２７】
消去は、ワード線ＷＬに負電圧Ｖngを印加し、ビット線ＢＬをフローティングにし、ソース線ＳＬに消去電圧Ｖer（例えば５ＶまたはＶcc）を印加する。その結果、フローティングゲート内の電子が引き抜かれ、メモリセルトランジスタの閾値電圧が低下する。
【００２８】
読み出しは、ワード線ＷＬにプログラム時の閾値電圧と消去時の閾値電圧との中間の電圧を印加し、プログラム状態か消去状態かによりメモリセルトランジスタを非導通または導通させ、その状態をビット線ＢＬを介してセンスアンプ２６により検出する。
【００２９】
以上の通り、メモリセルアレイ内のメモリセルへの書き込み（プログラム）、消去、読み出しは、それぞれのワード線、ビット線、ソース線の電位或いは状態を制御することで行われる。
【００３０】
図３は、機能設定メモリに利用されるメモリデバイスの回路図である。このメモリデバイスは、フローティングゲート型の第１のＮチャネルＭＯＳトランジスタＴ５と第２のＮチャネルＭＯＳトランジスタＴ６とを、グランドと電源Ｖccとの間に直列接続して構成される。そして、それらの接続点ｎ１５が、インバータ１０，１１を介して出力ＯＵＴに接続される。第１、第２のトランジスタＴ５，Ｔ６は、それぞれフローティングゲートＦＧ１，ＦＧ２とコントロールゲートＣＧ１，ＣＧ２を有する。そして、情報の記憶方法については、第１のトランジスタＴ５に書き込み（プログラム）し、第２のトランジスタＴ６を消去することで、第１のデータが記憶され、第１のトランジスタＴ５を消去し、第２のトランジスタＴ６に書き込み（プログラム）することで、第１のデータの反転の第２のデータが記憶される。
【００３１】
図３のメモリデバイスに第１のデータが記憶された場合は、第１のトランジスタの閾値電圧が高くなり、第２のトランジスタの閾値電圧が低くなる。従って、それらの閾値電圧の中間の読み出し用の電圧がそれぞれのコントロールゲートＣＧ１，ＣＧ２に印加されると、トランジスタＴ５が非導通、トランジスタＴ６が導通して、ノードｎ１５はＬレベルとなる。その場合、トランジスタＴ５が非導通であるので、電源Ｖccからグランドへの貫通電流は発生しない。
【００３２】
一方、第２のデータが記憶された場合は、上記の逆の動作となる。従って、トランジスタＴ５が導通し、トランジスタＴ６が非導通となり、ノードｎ１５はＨレベルとなる。その場合も貫通電流は発生しない。
【００３３】
従って、図３のメモリデバイスを利用して、上記の通り第１または第２のデータを記憶させることで、コントロールゲートＣＧ１，ＣＧ２を常に読み出し電圧に維持しても、貫通電流の発生はなく、消費電流の増大にはならない。従って、図３のメモリデバイスには、コントロールゲートゲートをグランド電位に維持するパワーダウン制御をする必要がなく、常にコントロールゲートＣＧ１，ＣＧ２を読み出し用の電圧に維持しても、消費電流を増大させることはない。即ち、消費電流を増大することなく、記憶された機能設定データを常にノードｎ１５に読み出している状態に維持することができる。その結果、従来例のメモリデバイスの如く、パワーダウン状態からアクティブ状態になるたびに、読み出しのためにコントロールゲートの電圧を立ち上げる必要がなく、読み出し速度を上げることができる。
【００３４】
図４は、機能設定メモリに利用されるメモリデバイスのより詳細な回路図である。この例は、図３の第１、第２のトランジスタＴ５，Ｔ６それぞれに、フローティングゲートＦＧ１，ＦＧ２を共通にする書き込み・消去用のトランジスタＴ９，Ｔ１０を追加した例である。書き込み・消去用のトランジスタＴ９，Ｔ１０のコントロールゲートＣＧ、ソース、ドレイン端子ｎ１，ｎ２，ｎ３，ｎ４は、機能設定メモリ制御部３６によりそれぞれ独立に制御される。また、第１、第２のトランジスタＴ５，Ｔ６のドレイン端子ｎ５, ソース端子ｎ６も、機能設定メモリ制御部３６によりそれぞれ制御されてもよい。
【００３５】
書き込み・消去用のトランジスタＴ９，Ｔ１０のレシオＷ／Ｌ（チャネル幅／チャネル長）は、読み出し用のトランジスタＴ５，Ｔ６のレシオＷ／Ｌよりも小さく設計される。即ち、読み出し用に利用される第１及び第２のトランジスタＴ５，Ｔ６は、インバータ１０，１１を駆動する必要があり、ある程度の駆動能力が要求される。従って、それらのトランジスタのレシオＷ／Ｌはある程度大きく設計される。一方、書き込み・消去用のトランジスタＴ９，Ｔ１０は、書き込みと消去時の駆動容量を小さくする為に、トランジスタのレシオＷ／Ｌは小さく設計される。これらのトランジスタＴ９，Ｔ１０により駆動されることはないので、レシオが小さくても何ら問題はない。
【００３６】
図５は、図４の機能設定メモリデバイスへの各動作に対するノードの電圧の関係を示す図表である。図４のメモリデバイスへの書き込み・消去は、書き込み・消去用トランジスタＴ９，Ｔ１０を介して行われ、読み出しは第１、第２のトランジスタＴ５，Ｔ６により行われる。
【００３７】
第１のトランジスタＴ５に書き込み（プログラム）を行う場合は、機能設定メモリ制御部３６により、コントロールゲートＣＧ１が高電圧Ｖppに、ノードｎ１がグランドに、ノードｎ２がプログラム電圧Ｖprogにそれぞれ制御される。その結果、フローティングゲートＦＧ１内に電子が注入される。その場合、ノードｎ５，ｎ６はグランド電位に制御される。第１のトランジスタＴ５を消去する場合は、機能設定メモリ制御部３６により、コントロールゲートＣＧ１が負電圧Ｖngに、ノードｎ１が消去電圧Ｖer（例えばＶcc）に、ノードｎ２がフローティング状態にそれぞれ制御される。その結果、フローティングゲートＦＧ１内から電子が引き抜かれる。この消去は、図５の消去１に示した制御動作である。
【００３８】
第２のトランジスタＴ６への書き込み（プログラム）と消去も、トランジスタＴ１０により、同様にノードｎ３，ｎ４を制御することにより行われる。
【００３９】
そして、読み出し動作では、ノードｎ１〜ｎ４を全てグランド電位にし、ノードｎ５を電源Ｖccにノードｎ６をグランド電位にし、コントロールゲートＣＧ１，ＣＧ２に読み出し電圧Ｖread（例えば電源Ｖcc）を印加する。その結果、一方のトランジスタＴ５，Ｔ６が導通し、ノードｎ１５がＨレベル或いはＬレベルとなる。より具体的には、コントロールゲートＣＧ１，ＣＧ２は、通常は読み出し電圧に維持され、書き込みと消去の時に、上記の様に別の電圧Ｖpp、Ｖngに制御される。従って、ノードｎ１５には、書き込みと消去時を除いて、常に記憶データに応じてＨレベル或いはＬレベルが出力されている。
【００４０】
消去動作において、トランジスタＴ５，Ｔ６を利用することも可能である。その場合は、図５の消去２に示される通り、ノードｎ１〜ｎ４を全てグランドに維持し、コントロールゲートＣＧ１，ＣＧ２を負電圧Ｖngにし、ノードｎ５，６を消去電圧Ｖerに制御する。その場合、ノードｎ１５はフローティング状態となっている。その結果、フローティングゲートＦＧ１，ＦＧ２から電子が引き出され、それらのトランジスタの閾値電圧が低下する。
【００４１】
以上の通り、メモリデバイスのメモリセルアレイ内のメモリセルトランジスタと同じフローティングゲートを有するＮチャネルＭＯＳトランジスタを利用して機能設定メモリを構成する。しかも、第１、第２のフローティングゲート型のＮチャネルＭＯＳトランジスタを電源Ｖccとグランド間に直列接続する構成とし、一方のトランジスタに電子を注入し他方のトランジスタから電子を引き出すことで、データを記憶する。その結果、両トランジスタのコントロールゲートに読み出し電圧を印加しても、一方のトランジスタのみが導通し、貫通電流が流れることはない。従って、書き込みと消去以外は、常にコントロールゲートの電位を読み出し電圧に維持して、消費電流を増大することなく機能設定メモリへのアクセスタイムを限りなくゼロにすることができる。
【００４２】
機能設定メモリは、ブートブロックの位置についての機能データに限られない。例えば、冗長アドレスを記憶するメモリとしても利用することができる。また、それ以外のメモリデバイスの機能を設定する為の初期値データのメモリとして利用することもできる。
【００４３】
【発明の効果】
以上説明した通り、本発明によれば、消費電流を増大することなく、メモリデバイスへのアクセスを高速化することができる。
【図面の簡単な説明】
【図１】フラッシュメモリ等の不揮発性メモリの全体構成図である。
【図２】メモリセルアレイの構成図である。
【図３】機能設定メモリに利用されるメモリデバイスの回路図である。
【図４】機能設定メモリに利用されるメモリデバイスのより詳細な回路図である。
【図５】図４の機能設定メモリデバイスへの各動作に対するノードの電圧の関係を示す図表である。
【図６】従来の機能設定メモリの構成例を示す図である。
【符号の説明】
Ｔ５、Ｔ６ 第１、第２のフローティングゲート型ＭＯＳトランジスタ
ＣＧ コントロールゲート
ＦＧ フローティングゲート
２０ メモリセルアレイ
Ｂ０〜Ｂ６ 通常メモリブロック
Ｂ７，Ｂ８ ブートメモリブロック
２９ ブロック選択アドレス供給回路
３０ ブロックデコーダ
３５ 機能設定メモリ
ＦＳ 機能設定ビット
Ａｄｄ１ ブロック選択アドレス
Claims (3)
- フローティングゲート型のメモリセルを複数有する不揮発性のメモリデバイスにおいて、
前記メモリセルを有する複数の通常メモリブロックと、
前記メモリセルを有するブートメモリブロックと、
ブロック選択アドレスを供給され、前記複数の通常メモリブロック及びブートメモリブロックを選択するブロックデコーダと、
前記ブロックデコーダに供給するブロック選択アドレスを機能設定ビットに応じて反転または非反転するアドレス供給部と、
前記機能設定ビットを記憶する機能設定メモリとを有し、
前記機能設定メモリは、電源間に直列に接続され、電気的に書き込み及び消去される第１及び第２のフローティングゲート型のＭＯＳトランジスタと、前記第１及び第２のＭＯＳトランジスタの接続点に接続される出力端子とを有し、前記第１のＭＯＳトランジスタに書き込みを行い前記第２のＭＯＳトランジスタに消去を行うことで第１のデータを記憶し、前記第１のＭＯＳトランジスタに消去を行い前記第２のＭＯＳトランジスタに書き込みを行うことで第２のデータを記憶することを特徴とするメモリデバイス。 - 請求項１において、
前記記憶データの読み出しにおいて、前記第１及び第２のＭＯＳトランジスタのゲートが、前記書き込み後の閾値電圧より低く前記消去後の閾値電圧より高い電圧に維持されることを特徴とするメモリデバイス。 - 請求項１または２において、
更に、前記第１のＭＯＳトランジスタと共通のフローティングゲートを有し、前記書き込み及び消去時に該フローティングゲートへの電子の注入及び引き抜きを行う第３のＭＯＳトランジスタと、
前記第２のＭＯＳトランジスタと共通のフローティングゲートを有し、前記書き込み及び消去時に該フローティングゲートへの電子の注入及び引き抜きを行う第４のＭＯＳトランジスタとを有することを特徴とするメモリデバイス。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21791698A JP3693504B2 (ja) | 1998-07-31 | 1998-07-31 | メモリデバイス |
| US09/247,546 US5982661A (en) | 1998-07-31 | 1999-02-10 | Memory device |
| KR1019990008821A KR100290106B1 (ko) | 1998-07-31 | 1999-03-16 | 메모리 디바이스 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21791698A JP3693504B2 (ja) | 1998-07-31 | 1998-07-31 | メモリデバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000048579A JP2000048579A (ja) | 2000-02-18 |
| JP3693504B2 true JP3693504B2 (ja) | 2005-09-07 |
Family
ID=16711758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21791698A Expired - Fee Related JP3693504B2 (ja) | 1998-07-31 | 1998-07-31 | メモリデバイス |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5982661A (ja) |
| JP (1) | JP3693504B2 (ja) |
| KR (1) | KR100290106B1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100305033B1 (ko) * | 1999-06-24 | 2001-11-14 | 윤종용 | 블럭 아키텍츄어 옵션 회로를 구비하는 불휘발성 반도체 메모리 장치 |
| US6598157B1 (en) * | 1999-09-22 | 2003-07-22 | Intel Corporation | Dynamic boot block control by boot configuration determination and subsequent address modification |
| US6654847B1 (en) * | 2000-06-30 | 2003-11-25 | Micron Technology, Inc. | Top/bottom symmetrical protection scheme for flash |
| JP4731020B2 (ja) * | 2001-01-24 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体記憶装置、セクタアドレス変換回路、アドレス変換方法及び半導体記憶装置の使用方法 |
| US6707749B2 (en) * | 2002-08-14 | 2004-03-16 | Intel Corporation | Enabling an interim density for top boot flash memories |
| JP4892905B2 (ja) * | 2005-09-14 | 2012-03-07 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
| IT1392921B1 (it) * | 2009-02-11 | 2012-04-02 | St Microelectronics Srl | Regioni allocabili dinamicamente in memorie non volatili |
| KR101596826B1 (ko) * | 2009-10-26 | 2016-02-23 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 바이어스 전압 인가 방법 |
| JP2012079889A (ja) * | 2010-09-30 | 2012-04-19 | Toshiba Corp | 半導体装置 |
| JP2014030110A (ja) * | 2012-07-31 | 2014-02-13 | Toshiba Corp | リコンフィギャラブル集積回路装置およびその書き込み方法 |
| US8930866B2 (en) * | 2013-03-11 | 2015-01-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of converting between non-volatile memory technologies and system for implementing the method |
| TWI652683B (zh) * | 2017-10-13 | 2019-03-01 | 力旺電子股份有限公司 | 用於記憶體的電壓驅動器 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4829203A (en) * | 1988-04-20 | 1989-05-09 | Texas Instruments Incorporated | Integrated programmable bit circuit with minimal power requirement |
| JP2583322B2 (ja) * | 1989-10-05 | 1997-02-19 | 川崎製鉄株式会社 | プログラマブルスイッチ回路 |
| US5148436A (en) * | 1990-10-15 | 1992-09-15 | Motorola, Inc. | Circuit for detecting false read data from eprom |
| JPH04289593A (ja) * | 1991-03-19 | 1992-10-14 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
| US5329487A (en) * | 1993-03-08 | 1994-07-12 | Altera Corporation | Two transistor flash EPROM cell |
| US5740106A (en) * | 1995-06-29 | 1998-04-14 | Cypress Semiconductor Corp. | Apparatus and method for nonvolatile configuration circuit |
| US5581501A (en) * | 1995-08-17 | 1996-12-03 | Altera Corporation | Nonvolatile SRAM cells and cell arrays |
-
1998
- 1998-07-31 JP JP21791698A patent/JP3693504B2/ja not_active Expired - Fee Related
-
1999
- 1999-02-10 US US09/247,546 patent/US5982661A/en not_active Expired - Lifetime
- 1999-03-16 KR KR1019990008821A patent/KR100290106B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000011207A (ko) | 2000-02-25 |
| US5982661A (en) | 1999-11-09 |
| JP2000048579A (ja) | 2000-02-18 |
| KR100290106B1 (ko) | 2001-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3888808B2 (ja) | Ｎａｎｄ型不揮発性メモリ | |
| JPS6177199A (ja) | 半導体記憶装置 | |
| JP2003123493A (ja) | ソース電位を制御してプログラム動作を最適化した不揮発性メモリ | |
| JP3693504B2 (ja) | メモリデバイス | |
| JP3204119B2 (ja) | 不揮発性半導体メモリおよびそのデータ書込方法 | |
| KR950006211B1 (ko) | 바꿔쓰기 및 일괄소거 가능한 불휘발성 반도체기억장치(Flash EEPROM) | |
| JP3709606B2 (ja) | 不揮発性半導体記憶装置及びベリファイ方法 | |
| JP3998908B2 (ja) | 不揮発性メモリ装置 | |
| JP4680195B2 (ja) | 半導体装置及びソース電圧制御方法 | |
| US6115293A (en) | Non-volatile semiconductor memory device | |
| JP2970750B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2006048784A (ja) | 不揮発性メモリ | |
| JP2007184083A (ja) | ページバッファ及びその読み出し方法 | |
| JP2508888B2 (ja) | 不揮発性半導体記憶装置 | |
| KR940005695B1 (ko) | 불휘발성 기억소자의 로우 디코더 회로 | |
| JPH09306191A (ja) | 不揮発性半導体記憶装置 | |
| JP2994011B2 (ja) | 半導体記憶装置 | |
| JPH1196781A (ja) | 不揮発性半導体メモリ装置 | |
| JP4604436B2 (ja) | 半導体記憶装置およびそのデータ読み出し方法 | |
| JPH10228795A (ja) | 不揮発性記憶装置 | |
| JP2891552B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH06309886A (ja) | 不揮発性半導体記憶装置及びその使用方法 | |
| JP3580408B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2659227B2 (ja) | Ｍｏｓ型不揮発性半導体メモリ装置 | |
| JPH05182483A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050329 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050621 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080701 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090701 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100701 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110701 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120701 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |