JP2891552B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置Info
- Publication number
- JP2891552B2 JP2891552B2 JP3228791A JP3228791A JP2891552B2 JP 2891552 B2 JP2891552 B2 JP 2891552B2 JP 3228791 A JP3228791 A JP 3228791A JP 3228791 A JP3228791 A JP 3228791A JP 2891552 B2 JP2891552 B2 JP 2891552B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- word line
- circuit
- outputting
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】この発明は不揮発性半導体記憶装
置に関し、特に一括消去型不揮発性半導体記憶装置の書
き込み方法に関するものである。
置に関し、特に一括消去型不揮発性半導体記憶装置の書
き込み方法に関するものである。
【０００２】
【従来の技術】一括消去型不揮発性半導体記憶装置のメ
モリセルを模式的に示したものを図２に示す。図２にお
いて、１はドレイン、２はコントロールゲート、３はソ
ースであり、それぞれビット線，ワード線，ソース線に
接続されており、４は電気的に周囲から絶縁状態にある
フローティングゲートである。フローティングゲート４
内の電子の有無によりメモリ情報を記憶する。
モリセルを模式的に示したものを図２に示す。図２にお
いて、１はドレイン、２はコントロールゲート、３はソ
ースであり、それぞれビット線，ワード線，ソース線に
接続されており、４は電気的に周囲から絶縁状態にある
フローティングゲートである。フローティングゲート４
内の電子の有無によりメモリ情報を記憶する。
【０００３】次にメモリの動作原理を説明する。メモリ
セルへの書き込みはコントロールゲート２を高電圧（Ｖ
ｐｐＷＬ）、ドレイン１を高電圧（ＶｐｐＢＬ）、ソー
ス３を接地電位に設定する。これによりドレイン電極と
ソース電極間に電流が流れ、またドレイン近傍のチャネ
ル構造をアバランシェ現象の起きやすい構造にしておく
ことで、ドレイン近傍でアバランシェ現象によるホット
エレクトロンが生成される。このホットエレクトロンの
ほとんどはドレインに流れるが、一部のホットエレクト
ロンがコントロールゲート２に印加した高電圧（Ｖｐｐ
ＷＬ）のためにフローティングゲート−基板間のエネル
ギーギャップを越え、フローティングゲートに蓄積しメ
モリセルのしきい値を高い方へシフトさせる。
セルへの書き込みはコントロールゲート２を高電圧（Ｖ
ｐｐＷＬ）、ドレイン１を高電圧（ＶｐｐＢＬ）、ソー
ス３を接地電位に設定する。これによりドレイン電極と
ソース電極間に電流が流れ、またドレイン近傍のチャネ
ル構造をアバランシェ現象の起きやすい構造にしておく
ことで、ドレイン近傍でアバランシェ現象によるホット
エレクトロンが生成される。このホットエレクトロンの
ほとんどはドレインに流れるが、一部のホットエレクト
ロンがコントロールゲート２に印加した高電圧（Ｖｐｐ
ＷＬ）のためにフローティングゲート−基板間のエネル
ギーギャップを越え、フローティングゲートに蓄積しメ
モリセルのしきい値を高い方へシフトさせる。
【０００４】逆に、消去はコントロールゲート２を接地
電位、ソースを高電圧（ＶｐｐＳＬ）、ドレインをフロ
ーティングに設定し、ソース電極とフローティングゲー
トの間に高電界がかかるようにし、トンネル現象により
フローティングゲートから蓄積された電子を引き抜き、
メモリセルのしきい値を低いほうへシフトさせる。この
しきい値の差を読み出すことで情報の読み出しを行う。
電位、ソースを高電圧（ＶｐｐＳＬ）、ドレインをフロ
ーティングに設定し、ソース電極とフローティングゲー
トの間に高電界がかかるようにし、トンネル現象により
フローティングゲートから蓄積された電子を引き抜き、
メモリセルのしきい値を低いほうへシフトさせる。この
しきい値の差を読み出すことで情報の読み出しを行う。
【０００５】次に前述のメモリセルを用いた場合のアレ
イ構成を図３に示す。１ａ，１ｂはビット線、２ａ，２
ｂはワード線、３ａはソース線、５ａ〜５ｄはメモリセ
ルである。この図から明らかなように、プログラムはビ
ット単位（バイト，ワード単位）で行うことが可能で消
去は一括で行う構成となっている。
イ構成を図３に示す。１ａ，１ｂはビット線、２ａ，２
ｂはワード線、３ａはソース線、５ａ〜５ｄはメモリセ
ルである。この図から明らかなように、プログラムはビ
ット単位（バイト，ワード単位）で行うことが可能で消
去は一括で行う構成となっている。
【０００６】次に、一括消去型不揮発性半導体記憶装置
の全体のブロック図を図４に示す。メモリアレイ７は図
３に示したメモリセルを行方向，列方向に配置してあ
る。ロウデコーダ９、及びカラムデコーダ１０はメモリ
アレイ７内の任意のメモリセルを選択するため、それぞ
れワード線及びビット線を選択する。さらにロウデコー
ダは書き込み時、ワード線に印加する高電圧を伝達する
機能も備えている。
の全体のブロック図を図４に示す。メモリアレイ７は図
３に示したメモリセルを行方向，列方向に配置してあ
る。ロウデコーダ９、及びカラムデコーダ１０はメモリ
アレイ７内の任意のメモリセルを選択するため、それぞ
れワード線及びビット線を選択する。さらにロウデコー
ダは書き込み時、ワード線に印加する高電圧を伝達する
機能も備えている。
【０００７】図５にワード線を選択したり、ワード線に
高電圧を印加するためのロウデコーダの一部分の回路図
を示す。次に動作について説明する。読み出し時は端子
１６に電源電圧を印加して選択ワード線３４を電源電圧
まで立ちあげる。書き込み時は端子１６にＶｐｐを印加
し、選択ワード線３４を高電圧（Ｖｐｐ）まで立ちあげ
る。詳細な動作について説明すると、ノード３０が接地
電位の場合（即ち、選択の場合）はワード線３４は高電
圧となり、ノード３０が電源電圧の場合（即ち、非選択
の場合）はＮｃｈトランジスタ３３によりワード線３４
の電位は引き抜かれていくが、Ｐｃｈトランジスタ３２
が完全にオフしないので貫通電流が流れてしまい、ワー
ド線３４が接地電位とはならない。そこでワード線３４
の電位によってＰｃｈトランジスタ３５をオンさせ、ノ
ード３６を上昇させる。ノード３６の電位をあげること
でＰｃｈトランジスタ３２はオフし始める。Ｐｃｈトラ
ンジスタ３２がオフし始めればＰｃｈトランジスタ３５
はさらにオンする。このようなフィードバックによって
Ｐｃｈトランジスタ３２は完全にオフし、貫通電流は流
れなくなり、ワード線３４は接地電位になる。ここでノ
ード３０はＮｃｈトランジスタ３１のゲートが電源電圧
なので電源電圧以上にはならない。
高電圧を印加するためのロウデコーダの一部分の回路図
を示す。次に動作について説明する。読み出し時は端子
１６に電源電圧を印加して選択ワード線３４を電源電圧
まで立ちあげる。書き込み時は端子１６にＶｐｐを印加
し、選択ワード線３４を高電圧（Ｖｐｐ）まで立ちあげ
る。詳細な動作について説明すると、ノード３０が接地
電位の場合（即ち、選択の場合）はワード線３４は高電
圧となり、ノード３０が電源電圧の場合（即ち、非選択
の場合）はＮｃｈトランジスタ３３によりワード線３４
の電位は引き抜かれていくが、Ｐｃｈトランジスタ３２
が完全にオフしないので貫通電流が流れてしまい、ワー
ド線３４が接地電位とはならない。そこでワード線３４
の電位によってＰｃｈトランジスタ３５をオンさせ、ノ
ード３６を上昇させる。ノード３６の電位をあげること
でＰｃｈトランジスタ３２はオフし始める。Ｐｃｈトラ
ンジスタ３２がオフし始めればＰｃｈトランジスタ３５
はさらにオンする。このようなフィードバックによって
Ｐｃｈトランジスタ３２は完全にオフし、貫通電流は流
れなくなり、ワード線３４は接地電位になる。ここでノ
ード３０はＮｃｈトランジスタ３１のゲートが電源電圧
なので電源電圧以上にはならない。
【０００８】また、図４のアドレスバッファ８は外部か
らのアドレス情報をデコーダに伝達する。Ｙゲート１１
はメモリセルの情報をビット線からセンスアンプ１２へ
伝達する。また、外部から入力された情報をメモリセル
に伝えてそれを書き込むためにビット線に高電圧を印加
する機能も備える。ＤＱバッファ１３は外部へ読み出し
情報を出力する。ソース線スイッチ１４は消去時にソー
ス線に印加する高電圧を伝達する機能を備えている。
らのアドレス情報をデコーダに伝達する。Ｙゲート１１
はメモリセルの情報をビット線からセンスアンプ１２へ
伝達する。また、外部から入力された情報をメモリセル
に伝えてそれを書き込むためにビット線に高電圧を印加
する機能も備える。ＤＱバッファ１３は外部へ読み出し
情報を出力する。ソース線スイッチ１４は消去時にソー
ス線に印加する高電圧を伝達する機能を備えている。
【０００９】
【発明が解決しようとする課題】従来の不揮発性半導体
記憶装置は以上のように構成されているので、任意のメ
モリセルに書き込む場合に選択ビット線上の非選択ワー
ド線のメモリセルを介して不要な電流が流れたり、ま
た、書き込まれている情報に影響を与える等という問題
があった。つまり、選択ビット線には高電圧を印加する
ため、同一ビット線上の非選択メモリセルのドレインに
も高電圧が印加され、メモリセルのフローティングゲー
トがカップリングによりチャネルが形成され、電流が流
れてしまうという問題点があった。また、このように電
流が流れると書き込まれている情報に悪影響が生じると
いう問題点があった。
記憶装置は以上のように構成されているので、任意のメ
モリセルに書き込む場合に選択ビット線上の非選択ワー
ド線のメモリセルを介して不要な電流が流れたり、ま
た、書き込まれている情報に影響を与える等という問題
があった。つまり、選択ビット線には高電圧を印加する
ため、同一ビット線上の非選択メモリセルのドレインに
も高電圧が印加され、メモリセルのフローティングゲー
トがカップリングによりチャネルが形成され、電流が流
れてしまうという問題点があった。また、このように電
流が流れると書き込まれている情報に悪影響が生じると
いう問題点があった。
【００１０】この発明は上記のような問題点を解消する
ためになされたもので、任意のメモリセルに情報を書き
込む場合に選択ビット線上の非選択ビット線のメモリセ
ルを介して不要な電流が流れたり、また、書き込まれて
いる情報に影響を与えることのない不揮発性半導体記憶
装置を提供することを目的とする。
ためになされたもので、任意のメモリセルに情報を書き
込む場合に選択ビット線上の非選択ビット線のメモリセ
ルを介して不要な電流が流れたり、また、書き込まれて
いる情報に影響を与えることのない不揮発性半導体記憶
装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】この発明にかかる不揮発
性半導体記憶装置は、非選択のコントロールゲート（ワ
ード線）に接地電位より低い電位を印加するように構成
したものである。
性半導体記憶装置は、非選択のコントロールゲート（ワ
ード線）に接地電位より低い電位を印加するように構成
したものである。
【００１２】
【作用】この発明にかかる不揮発性半導体記憶装置は、
カップリングにより上がってしまうフローティングゲー
トの電位をコントロールゲートに印加する電位を接地電
位より低く設定することにより抑えることができるの
で、不要な電流が流れない。
カップリングにより上がってしまうフローティングゲー
トの電位をコントロールゲートに印加する電位を接地電
位より低く設定することにより抑えることができるの
で、不要な電流が流れない。
【００１３】
【実施例】図１は本発明の一実施例による不揮発性半導
体記憶装置における、ロウデコーダ部分の回路図を示し
ており、図において、１７は図５に示した従来のロウデ
コーダ内の回路と同様の構成を示すものであり、図５と
同一符号は同一部分を示している。また、１９，２２は
Ｐｃｈトランジスタ、２０，２１はＮｃｈトランジス
タ、２３はワード線、２４はノードを、また、２５はー
Ｖ電位に接続された端子を示している。
体記憶装置における、ロウデコーダ部分の回路図を示し
ており、図において、１７は図５に示した従来のロウデ
コーダ内の回路と同様の構成を示すものであり、図５と
同一符号は同一部分を示している。また、１９，２２は
Ｐｃｈトランジスタ、２０，２１はＮｃｈトランジス
タ、２３はワード線、２４はノードを、また、２５はー
Ｖ電位に接続された端子を示している。
【００１４】次に、図１の回路の動作について説明す
る。書き込み時には、上述したように選択／非選択によ
ってノード１８は接地電位／Ｖｐｐに電位が設定され
る。さらにトランジスタ１９ないし２２で構成される部
分で、選択時にはＶｐｐがワード線２３に印加され、非
選択時には負電圧が印加される。
る。書き込み時には、上述したように選択／非選択によ
ってノード１８は接地電位／Ｖｐｐに電位が設定され
る。さらにトランジスタ１９ないし２２で構成される部
分で、選択時にはＶｐｐがワード線２３に印加され、非
選択時には負電圧が印加される。
【００１５】以下、詳細に説明すると、ノード１８がＶ
ｐｐの場合（即ち、非選択の場合）はＮｃｈトランジス
タ２０が導通し、ワード線２３が負電圧になる。ノード
１８が接地電位の場合（即ち、選択の場合）はＰｃｈト
ランジスタ１９が導通し始め、ワード線２３がＶｐｐに
立ち上がりはじめる。この状態ではＮｃｈトランジスタ
２０は完全にオフしないために貫通電流が流れてしま
う。
ｐｐの場合（即ち、非選択の場合）はＮｃｈトランジス
タ２０が導通し、ワード線２３が負電圧になる。ノード
１８が接地電位の場合（即ち、選択の場合）はＰｃｈト
ランジスタ１９が導通し始め、ワード線２３がＶｐｐに
立ち上がりはじめる。この状態ではＮｃｈトランジスタ
２０は完全にオフしないために貫通電流が流れてしま
う。
【００１６】そこでＰｃｈトランジスタ２１をワード線
電位で導通させノード２４を負電位に引き抜く。引き抜
かれた電位だけＰｃｈトランジスタ１９はさらにオン
し、Ｎｃｈトランジスタ２０はオフする。そしてワード
線電位２３が上がった分だけノード２４は引き抜かれ
る。このようなフィードバックを行うことでワード線２
３をＶｐｐに設定する。ここでノード１８はＰｃｈトラ
ンジスタ２２のゲートが接地電位になっているため接地
電位より下がらない。
電位で導通させノード２４を負電位に引き抜く。引き抜
かれた電位だけＰｃｈトランジスタ１９はさらにオン
し、Ｎｃｈトランジスタ２０はオフする。そしてワード
線電位２３が上がった分だけノード２４は引き抜かれ
る。このようなフィードバックを行うことでワード線２
３をＶｐｐに設定する。ここでノード１８はＰｃｈトラ
ンジスタ２２のゲートが接地電位になっているため接地
電位より下がらない。
【００１７】このような本実施例によれば、上述の構成
により非選択のワード線に通常非選択ワード線に印加す
る電位よりも低い電位を印加するようにしたので、書き
込み時に選択ビット線に高電圧を印加した際に、カップ
リングにより上がってしまう非選択メモリセルのメモリ
セルのフローティングゲートの電位を低く抑えることが
でき、これにより、選択ビット線上の非選択ワード線の
メモリセルを介して不要な電流が流れたり、書き込まれ
ている情報に悪影響が及ぶのを防止できる。
により非選択のワード線に通常非選択ワード線に印加す
る電位よりも低い電位を印加するようにしたので、書き
込み時に選択ビット線に高電圧を印加した際に、カップ
リングにより上がってしまう非選択メモリセルのメモリ
セルのフローティングゲートの電位を低く抑えることが
でき、これにより、選択ビット線上の非選択ワード線の
メモリセルを介して不要な電流が流れたり、書き込まれ
ている情報に悪影響が及ぶのを防止できる。
【００１８】
【発明の効果】以上のように本発明によれば、書き込み
時、選択ワード線にはＶｐｐが印加され、非選択ワード
線には負電圧が印加されるため、選択ビット線上の非選
択ワード線のメモリセルを介して不要な電流が流れた
り、書き込まれている情報に悪影響が及ぶのを防止で
き、高性能の不揮発性半導体記憶装置が得られるという
効果がある。
時、選択ワード線にはＶｐｐが印加され、非選択ワード
線には負電圧が印加されるため、選択ビット線上の非選
択ワード線のメモリセルを介して不要な電流が流れた
り、書き込まれている情報に悪影響が及ぶのを防止で
き、高性能の不揮発性半導体記憶装置が得られるという
効果がある。
【図１】本発明の一実施例による不揮発性半導体記憶装
置のロウデコータの回路構成を示す図である。
置のロウデコータの回路構成を示す図である。
【図２】本発明及び従来例に共通のメモリセルの断面図
である。
である。
【図３】本発明及び従来例に共通のメモリアレイの説明
図である。
図である。
【図４】本発明及び従来例に共通の不揮発性半導体記憶
装置の全体ブロック図である。
装置の全体ブロック図である。
【図５】従来例による不揮発性半導体記憶装置のロウデ
コーダ回路図である。
コーダ回路図である。
１ ドレイン １ａ，１ｂ ビット線 ２ コントロールゲート ２ａ，２ｂ ワード線 ３ ソース ３ａ ソース線 ４ フローティングゲート ５ａ〜５ｄ メモリセル ７ メモリセルアレイ ８ アドレスバッファ ９ ロウデコーダ １０ カラムデコーダ １１ Ｙゲート １２ センスアンプ １３ ＤＱバッファ １４ ソース線スイッチ １８，２４，３０，３６ ノード ２０，２１，３１，３３ Ｎｃｈトランジスタ １９，２２，３２，３５ Ｐｃｈトランジスタ ２３ ワード線 ２５ −Ｖ端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 真一 兵庫県伊丹市瑞原４丁目１番地 三菱電 機株式会社エル・エス・アイ研究所内 (56)参考文献 特開 平１−289282（ＪＰ，Ａ) 特開 平１−194197（ＪＰ，Ａ) 特開 平１−160059（ＪＰ，Ａ) 特開 昭62−26697（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G11C 16/06
Claims (2)
- 【請求項１】 フローティングゲートを有するメモリト
ランジスタが行方向，列方向にアレイ状に配置され、メ
モリセルのドレインがビット線にゲートがワード線に接
続され、書き込みはアバランシェ崩壊で生じたホットエ
レクトロンをフローティングゲートに注入することによ
り行い、消去はトンネル現象を利用してフローティング
ゲートから蓄積された電子を引き抜くことにより行う構
成を有するものにおいて、メモリセルの書き込み時に、メモリセルのソースを接地
電位にするとともに、 非選択ワード線に与える電位を接
地電位より低く設定する機能を備えたことを特徴とする
不揮発性半導体記憶装置。 - 【請求項２】 ワード線の選択，非選択を示す信号を出
力する入力論理回路と、該入力論理回路の出力を入力と
し、該入力論理回路がワード線の選択を示す信号を出力
しているときに、第１の電位を出力し、該入力論理回路
がワード線の非選択を示す信号を出力しているときに、
第２の電位を出力する第１の回路と、該第１の回路の出
力を入力とし、該第１の回路が第１の電位を出力してい
るときに、第３の電位を出力し、該第１の回路が第２の
電位を出力しているときに、接地電位よりも低い第４の
電位を出力する第２の回路とを備えたことを特徴とする
請求項１記載の不揮発性半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3228791A JP2891552B2 (ja) | 1991-01-31 | 1991-01-31 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3228791A JP2891552B2 (ja) | 1991-01-31 | 1991-01-31 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04247398A JPH04247398A (ja) | 1992-09-03 |
| JP2891552B2 true JP2891552B2 (ja) | 1999-05-17 |
Family
ID=12354750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3228791A Expired - Lifetime JP2891552B2 (ja) | 1991-01-31 | 1991-01-31 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2891552B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1215681B1 (en) * | 2000-12-05 | 2008-04-16 | Halo Lsi Design and Device Technology Inc. | Program and erase methods in twin MONOS cell memories |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160059A (ja) * | 1987-12-16 | 1989-06-22 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JP2628673B2 (ja) * | 1988-01-29 | 1997-07-09 | 株式会社日立製作所 | 半導体記憶装置 |
| JPH01289282A (ja) * | 1988-05-17 | 1989-11-21 | Ricoh Co Ltd | 半導体記憶装置 |
-
1991
- 1991-01-31 JP JP3228791A patent/JP2891552B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04247398A (ja) | 1992-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3373632B2 (ja) | 不揮発性半導体記憶装置 | |
| US5262984A (en) | Non-volatile memory device capable of storing multi-state data | |
| US5764572A (en) | Integrated circuit memory device | |
| JP3152762B2 (ja) | 不揮発性半導体記憶装置 | |
| US5847994A (en) | Non-volatile semiconductor memory device having a back ground operation mode | |
| JP3906545B2 (ja) | 不揮発性半導体記憶装置 | |
| US4805151A (en) | Nonvolatile semiconductor memory device | |
| KR100781980B1 (ko) | 불휘발성 메모리 장치에서의 디코더 및 그에 의한 디코딩방법 | |
| JP3137993B2 (ja) | 不揮発性半導体記憶装置 | |
| US5617350A (en) | Flash memory system having reduced disturb and method | |
| JP2001014866A (ja) | 不揮発性メモリ回路 | |
| TW201810264A (zh) | 組態用於存取快閃記憶體單元之陣列行及列的方法與設備 | |
| JP3693504B2 (ja) | メモリデバイス | |
| JP3315472B2 (ja) | 不揮発性半導体記憶装置 | |
| US5265061A (en) | Apparatus for preventing glitch for semiconductor non-volatile memory device | |
| JP3825596B2 (ja) | 半導体記憶装置及びその制御方法 | |
| US5253210A (en) | Paritioned bit line structure of EEPROM and method of reading data therefrom | |
| JP2891552B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH06103790A (ja) | 不揮発性半導体記憶装置 | |
| KR940005695B1 (ko) | 불휘발성 기억소자의 로우 디코더 회로 | |
| JPH0567758A (ja) | 不揮発性半導体記憶装置 | |
| JP2714478B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3169457B2 (ja) | 半導体メモリ装置 | |
| JP2634089B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4604436B2 (ja) | 半導体記憶装置およびそのデータ読み出し方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110226 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |