KR100781980B1

KR100781980B1 - 불휘발성 메모리 장치에서의 디코더 및 그에 의한 디코딩방법

Info

Publication number: KR100781980B1
Application number: KR1020060107554A
Authority: KR
Inventors: 조지호
Original assignee: 삼성전자주식회사
Priority date: 2006-11-02
Filing date: 2006-11-02
Publication date: 2007-12-06
Also published as: US7724582B2; US20080106947A1; CN101174460B; CN101174460A

Abstract

본 발명은 메모리 셀에 억세스하고자 하는 경우 글로벌 워드라인과 파셜 워드라인으로 인가되는 신호의 논리 조합에 의해 하나의 로컬 워드라인을 선택하는 불휘발성 메모리 장치에서의 디코더에 관한 것으로서, 그 디코더는 입력단의 글로벌 워드라인이 비선택된 글로벌 워드라인인 경우에는 출력단으로 디폴트 전압을 제공하고, 입력단의 글로벌 워드라인이 선택된 글로벌 워드라인인 경우에는 출력단으로 음 전압을 제공하는 레벨 시프터 및 상기 레벨 시프터의 출력단의 전압이 상기 음 전압을 갖는 경우 선택된 로컬 워드라인에는 대응되는 파셜 워드라인을 통해 동작 전압을 제공하고 비선택된 로컬 워드라인에는 대응되는 파셜 워드라인을 통해 접지 전압을 제공하며, 상기 레벨 시프터의 출력단이 디폴트 전압을 갖는 경우 비선택된 로컬 워드라인에 플로팅 방지 전압을 제공하기 위한 로컬 워드라인 드라이버를 구비한다. 그리하여, 본 발명은 비선택된 로컬 워드라인이 플로팅되는 것을 방지하기 위해 추가되는 회로 소자 및 컨트롤 신호를 줄임으로써 불휘발성 메모리 장치에서 디코더가 차지하는 면적을 줄일 수 있다.

플래쉬, 디코더, 플로팅, 레벨 시프터, 음 전압

Description

불휘발성 메모리 장치에서의 디코더 및 그에 의한 디코딩 방법{Decoder of nonvolatile memory device and decoding method by the same}

도 1은 일반적인 NOR형 플래쉬 메모리 장치의 메모리 블록과 센스앰프를 개략적으로 보인 블록도.

도 2는 도 1에서의 메모리 블록에서의 하나의 메모리 셀을 보인 회로도.

도 3은 NOR형 플래쉬 메모리 장치의 리드 동작을 설명하기 위한 회로도.

도 4는 NOR형 플래쉬 메모리 장치의 라이트 동작을 설명하기 위한 회로도.

도 5는 NOR형 플래쉬 메모리 장치의 소거 동작을 설명하기 위한 회로도.

도 6은 도 1에서 워드라인들을 선택하기 위한 디코더를 상세히 보인 회로도.

도 7은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치에서의 디코더를 보인 도면.

도 8은 도 7에서의 레벨 시프터의 일례를 보인 회로도.

<도면의 주요부분에 대한 부호의 설명>

70 ~ 77 : 로컬 워드라인 드라이버 WL : 로컬 워드라인

GWL_RD, GWL_WT : 글로벌 워드라인 Vneg : 음 전압

78 : 레벨 시프터 PWL : 파셜 워드라인

NM71 ~ NM74, NM81 ~ NM85 : 엔모스 트랜지스터

PM71 ~ PM72, PM81 ~ PM87 : 피모스 트랜지스터

Vpx : 디폴트 전압

본 발명은 불휘발성 메모리 장치에 관한 것으로서, 보다 상세하게는 불휘발성 메모리 장치의 디코더(decoder)에 관한 것이다.

불휘발성 메모리 장치 중 플래쉬 메모리 장치는 전기적으로 비교적 큰 단위로 데이터 소거(erase), 프로그램(program)이 가능하며, 하드디스크의 대체, 컴퓨터 시스템에서의 기본 입출력 시스템인 BIOS의 메모리, 핸드폰 등에서의 통신 프로토콜의 메모리, 디지털 카메라에서의 화상 메모리 등에 널리 응용되고 있다.

플래쉬 메모리 장치 중 특히 NOR형 플래쉬 메모리 장치는 전기적으로 프로그램 및 소거 동작이 가능한 다른 불휘발성 메모리 장치들과 비교될 경우, 프로그램(program) 및 리드(read) 동작에 있어서 속도가 월등히 빠르기 때문에, 빠른 속도를 요구하는 유저들로부터 호응을 받고 있다.

NOR형 플래쉬 메모리 장치는 복수 개의 워드라인들과 비트라인들의 각 교차점에 위치하는 메모리 셀을 구비한다. 각각의 메모리 셀은 컨트롤 게이트(control gate), 플로팅 게이트(floating gate), 소오스(source) 영역 및 드레인(drain) 영역을 구비한다. 그리고, 상기 컨트롤 게이트는 상기 워드라인에 연결되고 상기 드레인 영역은 상기 비트라인에 공통 연결되고, 상기 소오스 영역은 접지되고, 채널(channel) 영역과 상기 컨트롤 게이트 사이에는 상기 플로팅 게이트가 구비된다.

도 1은 일반적인 NOR형 플래쉬 메모리 장치의 메모리 블록과 센스앰프를 개략적으로 보인 블록도이다.

도 1을 참조하면, 메모리 블록(BLK; 10, 12, 14, 16) 및 센스앰프(S/A; 20)가 도시되어 있다.

예를 들어, 하나의 메모리 블록(10)이 512K 개의 메모리 셀을 구비하고 있다면, 워드라인(WL)의 개수는 1024개이고, 비트라인(BL)의 개수는 512개일 수 있다. 상기 워드라인들은 로우 디코더(X-DEC; 30, 31)에 연결되어져 있고, 상기 비트라인들은 컬럼 디코더로부터 출력되는 컬럼 디코딩 신호에 의해 컬럼 패스부(Y-PASS; 40)를 통해 센스앰프(20)에 연결된다.

로우 디코더로부터 출력되는 로우 디코딩 신호에 의해 복수 개의 워드라인들 중 하나의 워드라인이 선택되고, 컬럼 디코더로부터 출력되는 컬럼 디코딩 신호에 의해 하나의 비트라인이 선택된다.

상기 센스앰프(20)는 선택된 워드라인 및 선택된 비트라인에 연결된 메모리 셀의 상태에 따라서, 오프 셀인지 온 셀인지를 감지 및 증폭하는 부분이다.

도 2는 도 1에서의 메모리 블록에서의 하나의 메모리 셀을 보인 회로도이다.

도 2를 참조하면, 메모리 셀은 셀 트랜지스터(CTR1)를 구비한다. 상기 셀 트 랜지스터(CTR1)는 컨트롤 게이트, 플로팅 게이트를 구비하며, 상기 컨트롤 게이트에는 워드라인(WL)이 연결되어 있다. 상기 셀 트랜지스터(CTR1)의 드레인은 비트라인에 연결되어져 있고, 소오스는 소오스 라인(SL)을 통해 접지단에 연결된다.

이하에서는 첨부된 도면을 참조하여 NOR형 플래쉬 메모리 장치의 기본적인 동작들을 살펴보도록 한다.

도 3은 NOR형 플래쉬 메모리 장치의 리드 동작을 설명하기 위한 회로도이다.

도 3을 참조하면, 셀 트랜지스터(CTR10)가 선택된 셀이라고 가정할 경우, 상기 셀 트랜지스터(CTR10)는 선택된 워드라인(S_WL) 및 선택된 비트라인(S_BL)에 연결되어져 있다. 상기 선택된 워드라인(S_WL) 이외의 워드라인들은 비선택된 워드라인들(US_WL)이다. 그리고, 상기 선택된 비트라인(S_BL)은 컬럼 선택신호(yi)에 의해 컬럼 패스 트랜지스터(sw1)가 턴온됨으로써 센스앰프(S/A)에 연결되는 비트라인이다. 나머지 비트라인은 컬럼 패스 트랜지스터(sw2)가 턴오프되어져 있음으로 인해 상기 센스앰프(S/A)에 연결되지 않는다.

리드시 선택된 워드라인(S_WL)에는 소정의 전압(예를 들어 5V)이 인가되고 비선택된 워드라인(US_WL)에는 0V가 인가된다. 이 경우, 상기 선택된 워드라인(S_WL)에 연결되고 선택된 비트라인(S_BL)에 연결된 셀 트랜지스터(CTR10)가 오프 셀인 경우, 셀 전류(Icell)는 대체로 0에 가깝다. 한편, 상기 셀 트랜지스터(CTR10)가 온 셀인 경우 셀 전류(Icell)는 양의 값을 가지게 되고, 소정의 시간이 경과된 후에는 상기 선택된 비트라인(S_BL)의 전압은 낮아지게 된다. 온 셀 또는 오프 셀 상태를 리드하기 위해 센스앰프(S/A)는 적절한 시점에서 턴온되어(yi or yj에 의해) 감지 및 증폭 동작을 수행한다.

도 4는 NOR형 플래쉬 메모리 장치의 프로그램 동작을 설명하기 위한 회로도이다.

도 4를 참조하면, 선택된 워드라인(S_WL)과 선택된 비트라인(S_BL)에 연결된 셀 트랜지스터(CTR20)를 프로그램하기 위한 동작은, 선택된 워드라인(S_WL)과 선택된 비트라인(S_BL)에 소정의 프로그램 전압(예를 들면, 선택된 워드라인(S_WL)에는 10V, 그리고 선택된 비트라인(S_BL)에는 5V를 인가하고, 비선택된 워드라인(US_WL)은 모두 접지시키고, 소오스 라인(SL)도 접지시키며, 비선택된 비트라인(미도시)도 모두 접지시킴으로써 수행된다.

이와 같은 바이어스(bias) 조건은 채널 핫 일렉트론(Channel Hot Electron; CHE) 주입을 이용한 프로그램 방식으로서, 선택된 셀의 플로팅 게이트에 핫 일렉트론(Hot Electron)을 주입시켜 셀 트랜지스터의 문턱 전압을 증가시킨다.

이와 같이 프로그램된 플래쉬 메모리 셀은 그의 드레인 영역으로부터 그의 소오스 영역으로 전류가 흐르는 것이 방지된다. 이 때, 상기 프로그램된 플래쉬 메모리 셀은 "오프(off)" 되었다고 하고, 일반적으로 "오프 셀(off cell)"로 불리운다.

도 5는 NOR형 플래쉬 메모리 장치의 소거 동작을 설명하기 위한 회로도이다.

도 5를 참조하면, 메모리 셀의 정보를 소거하기 위한 동작은 비트라인(BL)은 플로팅(floating)시키고, 워드라인(WL)은 예를 들어 -8V를 인가하며, 소오스 라인(SL)은 플로팅시키며, 벌크 전압(Vbulk)은 예를 들어 8V를 인가한다. 소거 동작 시 상기 워드라인 전압 또는 기판 전압(또는 벌크 전압)은 예를 든 것에 불과하며 다른 레벨일 수 있다.

이와 같이 메모리 셀의 플로팅 게이트와 반도체 기판 사이에 높은 전계를 형성함으로써 플로팅 게이트에 존재하는 전자를 터널 옥사이드층을 통해 반도체 기판으로 F-N 터널링(Fowler-Nordheim tunneling)을 발생시킨다. 즉, NOR형 플래쉬 메모리 장치의 소거 동작은 F-N 터널링을 이용하여 수행된다.

도 6은 도 1에서 워드라인들을 선택하기 위한 디코더를 상세히 보인 회로도이다.

도 6을 참조하면, GWL_RD는 리드용 글로벌 워드라인이고, GWL_WT는 프로그램용 글로벌 워드라인이다. 그리고, PWL<0> ~ PWL<7>은 파셜 워드라인이며, WL<0> ~ WL<7>은 복수의 메모리 셀들이 연결되는 로컬 워드라인이다.

상기 디코더는 글로벌 워드라인(GWL_RD or GWL_WT)과 파셜 워드라인(PWL)으로 인가되는 신호의 조합에 의해 하나의 로컬 워드라인(WL)을 선택하게 된다.

예를 들어, 리드시 로컬 워드라인(WL<0>)을 선택하고자 한다면, 글로벌 워드라인(GWL_RD)이 하이 레벨이 되어 엔모스 트랜지스터(NM61)가 턴온된다. 이 경우, 피모스 트랜지스터들(PM61, PM62)의 전류 구동 능력이 상기 엔모스 트랜지스터(NM61)의 전류 구동 능력보다 떨어져 노드(N60)는 nSS_RD의 영향을 받게 된다. nSS_RD는 리드 동작시 0V이므로, 상기 노드(N60)는 OV의 전압을 유지한다. 상기 노드(N60)를 기준으로 본다면, 노멀시에 Vpx 전압을 유지하다가 글로벌 워드라인(GWL_RD 또는 GWL_WT)의 선택시 OV의 전압을 유지하게 된다.

그리고, 파셜 워드라인(PWL<0>)이 선택되면, 로컬 워드라인(WL<0>)은 상기 파셜 워드라인(PWL<0>)으로 제공되는 전압을 갖게 된다. 예를 들면, 상기 파셜 워드라인(PWL<0>)은 5V가 될 수 있다. 이 경우, 다른 파셜 워드라인(PWL<1> ~ PWL<7>)에는 0V가 제공된다. 상기 파셜 워드라인들(PWL<0> ~ PWL<7>)에 대응되는 상보 파셜 워드라인들(nPWL<0> ~ nPWL<7>)은 상기 파셜 워드라인들(PWL<0> ~ PWL<7>)과 반대되는 논리 레벨을 갖게 된다.

예를 들어, 상기 파셜 워드라인(PWL<0>)이 5V인 경우, 상보 파셜 워드라인(nPWL<0>)은 로우 레벨(예를 들면, 0V)로 되어 엔모스 트랜지스터(NM64)를 턴오프시킨다.

한편, 다른 파셜 워드라인(PWL<1> ~ PWL<7>)에는 0V가 제공되므로, 상보 파셜 워드라인(nPWL<1> ~ nPWL<7>)은 하이 레벨(예를 들면, VCC 레벨)로 되어 대응되는 엔모스 트랜지스터를 턴온시킨다.

그리하여, 비선택된 로컬 워드라인들에 외부 전압(Vex)을 제공한다. 상기 외부 전압(Vex)은 접지 전압(VSS)일 수 있다.

한편, 상기 글로벌 워드라인(GWL_RD or GWL_WT)이 비선택된 글로벌 워드라인이라고 가정한다면, 상기 노드(N60)는 Vpx 레벨을 갖게 되고, 이는 로컬 워드라인 드라이버(60 ~ 67)의 엔모스 트랜지스터(NM63, NM65)를 턴온시킨다. 그리고, 파셜 워드라인(PWL<0> ~ PWL<7>)들에도 0V의 전압이 인가되고, nPWL<0> ~ nPWL<7>은 소정의 전압(예를 들면, VCC)을 갖게 되어 엔모스 트랜지스터들(NM64, NM66)을 턴온시킨다. 그리하여, 로컬 워드라인들(WL<0> ~ WL<7>)은 외부 전압(Vex)을 갖게 된 다. 물론 상기 외부 전압(Vex)은 접지 전압(0V) 일 수 있다.

그러나, 상기 디코더에서 비선택된 로컬 워드라인의 플로팅을 방지하기 위해 엔모스 트랜지스터들(NM84, NM86) 및 그들 각각을 제어하기 위한 상보 파셜 워드라인들(nPWL<0> ~ nPWL<7>)을 배치함으로 인해 디코더의 구조가 복잡해지고, 그로 인한 디코더의 사이즈 또한 증가하는 문제점이 있다.

따라서, 본 발명의 목적은 종래의 불휘발성 메모리 장치에서의 디코더에서 비선택된 로컬 워드라인의 플로팅을 방지하기 위해 추가되는 회로 및 제어 신호들로 인한 문제점을 개선할 수 있는 불휘발성 메모리 장치에서의 디코더 및 그에 의한 디코딩 방법을 제공함에 있다.

본 발명의 다른 목적은 비선택된 로컬 워드라인의 플로팅을 방지하기 위해 디코더에 추가되는 엔모스 트랜지스터들 및 그들 각각을 제어하기 위한 신호라인을 줄임으로써 디코더의 구조를 단순화하고, 디코더가 차지하는 면적도 감소시킬 수 있는 불휘발성 메모리 장치에서의 디코더 및 그에 의한 디코딩 방법을 제공함에 있다.

상기의 목적들을 달성하기 위한 본 발명의 일 양상에 따른, 메모리 셀에 억세스하고자 하는 경우 글로벌 워드라인과 파셜 워드라인으로 인가되는 신호의 논리 조합에 의해 하나의 로컬 워드라인을 선택하는 불휘발성 메모리 장치에서의 디코더는, 입력단의 글로벌 워드라인이 비선택된 글로벌 워드라인인 경우에는 출력단으로 디폴트 전압을 제공하고, 입력단의 글로벌 워드라인이 선택된 글로벌 워드라인인 경우에는 출력단으로 음 전압을 제공하는 레벨 시프터; 및 상기 레벨 시프터의 출력단의 전압이 상기 음 전압을 갖는 경우 선택된 로컬 워드라인에는 대응되는 파셜 워드라인을 통해 동작 전압을 제공하고 비선택된 로컬 워드라인에는 대응되는 파셜 워드라인을 통해 접지 전압을 제공하며, 상기 레벨 시프터의 출력단이 디폴트 전압을 갖는 경우 비선택된 로컬 워드라인에 플로팅 방지 전압을 제공하기 위한 로컬 워드라인 드라이버를 구비함을 특징으로 한다.

여기서, 상기 레벨 시프터는, 대응되는 글로벌 워드라인이 비선택된 글로벌 워드라인인 경우, 상기 레벨 시프터의 입력단을 프리챠지시키기 위한 입력 노드 프리챠지부; 및 연결된 글로벌 워드라인이 선택된 글로벌 워드라인인 경우, 상기 레벨 시프터의 출력단에 상기 음 전압을 제공하기 위한 음 전압 제공부를 구비할 수 있다.

또한, 상기 입력 노드 프리챠지부는, 대응되는 글로벌 워드라인의 비선택시 게이트가 접지 전압으로 바이어스되어 상기 레벨 시프터의 입력단을 프리챠지하기 위한 두 개의 피모스 트랜지스터; 및 대응되는 글로벌 워드라인의 비선택시 상기 레벨 시프터의 입력단의 전압을 반전시켜 상기 음 전압 제공부를 구성하는 피모스 트랜지스터를 턴온시키는 하나의 인버터를 구비할 수 있다.

또한, 상기 음 전압 제공부는, 게이트는 상기 레벨 시프터의 입력단에 연결되고 소오스는 전원 전압단에 연결되며 드레인은 제1 엔모스 트랜지스터의 드레인에 연결되는 제1 피모스 트랜지스터; 게이트는 상기 인버터의 출력단에 연결되고 소오스는 상기 전원 전압단에 연결되며 드레인은 제2 피모스 트랜지스터의 드레인에 연결되는 제2 피모스 트랜지스터; 게이트는 상기 레벨 시프터의 출력단에 연결되고 소오스는 상기 디폴트 전압 공급단에 연결되며 드레인은 제3 엔모스 트랜지스터의 드레인에 연결되는 제3 피모스 트랜지스터; 게이트는 상기 제3 피모스의 드레인에 연결되고 소오스는 상기 디폴트 전압 공급단에 연결되며 드레인은 상기 제3 피모스의 게이트에 연결되는 제4 피모스 트랜지스터; 게이트는 상기 제2 피모스 트랜지스터의 드레인에 연결되고 드레인은 상기 제1 피모스 트랜지스터의 드레인에 연결되며 소오스는 음 전압 공급단에 연결되는 상기 제1 엔모스 트랜지스터; 게이트는 상기 제1 엔모스 트랜지스터의 드레인에 연결되고 드레인은 상기 제2 피모스 트랜지스터의 드레인에 연결되며 소오스는 상기 음 전압 공급단에 연결되는 상기 제2 엔모스 트랜지스터; 게이트는 상기 제2 엔모스 트랜지스터의 드레인에 연결되고 드레인은 상기 제4 피모스 트랜지스터의 게이트에 연결되며 소오스는 상기 음 전압 공급단에 연결되는 상기 제3 엔모스 트랜지스터; 및 게이트는 상기 제1 엔모스 트랜지스터의 드레인에 연결되고 드레인은 상기 레벨 시프터의 출력단에 연결되며 소오스는 상기 음 전압 공급단에 연결되는 제4 엔모스 트랜지스터를 구비할 수 있다.

또한, 상기 로컬 워드라인 드라이버는, 게이트는 상기 레벨 시프터의 출력단에 연결되고 소오스는 대응되는 파셜 워드라인에 연결되며 드레인은 대응되는 로컬 워드라인에 연결되는 하나의 피모스 트랜지스터와; 게이트는 상기 레벨 시프터의 출력단에 연결되고 드레인은 상기 피모스 트랜지스터의 드레인에 연결되며 소오스 에는 상기 플로팅 방지 전압이 인가되는 하나의 엔모스 트랜지스터를 구비할 수 있다.

또한, 상기 동작 전압은 리드시 로컬 워드라인 전압 또는 프로그램시 로컬 워드라인 전압일 수 있다.

또한, 상기 플로팅 방지 전압은 상기 디폴트 전압보다 낮은 전압일 수 있다.

또한, 상기 플로팅 방지 전압은 접지 전압일 수 있다.

또한, 상기 음 전압은 비선택된 로컬 워드라인에 대응되는 로컬 워드라인 드라이버를 구성하는 피모스 트랜지스터를 턴온시킬 수 있는 레벨의 전압일 수 있다.

상기의 목적들을 달성하기 위한 본 발명의 다른 양상에 따른, 메모리 셀에 억세스하고자 하는 경우 글로벌 워드라인과 파셜 워드라인으로 인가되는 신호의 논리 조합에 의해 하나의 로컬 워드라인을 선택하는 불휘발성 메모리 장치에서의 디코더는, 대응되는 로컬 워드라인이 선택될 로컬 워드라인인 경우에 상기 선택될 로컬 워드라인에 입력단의 음 전압에 의해 턴온되어 파셜 워드라인을 통해 동작 전압을 제공하는 하나의 피모스 트랜지스터; 및 대응되는 로컬 워드라인이 비선택될 로컬 워드라인인 경우에 상기 비선택될 로컬 워드라인에 플로팅 방지 전압을 제공하는 하나의 엔모스 트랜지스터로 구성되는 로컬 워드라인 드라이버를 구비함을 특징으로 한다.

여기서, 상기 비선택될 로컬 워드라인 중 선택될 로컬 워드라인과 글로벌 워드라인이 공통되는 로컬 워드라인의 경우에는 대응되는 파셜 워드라인을 통해 접지 전압을 공급하고, 상기 비선택될 로컬 워드라인 중 선택될 로컬 워드라인과 글로벌 워드라인이 공통되지 않는 로컬 워드라인의 경우에는 상기 플로팅 방지 전압이 제공될 수 있다.

또한, 상기 플로팅 방지 전압은 접지 전압일 수 있다.

또한, 상기 음 전압은 비선택될 로컬 워드라인에 대응되는 로컬 워드라인 드라이버를 구성하는 피모스 트랜지스터를 턴온시킬 수 있는 레벨의 전압일 수 있다.

상기의 목적들을 달성하기 위한 본 발명의 일 양상에 따른, 메모리 셀에 억세스하고자 하는 경우 파셜 워드라인으로 인가되는 신호와 글로벌 워드라인으로 인가되는 신호의 조합에 의해 하나의 로컬 워드라인이 선택되는 불휘발성 메모리 장치에서의 디코더에서의 디코딩 방법은, 상기 글로벌 워드라인이 선택된 글로벌 워드라인인 경우, 선택된 글로벌 워드라인에 대응되는 복수의 로컬 워드라인 드라이버들의 입력단에 음 전압을 제공하고, 파셜 워드라인을 통해 동작 전압을 제공하여 하나의 로컬 워드라인을 선택하는 단계; 상기 선택된 로컬 워드라인과 글로벌 워드라인이 공통되는 비선택된 로컬 워드라인들에는 대응되는 파셜 워드라인을 통해 접지 전압을 제공하는 단계; 및 상기 선택된 글로벌 워드라인 이외의 글로벌 워드라인에 대응되는 로컬 워드라인들은 각각에 대응되는 로컬 워드라인 드라이버를 구성하는 엔모스 트랜지스터에 의해 접지 전압이 되도록 하는 단계를 구비함을 특징으로 한다.

여기서, 상기 음 전압은 상기 선택된 로컬 워드라인과 글로벌 워드라인이 공통되는 비선택된 로컬 워드라인들 각각에 연결된 로컬 워드라인 드라이버를 구성하는 피모스 트랜지스터를 턴온시킬 수 있는 레벨의 전압일 수 있다.

이하에서는 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 첨부된 도면 및 이하의 설명들은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게 본 발명에 대한 이해를 돕기 위한 의도로 예를 들어 도시되고 한정된 것에 불과하다. 그러므로, 이하의 설명들이 본 발명의 범위를 제한하는 것으로 사용되어서는 아니 될 것이다.

도 7은 본 발명의 일 실시예에 따른 불휘발성 메모리 장치에서의 디코더를 보인 도면이다.

도 7을 참조하면, 상기 불휘발성 메모리 장치는 각각에 복수 개의 메모리 셀들(미도시)이 연결되는 로컬 워드라인들(WL<0> ~ WL<7>)을 구비하고, 상기 로컬 워드라인들(WL<0> ~ WL<7>)은 대응되는 글로벌 워드라인(GWL_RD, GWL_WT)을 구비한다. 상기 디코더는 글로벌 워드라인(GWL_RD or GWL_WT)과 파셜 워드라인(PWL)으로 인가되는 신호의 논리 조합에 의해 하나의 로컬 워드라인을 선택한다.

상기 불휘발성 메모리 장치에서의 디코더는 레벨 시프터(78) 및 로컬 워드라인 드라이버(70 ~ 78)를 구비한다.

상기 레벨 시프터(78)는, 만약 상기 레벨 시프터(78)의 입력단의 글로벌 워드라인(GWL_RD or GWL_WT)이 비선택된 글로벌 워드라인인 경우라면, 제1 노드(N1)로 디폴트 전압(예를 들면, VCC)을 제공한다. 만약, 상기 레벨 시프터(78)의 입력단의 글로벌 워드라인(GWL_RD or GWL_WT)이 선택된 글로벌 워드라인인 경우라면, 상기 레벨 시프터(78)는 상기 제1 노드(N1)로 음 전압(Vneg)을 제공한다. 상기 음 전압(Vneg)은 이후에 설명될 로컬 워드라인 드라이버(70 ~ 77)를 구성하는 피모스 트랜지스터를 턴온시키기에 충분한 전압이면 된다.

상기 레벨 시프터(78)는 도 8에 잘 나타나 있다. 도 8을 참조하면, 상기 레벨 시프터(78)는 입력 노드 프리챠지부(82) 및 음 전압 제공부(84, 86)를 구비한다.

상기 입력 노드 프리챠지부(82)는 연결된 글로벌 워드라인(GWL_RD or GWL_WT)이 비선택된 글로벌 워드라인인 경우, 상기 레벨 시프터의 입력단(N70)을 프리챠지시키는 역할을 한다. 연결된 글로벌 워드라인(GWL_RD, GWL_WT)이 비선택된 글로벌 워드라인인 경우, 게이트가 접지전압으로 바이어스된 피모스를 통해 VCC가 상기 레벨 시프터의 입력단(N70)으로 제공된다. 그리고, 엔모스 트랜지스터(NM71, NM72)의 전류 드라이빙 능력이 피모스 트랜지스터(PM81, PM82)보다 월등히 크다.

따라서, 만약 연결된 글로벌 워드라인(GWL_RD, GWL_WT)이 선택된 글로벌 워드라인이라면, 엔모스 트랜지스터(NM71) 또는 엔모스 트랜지스터(NM72)가 턴온되어, 상기 레벨 시프터의 입력단(N70)의 전압은 nSS_RD 또는 nSS_WT의 전압으로 된다.

상기 nSS_RD 및 nSS_WT는 각각 리드시 및 프로그램시 섹터 선택 전압인 접지전압(0V)으로 된다.

상기 음 전압 제공부(84, 86)는 연결된 글로벌 워드라인(GWL_RD or GWL_WT)이 선택된 글로벌 워드라인인 경우, 제1 노드(N1)에 음 전압(Vneg)을 제공한다. 상기 음 전압 제공부(84, 86)는 다양한 형태로 구현될 수 있으나, 도 8에 도시된 회 로를 예로 들어 설명하면 다음과 같다.

상기 음 전압 제공부(84, 86)는, 게이트는 상기 레벨 시프터의 입력단에 연결되고 소오스는 전원 전압단(VCC)에 연결되며 드레인은 제1 엔모스 트랜지스터(NM82)의 드레인에 연결되는 제1 피모스 트랜지스터(PM84), 게이트는 상기 인버터(PM83, NM81)의 출력단에 연결되고 소오스는 상기 전원 전압단(VCC)에 연결되며 드레인은 제2 피모스 트랜지스터(PM85)의 드레인에 연결되는 제2 피모스 트랜지스터(PM85), 게이트는 상기 레벨 시프터(78)의 출력단(N1)에 연결되고 소오스는 상기 디폴트 전압 공급단(82)에 연결되며 드레인은 제3 엔모스 트랜지스터(NM84)의 드레인에 연결되는 제3 피모스 트랜지스터(PM86), 게이트는 상기 제3 피모스 트랜지스터(PM86)의 드레인에 연결되고 소오스는 상기 디폴트 전압 공급단(82)에 연결되며 드레인은 상기 제3 피모스 트랜지스터(PM86)의 게이트에 연결되는 제4 피모스 트랜지스터(PM87), 게이트는 상기 제2 피모스 트랜지스터(PM85)의 드레인에 연결되고 드레인은 상기 제1 피모스 트랜지스터(PM84)의 드레인에 연결되며 소오스는 음 전압 공급단(Vneg)에 연결되는 상기 제1 엔모스 트랜지스터(NM82), 게이트는 상기 제1 엔모스 트랜지스터(NM82)의 드레인에 연결되고 드레인은 상기 제2 피모스 트랜지스터(PM85)의 드레인에 연결되며 소오스는 상기 음 전압 공급단(Vneg)에 연결되는 상기 제2 엔모스 트랜지스터(NM83), 게이트는 상기 제2 엔모스 트랜지스터(NM83)의 드레인에 연결되고 드레인은 상기 제4 피모스 트랜지스터(PM87)의 게이트에 연결되며 소오스는 상기 음 전압 공급단(Vneg)에 연결되는 상기 제3 엔모스 트랜지스터(NM84) 및 게이트는 상기 제1 엔모스 트랜지스터(NM82)의 드레인에 연결되고 드 레인은 상기 레벨 시프터(78)의 출력단에 연결되며 소오스는 상기 음 전압 공급단(Vneg)에 연결되는 제4 엔모스 트랜지스터(NM85)를 구비한다.

그리하여, 노드(N70)가 로우 레벨(0V)의 전압인 경우 피모스 트랜지스터(PM84)가 턴온되고 엔모스 트랜지스터(NM85)가 턴온되어 상기 제1 노드(N1)는 상기 음 전압(Vneg)을 갖게 된다. 이와는 달리, 노드(N70)가 프리챠지 전압(VCC)을 갖는 경우에는 상기 제1 노드(N1)는 디폴트 전압(Vpx)을 갖게 된다.

상기 로컬 워드라인 드라이버(예를 들어, 70)는 하나의 피모스 트랜지스터(PM71)와 하나의 엔모스 트랜지스터(NM73)로 구성될 수 있다.

상기 피모스 트랜지스터(PM71)의 게이트는 상기 제1 노드(N1)에 연결되고 소오스는 파셜 워드라인(PWL<0>)에 연결되며 드레인은 상기 엔모스 트랜지스터(NM73)의 드레인에 연결된다.

상기 엔모스 트랜지스터(NM73)의 게이트는 상기 제1 노드(N1)에 연결되고 드레인은 상기 피모스 트랜지스터(PM71)의 드레인에 연결되며 소오스는 상기 음 전압(Vneg)을 유지한다.

예를 들어, 글로벌 워드라인(GWL_RD)이 선택된 글로벌 워드라인이고, 로컬 워드라인(WL<0>)이 선택되는 경우라면, 상기 제1 노드(N1)는 음 전압(Vneg)을 갖게 된다. 그리하여, 상기 로컬 워드라인(WL<0>)에는 파셜 워드라인(PWL<0>)을 통해 동작 전압이 제공된다. 상기 동작 전압은 예를 들면, 리드시 5V의 전압, 프로그램시 10V의 전압이 될 수 있다.

한편, 상기 제1 노드(N1)가 상기 음 전압(Vneg)을 가지는 경우라도, 비선택 된 로컬 워드라인(상기 로컬 워드라인(WL<0>)이 선택된 로컬 워드라인이므로 나머지 로컬 워드라인(WL<1> ~ WL<7>)은 비선택된 로컬 워드라인이다.)의 경우에는 마찬가지로 대응되는 파셜 워드라인(PWL<1> ~ PWL<7>)을 통해 비선택된 로컬 워드라인들(WL<1> ~ WL<7>)로 제공되기는 하나, 이 때의 전압은 예를 들면, 리드시나 프로그램시 모두 접지 전압(0V)일 수 있다.

반대로, 상기 제1 노드(N1)가 디폴트 전압(Vpx)을 갖는 경우, 로컬 워드라인에는 외부 전압(Vex)이 제공된다. 상기 외부 전압(Vex)은 접지 전압(VSS)일 수 있다.

요컨대, 상기 로컬 워드라인 드라이버는 상기 레벨 시프터(78)의 출력단(N1)의 전압이 상기 음 전압(Vneg)인 경우 선택된 로컬 워드라인(예를 들면, WL<0>)에는 대응되는 파셜 워드라인(PWL<0>)을 통해 동작 전압을 제공하고 비선택된 로컬 워드라인(WL<1> ~ WL<7>)에는 대응되는 파셜 워드라인을 통해 접지 전압(VSS)을 제공한다. 또한, 상기 로컬 워드라인 드라이버는 상기 레벨 시프터(78)의 출력단(N1)이 디폴트 전압을 갖는 경우 비선택된 로컬 워드라인(WL<0> ~ WL<7>)에 플로팅 방지 전압을 제공한다.

상기 플로팅 방지 전압은 상기 디폴트전압보다 낮은 전압, 예를 들면, 접지 전압(VSS)일 수 있다.

도 7에 도시된 바와 같이, 하나의 로컬 워드라인 드라이버(70)는 하나의 피모스 트랜지스터(PM71)와 하나의 엔모스 트랜지스터(NM73)로 구성된다.

상기 피모스 트랜지스터(PM71)는, 대응되는 로컬 워드라인(WL<0>)이 선택될 로컬 워드라인인 경우에 상기 선택될 로컬 워드라인으로 입력단(N1)의 음 전압(Vneg)에 의해 턴온되어 동작 전압을 제공한다. 여기서, 상기 동작 전압은 대응되는 파셜 워드라인(PWL<0>)을 통해 제공된다.

상기 엔모스 트랜지스터(NM73)는, 대응되는 로컬 워드라인(WL<0>)이 비선택될 로컬 워드라인인 경우에 상기 비선택될 로컬 워드라인에 플로팅 방지 전압(Vex)을 제공한다. 상기 플로팅 방지 전압(Vex)은 입력단(N1)의 디폴트 전압(Vpx)에 의해 턴온된 엔모스 트랜지스터(NM73)를 통해 상기 로컬 워드라인(WL<0>)으로 제공된다.

상기 음 전압(Vneg)은, 비선택된 로컬 워드라인에 연결된 로컬 워드라인 드라이버(예를 들어, 77)의 피모스 트랜지스터(PM72)를 턴온시킬 수 있는 레벨의 전압인 것이 바람직하다. 예를 들면, 비선택된 로컬 워드라인에 연결된 파셜 워드라인(PWL<7>)으로 인가되는 전압이 0V인 경우, 상기 음 전압(Vneg)은 -2V일 수 있다.

그리하여, 본 발명에 따른 불휘발성 메모리 장치의 디코더는 종래의 불휘발성 메모리 장치에서의 디코더에서 비선택된 로컬 워드라인의 플로팅을 방지하기 위해 추가되는 회로 및 제어 신호들로 인한 문제점을 개선할 수 있다. 특히, 종래의 불휘발성 메모리 장치에서의 디코더에서 비선택된 로컬 워드라인의 플로팅을 방지하기 위해 디코더에 추가되는 엔모스 트랜지스터들 및 그들 각각을 제어하기 위한 신호라인을 줄임으로써 디코더의 구조를 단순화하고, 디코더가 차지하는 면적도 감소시킬 수 있다.

다음으로, 도 7 및 도 8을 참조하여, 본 발명의 일 실시예에 따른 불휘발성 메모리 장치에서의 디코더를 설명하면 이하와 같다.

본 발명의 일 실시예에 따라 메모리 셀에 억세스하고자 하는 경우 파셜 워드라인(PWL)으로 인가되는 신호와 글로벌 워드라인(GWL_RD, GWL_WT)으로 인가되는 신호의 조합에 의해 하나의 로컬 워드라인(WL)이 선택되는 불휘발성 메모리 장치에서의 디코더에서의 디코딩 방법은, (1)상기 글로벌 워드라인(GWL_RD, GWL_WT)이 선택된 글로벌 워드라인인 경우, 선택된 글로벌 워드라인에 대응되는 복수의 로컬 워드라인 드라이버들(70 ~ 77)의 입력단에 음 전압(Vneg)을 제공하고, 파셜 워드라인(예를 들어, PWL<0>)을 통해 동작 전압을 제공하여 하나의 로컬 워드라인(WL<0>)을 선택하는 단계, (2)상기 선택된 로컬 워드라인(WL<0>)과 글로벌 워드라인이 공통되는 비선택된 로컬 워드라인들(WL<1> ~ WL<7>)에는 대응되는 파셜 워드라인(PWL<1> ~ PWL<7>)을 통해 접지 전압(VSS)을 제공하는 단계, 및 (3)상기 선택된 글로벌 워드라인(GWL_RD or GWL_WT) 이외의 글로벌 워드라인(도시되지는 않았지만, 도 7에 도시된 글로벌 워드라인(GWL_RD, GWL_WT)이 선택되지 않은 글로벌 워드라인이라고 가정하면)에 대응되는 로컬 워드라인들은 각각에 대응되는 로컬 워드라인 드라이버(70 ~ 77)를 구성하는 엔모스 트랜지스터(NM73 ~ NM74)에 의해 접지 전압이 되도록 하는 단계를 구비한다. 여기서, 상기 음 전압(Vneg)은 상기 선택된 로컬 워드라인과 글로벌 워드라인이 공통되는 비선택된 로컬 워드라인들 각각에 연결된 로컬 워드라인 드라이버를 구성하는 피모스 트랜지스터(PM72)를 턴온시킬 수 있는 레벨의 전압인 것이 바람직하다.

그리하여, 본 발명은 종래의 불휘발성 메모리 장치에서의 디코더에서 비선택 된 로컬 워드라인의 플로팅을 방지하기 위해 추가되는 회로 및 제어 신호들로 인한 문제점을 개선할 수 있다.

본 발명에 따른 불휘발성 메모리 장치에서의 디코더 및 그에 의한 디코딩 방법은 상기 실시예에 한정되지 않고, 본 발명의 기본 원리를 벗어나지 않는 범위에서 다양하게 설계되고, 응용될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가지는 자에게는 자명한 사실이라 할 것이다.

상술한 바와 같이 본 발명은 불휘발성 메모리 장치에서의 개선된 디코더 및 그에 의한 디코딩 방법을 제공함으로써, 종래의 불휘발성 메모리 장치에서의 디코더에서 비선택된 로컬 워드라인의 플로팅을 방지하기 위해 추가되는 회로 및 제어 신호들로 인한 문제점을 개선할 수 있고, 특히, 비선택된 로컬 워드라인의 플로팅을 방지하기 위해 디코더에 추가되는 엔모스 트랜지스터들 및 그들 각각을 제어하기 위한 신호라인을 줄임으로써 디코더의 구조를 단순화하고, 디코더가 차지하는 면적도 감소시킬 수 있는 효과를 갖는다.

Claims

메모리 셀에 억세스하고자 하는 경우 글로벌 워드라인과 파셜 워드라인으로 인가되는 신호의 논리 조합에 의해 하나의 로컬 워드라인을 선택하는 불휘발성 메모리 장치에서의 디코더에 있어서:

입력단의 글로벌 워드라인이 비선택된 글로벌 워드라인인 경우에는 출력단으로 디폴트 전압을 제공하고, 입력단의 글로벌 워드라인이 선택된 글로벌 워드라인인 경우에는 출력단으로 음 전압을 제공하는 레벨 시프터; 및

상기 레벨 시프터의 출력단의 전압이 상기 음 전압인 경우 선택된 로컬 워드라인에는 대응되는 파셜 워드라인을 통해 동작 전압을 제공하고 비선택된 로컬 워드라인에는 대응되는 파셜 워드라인을 통해 접지 전압을 제공하며, 상기 레벨 시프터의 출력단이 디폴트 전압을 갖는 경우 비선택된 로컬 워드라인에 플로팅 방지 전압을 제공하기 위한 로컬 워드라인 드라이버를 구비함을 특징으로 하는 불휘발성 메모리 장치에서의 디코더.
제1항에 있어서, 상기 레벨 시프터는,

대응되는 글로벌 워드라인이 비선택된 글로벌 워드라인인 경우, 상기 레벨 시프터의 입력단을 프리챠지시키기 위한 입력 노드 프리챠지부; 및

연결된 글로벌 워드라인이 선택된 글로벌 워드라인인 경우, 상기 레벨 시프 터의 출력단에 상기 음 전압을 제공하기 위한 음 전압 제공부를 구비함을 특징으로 하는 불휘발성 메모리 장치에서의 디코더.
제2항에 있어서, 상기 입력 노드 프리챠지부는,

대응되는 글로벌 워드라인의 비선택시 게이트가 접지 전압으로 바이어스되어 상기 레벨 시프터의 입력단을 프리챠지하기 위한 두 개의 피모스 트랜지스터; 및

대응되는 글로벌 워드라인의 비선택시 상기 레벨 시프터의 입력단의 전압을 반전시켜 상기 음 전압 제공부를 구성하는 피모스 트랜지스터를 턴온시키는 하나의 인버터를 구비함을 특징으로 하는 불휘발성 메모리 장치에서의 디코더.
제3항에 있어서, 상기 음 전압 제공부는,

게이트는 상기 레벨 시프터의 입력단에 연결되고 소오스는 전원 전압단에 연결되며 드레인은 제1 엔모스 트랜지스터의 드레인에 연결되는 제1 피모스 트랜지스터;

게이트는 상기 인버터의 출력단에 연결되고 소오스는 상기 전원 전압단에 연결되며 드레인은 제2 피모스 트랜지스터의 드레인에 연결되는 제2 피모스 트랜지스터;

게이트는 상기 레벨 시프터의 출력단에 연결되고 소오스는 상기 디폴트 전압 공급단에 연결되며 드레인은 제3 엔모스 트랜지스터의 드레인에 연결되는 제3 피모스 트랜지스터;

게이트는 상기 제3 피모스의 드레인에 연결되고 소오스는 상기 디폴트 전압 공급단에 연결되며 드레인은 상기 제3 피모스의 게이트에 연결되는 제4 피모스 트랜지스터;

게이트는 상기 제2 피모스 트랜지스터의 드레인에 연결되고 드레인은 상기 제1 피모스 트랜지스터의 드레인에 연결되며 소오스는 음 전압 공급단에 연결되는 상기 제1 엔모스 트랜지스터;

게이트는 상기 제1 엔모스 트랜지스터의 드레인에 연결되고 드레인은 상기 제2 피모스 트랜지스터의 드레인에 연결되며 소오스는 상기 음 전압 공급단에 연결되는 상기 제2 엔모스 트랜지스터;

게이트는 상기 제2 엔모스 트랜지스터의 드레인에 연결되고 드레인은 상기 제4 피모스 트랜지스터의 게이트에 연결되며 소오스는 상기 음 전압 공급단에 연결되는 상기 제3 엔모스 트랜지스터; 및

게이트는 상기 제1 엔모스 트랜지스터의 드레인에 연결되고 드레인은 상기 레벨 시프터의 출력단에 연결되며 소오스는 상기 음 전압 공급단에 연결되는 제4 엔모스 트랜지스터를 구비함을 특징으로 하는 불휘발성 메모리 장치에서의 디코더.
제1항에 있어서, 상기 로컬 워드라인 드라이버는,

게이트는 상기 레벨 시프터의 출력단에 연결되고 소오스는 대응되는 파셜 워드라인에 연결되며 드레인은 대응되는 로컬 워드라인에 연결되는 하나의 피모스 트랜지스터와;

게이트는 상기 레벨 시프터의 출력단에 연결되고 드레인은 상기 피모스 트랜지스터의 드레인에 연결되며 소오스에는 상기 플로팅 방지 전압이 인가되는 하나의 엔모스 트랜지스터를 구비함을 특징으로 하는 불휘발성 메모리 장치에서의 디코더.
제1항에 있어서,

상기 동작 전압은 리드시 로컬 워드라인 전압 또는 프로그램시 로컬 워드라인 전압임을 특징으로 하는 불휘발성 메모리 장치에서의 디코더.
제5항에 있어서,

상기 플로팅 방지 전압은 상기 디폴트 전압보다 낮은 전압임을 특징으로 하는 불휘발성 메모리 장치에서의 디코더.
제7항에 있어서,

상기 플로팅 방지 전압은 접지 전압임을 특징으로 하는 불휘발성 메모리 장 치에서의 디코더.
제5항에 있어서,

상기 음 전압은 비선택된 로컬 워드라인에 대응되는 로컬 워드라인 드라이버를 구성하는 피모스 트랜지스터를 턴온시킬 수 있는 레벨의 전압임을 특징으로 하는 불휘발성 메모리 장치에서의 디코더.
메모리 셀에 억세스하고자 하는 경우 글로벌 워드라인과 파셜 워드라인으로 인가되는 신호의 논리 조합에 의해 하나의 로컬 워드라인을 선택하는 불휘발성 메모리 장치에서의 디코더에 있어서:

대응되는 로컬 워드라인이 선택될 로컬 워드라인인 경우에 상기 선택될 로컬 워드라인으로 입력단의 음 전압에 의해 턴온되어 동작 전압을 제공하는 하나의 피모스 트랜지스터; 및

대응되는 로컬 워드라인이 비선택될 로컬 워드라인인 경우에 상기 비선택될 로컬 워드라인에 플로팅 방지 전압을 제공하는 하나의 엔모스 트랜지스터로 구성되는 로컬 워드라인 드라이버를 구비함을 특징으로 하는 불휘발성 메모리 장치에서의 디코더.
제10항에 있어서,

상기 비선택될 로컬 워드라인 중 선택될 로컬 워드라인과 글로벌 워드라인이 공통되는 로컬 워드라인의 경우에는 대응되는 파셜 워드라인을 통해 접지 전압을 공급하고, 상기 비선택될 로컬 워드라인 중 선택될 로컬 워드라인과 글로벌 워드라인이 공통되지 않는 로컬 워드라인의 경우에는 상기 플로팅 방지 전압이 제공됨을 특징으로 하는 불휘발성 메모리 장치에서의 디코더.
제11항에 있어서,

상기 플로팅 방지 전압은 접지 전압임을 특징으로 하는 불휘발성 메모리 장치에서의 디코더.
제11항에 있어서,

상기 음 전압은 비선택될 로컬 워드라인에 대응되는 로컬 워드라인 드라이버를 구성하는 피모스 트랜지스터를 턴온시킬 수 있는 레벨의 전압임을 특징으로 하는 불휘발성 메모리 장치에서의 디코더.
메모리 셀에 억세스하고자 하는 경우 파셜 워드라인으로 인가되는 신호와 글로벌 워드라인으로 인가되는 신호의 조합에 의해 하나의 로컬 워드라인이 선택되는 불휘발성 메모리 장치에서의 디코더에서의 디코딩 방법에 있어서:

상기 글로벌 워드라인이 선택된 글로벌 워드라인인 경우, 선택된 글로벌 워드라인에 대응되는 복수의 로컬 워드라인 드라이버들의 입력단에 음 전압을 제공하고, 파셜 워드라인을 통해 동작 전압을 제공하여 하나의 로컬 워드라인을 선택하는 단계;

상기 선택된 로컬 워드라인과 글로벌 워드라인이 공통되는 비선택된 로컬 워드라인들에는 대응되는 파셜 워드라인을 통해 접지 전압을 제공하는 단계; 및

상기 선택된 글로벌 워드라인 이외의 글로벌 워드라인에 대응되는 로컬 워드라인들은 각각에 대응되는 로컬 워드라인 드라이버를 구성하는 엔모스 트랜지스터에 의해 접지 전압이 되도록 하는 단계를 구비함을 특징으로 하는 디코딩 방법.
제14항에 있어서,

상기 음 전압은 상기 선택된 로컬 워드라인과 글로벌 워드라인이 공통되는 비선택된 로컬 워드라인들 각각에 연결된 로컬 워드라인 드라이버를 구성하는 피모스 트랜지스터를 턴온시킬 수 있는 레벨의 전압임을 특징으로 하는 디코딩 방법.