KR100645046B1 - 불 휘발성 메모리 장치의 행 디코더 회로 - Google Patents
불 휘발성 메모리 장치의 행 디코더 회로 Download PDFInfo
- Publication number
- KR100645046B1 KR100645046B1 KR1020040080080A KR20040080080A KR100645046B1 KR 100645046 B1 KR100645046 B1 KR 100645046B1 KR 1020040080080 A KR1020040080080 A KR 1020040080080A KR 20040080080 A KR20040080080 A KR 20040080080A KR 100645046 B1 KR100645046 B1 KR 100645046B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- word line
- controlled
- decoder circuit
- node
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
Abstract
Description
소거 | 프로그램 | 읽기 | |
Vpx | 0V | 10V | 5V |
Vpgate | 0V | Vpx-2Vth | 0V |
Vexen | VCC | 0V | 0V |
Vex | -10V | 0V | 0V |
Claims (6)
- 제 1 전압과 제어 노드 사이에 연결되며, 제 2 전압에 의해서 제어되는 PMOS 트랜지스터와;상기 제 1 전압과 상기 제어 노드 사이에 연결되며, 제 3 전압에 의해서 제어되는 NMOS 트랜지스터와; 그리고상기 제어 노드의 전압에 응답하여 워드 라인을 워드 라인 전압으로 구동하는 워드 라인 드라이버를 포함하며,상기 제 2 전압은 소거 동작시 접지 전압으로 설정되고 상기 제 3 전압은 상기 소거 동작시 전원 전압으로 설정되는 불 휘발성 메모리 장치의 행 디코더 회로.
- 제 1 항에 있어서,상기 소거 동작을 제외한 나머지 동작들에서는 상기 제 3 전압이 상기 접지 전압으로 설정되는 불 휘발성 메모리 장치의 행 디코더 회로.
- 제 1 항에 있어서,읽기 및 프로그램 동작시, 선택 신호들에 응답하여 상기 제어 노드를 상기 접지 전압 및 상기 전원 전압 중 어느 하나에 연결하는 스위치를 더 포함하는 불 휘발성 메모리 장치의 행 디코더 회로.
- 삭제
- 제 1 항에 있어서,상기 제 1 전압은 상기 소거 동작시 접지 전압, 프로그램 동작시 10V, 그리고 읽기 동작시 5V로 각각 설정되는 불 휘발성 메모리 장치의 행 디코더 회로.
- 제 1 항에 있어서,상기 제 2 전압은 읽기 동작시 상기 접지 전압으로 그리고 프로그램 동작시 상기 제 1 전압보다 낮은 전압으로 설정되는 불 휘발성 메모리 장치의 행 디코더 회로.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040080080A KR100645046B1 (ko) | 2004-10-07 | 2004-10-07 | 불 휘발성 메모리 장치의 행 디코더 회로 |
US11/167,984 US7286411B2 (en) | 2004-10-07 | 2005-06-27 | Row decoder circuit for use in non-volatile memory device |
CN200510092346A CN100593820C (zh) | 2004-10-07 | 2005-08-29 | 非易失性存储设备中使用的行解码器电路 |
JP2005278627A JP2006107713A (ja) | 2004-10-07 | 2005-09-26 | 不揮発性メモリ装置の行デコーダ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040080080A KR100645046B1 (ko) | 2004-10-07 | 2004-10-07 | 불 휘발성 메모리 장치의 행 디코더 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060031174A KR20060031174A (ko) | 2006-04-12 |
KR100645046B1 true KR100645046B1 (ko) | 2006-11-10 |
Family
ID=36145063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040080080A KR100645046B1 (ko) | 2004-10-07 | 2004-10-07 | 불 휘발성 메모리 장치의 행 디코더 회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7286411B2 (ko) |
JP (1) | JP2006107713A (ko) |
KR (1) | KR100645046B1 (ko) |
CN (1) | CN100593820C (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100781980B1 (ko) * | 2006-11-02 | 2007-12-06 | 삼성전자주식회사 | 불휘발성 메모리 장치에서의 디코더 및 그에 의한 디코딩방법 |
US7746721B2 (en) * | 2008-07-23 | 2010-06-29 | Elite Semiconductor Memory Technology Inc. | Word line driver circuit |
US8638636B2 (en) * | 2009-09-21 | 2014-01-28 | Macronix International Co., Ltd. | Word line decoder circuit apparatus and method |
KR20120049509A (ko) | 2010-11-09 | 2012-05-17 | 삼성전자주식회사 | 로우 디코더 회로 및 이를 포함하는 비휘발성 메모리 장치 |
CN103117085B (zh) * | 2013-01-25 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 行译码器的偏置电压产生电路及存储器 |
CN104051004B (zh) * | 2013-03-11 | 2017-02-22 | 北京兆易创新科技股份有限公司 | 一种为浮栅存储器提供正负高压的字线驱动方法 |
CN110827900B (zh) * | 2018-11-22 | 2021-08-13 | 武汉新芯集成电路制造有限公司 | 双侧存储阵列 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2835215B2 (ja) * | 1991-07-25 | 1998-12-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US5991198A (en) | 1998-04-02 | 1999-11-23 | Nexflash Technologies, Inc. | Local row decoder and associated control logic for fowler-nordheim tunneling based flash memory |
KR20000027296A (ko) | 1998-10-27 | 2000-05-15 | 김영환 | 플래쉬 메모리셀의 로우 디코더 회로 |
KR100309691B1 (ko) | 1998-12-11 | 2002-02-19 | 구광시 | 오폐수처리용고정상미생물접촉재및이를이용한오폐수처리장치 |
US6535430B2 (en) * | 2000-02-16 | 2003-03-18 | Halo, Inc. | Wordline decoder for flash memory |
JP3607575B2 (ja) * | 2000-06-16 | 2005-01-05 | 沖電気工業株式会社 | 書込可能な読出専用メモリ |
IT1316269B1 (it) * | 2000-12-28 | 2003-04-03 | Micron Technology Inc | Riduzione di rumore di alimentazione nella selezione di colonna indispositivi di memoria. |
KR100474200B1 (ko) | 2002-07-18 | 2005-03-10 | 주식회사 하이닉스반도체 | 플래시 메모리의 로우 디코더 및 이를 이용한 플래시메모리 셀의 소거 방법 |
KR100481857B1 (ko) * | 2002-08-14 | 2005-04-11 | 삼성전자주식회사 | 레이아웃 면적을 줄이고 뱅크 마다 독립적인 동작을수행할 수 있는 디코더를 갖는 플레쉬 메모리 장치 |
-
2004
- 2004-10-07 KR KR1020040080080A patent/KR100645046B1/ko active IP Right Grant
-
2005
- 2005-06-27 US US11/167,984 patent/US7286411B2/en active Active
- 2005-08-29 CN CN200510092346A patent/CN100593820C/zh not_active Expired - Fee Related
- 2005-09-26 JP JP2005278627A patent/JP2006107713A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US7286411B2 (en) | 2007-10-23 |
US20060077717A1 (en) | 2006-04-13 |
KR20060031174A (ko) | 2006-04-12 |
CN100593820C (zh) | 2010-03-10 |
CN1758370A (zh) | 2006-04-12 |
JP2006107713A (ja) | 2006-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100481857B1 (ko) | 레이아웃 면적을 줄이고 뱅크 마다 독립적인 동작을수행할 수 있는 디코더를 갖는 플레쉬 메모리 장치 | |
US8854884B2 (en) | NAND flash architecture with multi-level row decoding | |
US6731540B2 (en) | Non-volatile semiconductor memory device having shared row selection circuit | |
KR101361131B1 (ko) | 공유되는 로우 디코더를 갖는 플래쉬 메모리 장치 | |
US20080043538A1 (en) | Non-volatile semiconductor storage device and word line drive method | |
JP2007506207A (ja) | フラッシュメモリ用昇圧基板/タブプログラミング | |
KR100635417B1 (ko) | 박막 트랜지스터로 구성되는 회로를 포함하는 불휘발성기억 장치 | |
US7292475B2 (en) | Nonvolatile memory device and data write method for nonvolatile memory device | |
JP4714380B2 (ja) | 小占有面積の行デコーディング回路を有するフラッシュメモリ装置 | |
US7286411B2 (en) | Row decoder circuit for use in non-volatile memory device | |
KR20000058001A (ko) | 메인 비트 라인과 서브 비트 라인을 갖는 반도체 기억 장치 | |
US7123528B2 (en) | Flash memory device having column predecoder capable of selecting all column selection transistors and stress test method thereof | |
US10127990B1 (en) | Non-volatile memory (NVM) with dummy rows supporting memory operations | |
JP4828520B2 (ja) | 半導体装置およびその制御方法 | |
JP4010513B2 (ja) | 不揮発性半導体記憶装置 | |
WO2008136826A1 (en) | Word line voltage boost system and method for non-volatile memory devices and memory devices and processor-based system using same | |
US6031784A (en) | Hierarchical decoding of a memory device | |
JP3615041B2 (ja) | 不揮発性半導体記憶装置 | |
KR100546342B1 (ko) | 반복적으로 배치되는 프리-디코딩된 신호선들의레이아웃을 개선시키는 로우 디코더 구조, 이를 구비한반도체 메모리 장치, 및 그 방법 | |
US7126862B2 (en) | Decoder for memory device | |
KR100481834B1 (ko) | 워드라인구동회로를갖는불휘발성반도체메모리장치 | |
JPH04228192A (ja) | 不揮発性記憶セルアレイの語線に電源電圧とプログラミング電圧を印加する語線駆動回路 | |
KR100356484B1 (ko) | 플래쉬 메모리의 로우 디코더 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20191023 Year of fee payment: 14 |