KR20020055254A - 플래쉬 메모리 장치 - Google Patents

플래쉬 메모리 장치 Download PDF

Info

Publication number
KR20020055254A
KR20020055254A KR1020000084671A KR20000084671A KR20020055254A KR 20020055254 A KR20020055254 A KR 20020055254A KR 1020000084671 A KR1020000084671 A KR 1020000084671A KR 20000084671 A KR20000084671 A KR 20000084671A KR 20020055254 A KR20020055254 A KR 20020055254A
Authority
KR
South Korea
Prior art keywords
word line
memory cell
erased
flash memory
memory device
Prior art date
Application number
KR1020000084671A
Other languages
English (en)
Inventor
정준섭
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000084671A priority Critical patent/KR20020055254A/ko
Publication of KR20020055254A publication Critical patent/KR20020055254A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits

Abstract

본 발명은 플래쉬 메모리 장치에 관한 것으로, 메모리 셀 어레이의 각 워드라인에 대응하도록 다수의 레벨 쉬프터를 접속시키고, 소거하고자 하는 셀의 워드라인에는 상기 레벨 쉬프터를 이용하여 네가티브 고전압을 인가하고, 소거하지 않는 셀의 워드라인에는 상기 레벨 쉬프터를 이용하여 포지티브 고전압을 인가하며, 상기 메모리 셀 어레이의 모든 셀의 웰에는 포지티브 고전압을 인가하여 선택된 비트에 대해서만 소거를 실시할 수 있는 플래쉬 메모리 장치가 제시된다.

Description

플래쉬 메모리 장치{Flash memory device}
본 발명은 플래쉬 메모리 장치에 관한 것으로, 특히 메모리 셀 어레이의 각 워드라인에 대응하도록 다수의 레벨 쉬프터를 접속시키고, 소거하고자 하는 셀의 워드라인에는 상기 레벨 쉬프터를 이용하여 네가티브 고전압을 인가하고, 소거하지 않는 셀의 워드라인에는 상기 레벨 쉬프터를 이용하여 포지티브 고전압을 인가하며 상기 메모리 셀 어레이의 모든 셀의 웰에는 포지티브 고전압을 인가하여 선택된 비트에 대해서만 소거를 실시할 수 있는 플래쉬 메모리 장치에 관한 것이다.
일반적인 플래쉬 메모리 셀 어레이는 워드라인과 비트라인에 의해 다수의 메모리 셀들이 매트릭스(matrix) 형태로 접속된다.
이러한 메모리 셀 어레이를 소거하고자 할 경우 레벨 쉬프터를 통해 워드라인에 네가티브 고전압을 인가하고, 메모리 셀 어레이를 구성하는 모든 메모리 셀의 웰에 포지티브 고전압을 인가한다.
이와 같이 메모리 셀 어레이의 모든 셀의 웰에 포지티브 고전압을 인가하고, 또한 워드라인에 네가티브 고전압을 인가하기 때문에 선택되지 않은 셀도 워드라인과 웰간의 전위차에 의해 모두 소거된다.
상기와 같은 플래쉬 메모리 셀 어레이의 구조 때문에 특정 비트만을 소거하는 것을 불가능하다. 따라서, 모든 셀이 소거된 후 다시 프로그램해야 한다.
본 발명의 목적은 선택된 비트만을 소거할 수 있는 플래쉬 메모리 장치를 제공하는데 있다.
본 발명의 다른 목적은 메모리 셀 어레이의 각 워드라인에 레벨 쉬프터를 접속하여 소거할 셀의 워드라인에만 선택적으로 네가티브 고전압을 인가하고, 소거하지 않을 셀의 워드라인에는 포지티브 고전압을 인가하여 선택된 비트만을 소거할 수 있는 플래쉬 메모리 장치를 제공하는데 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 플래쉬 메모리 장치는 메모리 셀 어레이의 각 워드라인에 대응하도록 다수의 레벨 쉬프터를 접속시키고, 소거하고자 하는 셀의 워드라인에는 상기 레벨 쉬프터를 이용하여 네가티브 고전압을 인가하고, 소거하지 않는 셀의 워드라인에는 상기 레벨 쉬프터를 이용하여 포지티브 고전압을 인가하며, 상기 메모리 셀 어레이의 모든 셀의 웰에는 포지티브 고전압을 인가하여 선택된 비트에 대해서만 소거를 실시하는 것을 특징으로 한다.
도 1은 본 발명에 따른 플래쉬 메모리 장치의 구성도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 플래쉬 메모리 셀 어레이
1 내지 n : 레벨 쉬프터
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2는 본 발명에 따른 플래쉬 메모리 장치의 구성도이다.
도시된 바와 같이 본 발명에 따른 플래쉬 메모리 장치는 메모리 셀 어레이(100)를 선택하는 각각의 워드라인(WL)에 대응하도록 레벨 쉬프터(1 내지 n)를 다수 접속한다.
상기와 같이 구성되는 본 발명에 따른 플래쉬 메모리 장치의 선택된 메모리 셀을 소거하기 위해서는 레벨 쉬프터를 이용하여 소거하기 위한 워드라인에만 네가티브 고전압을 인가하고, 나머지 워드라인에는 포지티브 고전압을 인가한다. 한편, 메모리 셀 어레이의 모든 메모리 셀의 웰에는 공통적으로 포지티브 고전압이 인가된다.
상기와 같은 조건으로 전압을 인가하면 선택된 워드라인의 메모리 셀은 워드라인과 웰 사이의 전압차에 의해 소거된다. 하지만, 선택되지 않은 워드라인에는웰에 인가되는 전압(Vpw)과 같은 전압이 인가되기 때문에 전압차가 존재하지 않아 소거되지 않는다.
이에 의해 메모리 셀 어레이의 선택된 메모리 비트에만 소거를 실시할 수 있다.
상술한 바와 같이 본 발명에 의하면 메모리 셀 어레이의 각 워드라인에 대응하도록 레벨 쉬프터를 다수로 구성하고, 소거하고자 하는 메모리 셀의 워드라인에만 네가티브 고전압을 인가하며, 소거하지 않는 메모리 셀의 워드라인에 포지티브 고전압을 인가함으로써 선택된 비트에 대해서만 소거를 실시할 수 있다. 이에 따라 특정 비트 단위로 프로그램 및 소거가 가능하여 플래쉬 메모리 장치의 사용상의 용이성을 증대시킬 수 있다.

Claims (1)

  1. 플래쉬 메모리 장치에 있어서,
    메모리 셀 어레이의 각 워드라인에 대응하도록 다수의 레벨 쉬프터를 접속시키고, 소거하고자 하는 셀의 워드라인에는 상기 레벨 쉬프터를 이용하여 네가티브 고전압을 인가하고, 소거하지 않는 셀의 워드라인에는 상기 레벨 쉬프터를 이용하여 포지티브 고전압을 인가하며, 상기 메모리 셀 어레이의 모든 셀의 웰에는 포지티브 고전압을 인가하여 선택된 비트에 대해서만 소거를 실시하는 것을 특징으로 하는 플래쉬 메모리 장치.
KR1020000084671A 2000-12-28 2000-12-28 플래쉬 메모리 장치 KR20020055254A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000084671A KR20020055254A (ko) 2000-12-28 2000-12-28 플래쉬 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000084671A KR20020055254A (ko) 2000-12-28 2000-12-28 플래쉬 메모리 장치

Publications (1)

Publication Number Publication Date
KR20020055254A true KR20020055254A (ko) 2002-07-08

Family

ID=27688014

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000084671A KR20020055254A (ko) 2000-12-28 2000-12-28 플래쉬 메모리 장치

Country Status (1)

Country Link
KR (1) KR20020055254A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781980B1 (ko) * 2006-11-02 2007-12-06 삼성전자주식회사 불휘발성 메모리 장치에서의 디코더 및 그에 의한 디코딩방법
KR100781977B1 (ko) * 2006-11-02 2007-12-06 삼성전자주식회사 불휘발성 메모리 장치에서의 디코더 및 그에 의한 디코딩방법
US8780630B2 (en) 2011-04-26 2014-07-15 Hynix Semiconductor Inc. Operating method of semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100781980B1 (ko) * 2006-11-02 2007-12-06 삼성전자주식회사 불휘발성 메모리 장치에서의 디코더 및 그에 의한 디코딩방법
KR100781977B1 (ko) * 2006-11-02 2007-12-06 삼성전자주식회사 불휘발성 메모리 장치에서의 디코더 및 그에 의한 디코딩방법
CN101178936B (zh) * 2006-11-02 2012-05-16 三星电子株式会社 非易失性半导体存储器设备的译码器和译码方法
US8780630B2 (en) 2011-04-26 2014-07-15 Hynix Semiconductor Inc. Operating method of semiconductor device

Similar Documents

Publication Publication Date Title
TWI261259B (en) Flash memory device and method of erasing flash memory cell thereof
KR100908542B1 (ko) 불휘발성 메모리 소자 및 그 프로그램 방법
EP1227498A3 (en) An EEPROM array and method for operation thereof
TW200632918A (en) Flash memory device with improved erase function and method for controlling erase operation of the same
KR101082756B1 (ko) 반도체 메모리 소자의 동작 방법
US7760580B2 (en) Flash memory device and erase method using the same
US7813188B2 (en) Non-volatile memory device and a method of programming a multi level cell in the same
KR950703785A (ko) 마이크로콘트롤러용 윈격 재프로그램 가능한 프로그램 메모리(remotely re-programmable program memory for a microcontroller)
US6118705A (en) Page mode erase in a flash memory array
KR950006867A (ko) 페이지 소거 구조를 갖는 플래시 이이피롬 어레이용 독립 어레이 접지
JP2011253606A (ja) 半導体集積回路装置
US6359810B1 (en) Page mode erase in a flash memory array
JPS62120700A (ja) 半導体記憶装置
KR20080029750A (ko) 플래쉬 메모리 장치 및 그의 소거 방법
EP0913833A3 (en) Non-volatile semiconductor memory device
KR940006265A (ko) 소거검증 및 어드레스 스크램 블링구조의 플래시 이-이-피-롬(eeprom)과 그 소거방법
KR930005031A (ko) 낸드형 플래쉬 메모리의 과도 소거 방지 장치 및 방법
KR20020055254A (ko) 플래쉬 메모리 장치
CN106205703B (zh) 存储器阵列及其读、编程、擦除操作方法
JP4443029B2 (ja) スプリットゲート型フラッシュメモリ素子の消去方法
KR102003447B1 (ko) 비휘발성 메모리 장치
KR960030426A (ko) 불휘발성 반도체 기억 장치
KR970051339A (ko) 다수상태의 불휘발성 반도체 메모리 장치
KR970051328A (ko) 분리된 소오스 라인을 가지는 비휘발성 기억소자
JP3561639B2 (ja) １チップマイクロコンピュータ

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination