KR970051328A - 분리된 소오스 라인을 가지는 비휘발성 기억소자 - Google Patents
분리된 소오스 라인을 가지는 비휘발성 기억소자 Download PDFInfo
- Publication number
- KR970051328A KR970051328A KR1019950048345A KR19950048345A KR970051328A KR 970051328 A KR970051328 A KR 970051328A KR 1019950048345 A KR1019950048345 A KR 1019950048345A KR 19950048345 A KR19950048345 A KR 19950048345A KR 970051328 A KR970051328 A KR 970051328A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- source
- cell
- transistors
- line
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Abstract
1. 청구 범위에 기재된 발명이 속한 기술분야
비휘발성 기억소자
2. 발명이 해결하려고 하는 기술적 과제
메모리 셀의 스트레스를 감소시킬 수 있는 방법 및 분리된 소오스 라인을 가지는 비휘발성 기억소자를 제공함에 있다.
3. 발명의 해결방법의 요지
소오스, 드레인, 콘트롤 게이트, 및 전자의 축적이 가능한 프로팅 게이트를 각기 가지는 다수의 셀 트랜지스터들이 서로 직렬로 연결되고, 상기 셀 트랜지스터들과 비트라인 사이에 하나 이상의 스트링 선택 트랜지스터가 연결되며, 상기 셀 트랜지스터들과 소오스라인 사이에 하나 이상의 소오스 선택 트랜지스터가 연결되어 하나의 셀 스트링을 형성하며, 상기 셀 스트링이 복수로 모여 메모리 셀 어레이를 구성하고 있는 비휘발성 기억소자는; 상기 셀 스트링들의 각각의 소오스라인이 전기적으로 분리되어 상기 기억소자의 프로그램 및 리드동작시 대응 비트라인의 선택 및 비 선택유무에 따라 각기 서로 다른 전압을 받는 구조로 된것을 특징으로 한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 분리된 소오스 라인을 가지는 비휘발성 기억소자에서의 메모리 셀들간의 연결을 등가적으로 보여주는 회로도.
Claims (9)
- 소오스, 드레인, 콘트롤 게이트, 및 전자의축적이 가능한 플로팅 게이트를 각기 가지는 다수의 셀 트랜지스터들이 서로 직렬로 연결되고, 상기 셀 트랜지스터들과 비트라인 사이에 하나 이상의 스트링 선택 트랜지스터가 연결되며, 상기 셀 트랜지스터들과 소오스라인 사이에 하나 이상의 소오스 선택 트랜지스터가 연결되어 하나의 셀 스트링을 형성하며, 상기 셀 스트링이 복수로 모여 메모리 셀 어레이를 구성하고 있는 비휘발성 기억소자에 있어서; 상기 셀 스트링들의 각각의 소오스라인이 전기적으로 분리되어 상기 기억소자의 프로그램 및 리드동작시대응 비트라인의 선택 및 비 선택유무에 따라 각기 서로 다른 전압을 받는 구조로 된 것을 특징으로 하는 비휘발성 기억소자.
- 전자를 주입할 수 있는 플로틸 게이트가 있는 셀 트랜지스터들이 서로 직렬연결되어 있고, 상기 셀 트랜지스터들과 비트라인 사이에 한개 이상의 스트링 선택 트랜지스터가 연결되어 있고, 상기 셀 트랜지스터들과 소오스라인 사이에 한개 이상의 소스 선택 트랜지스터가 연결되어 한개의 셀 스트링을 형성하며, 상호 인접한 비트라인에 연결된 스트링의 소오스라인들이 전기적으로 분리되어 구성되는 비 휘발성 기억소자의 동작전압 제공방법에 있어서; 상기 소오스 라인을 디코딩하여 선택된 소오스라인과 비선택된 소오스라인에 인가되는 전압을 차별화하여 제공하는것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 동작중 프로그램시에 비선택된 소오스라인에는 전원전압 또는 전원전압 이상을 인가하고, 선택된 소오스라인에는 그라운드 전압 또는 전원전압 이하의 전압을 인가하는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 동작중 프로그램시 선택된 소오스 선택 라인에 전원전압 또는 전원전압 이상의 전압을 가하여 비선택된 소오스라인에 인가된 전압을 비선택된 스트링 내부로 전달시키고, 선택된 스트링 내부에는 선택된 소오스라인에 인가된 전압을 전달시키는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기 동작중 리드시에 비선택 소오스라인에 비선택된 비트라인에 인가된 전압과 동일한 전압을 인가하고, 선택된 소오스라인에는 그라운드 전압을 인가하는 것을 특징으로 하는 방법.
- 제2항에 있어서, 상기동작중 스탠 바이시 모든 비트라인에 전원전압 또는 그라운드 전압 이상의 특정전압을 인가하고, 스트링 선택라인 및 소오스 선택라인은 그라운드 전압을 인가하는 것을 특징으로 하는 방법.
- 제2항에 있어서, 스탠 바이시 모든 라인을 플로팅으로 하여 동작시키는 방법.
- 다수의 선택 트랜지스터들 및 메모리 트랜지스터들이 하나의 낸드셀 스트링을 구성하며, 상기 메모리 트랜지스터들은 행 방향의 워드라인과 열방향의 비트라인에 매트릭스 형태로 배열되어 메모리 셀 어레이를 형성하고 있는 불 휘발성 반도체 메모리의 셀 스트레스 감소를 위한 소오스 라인 전압 인가방법에 있어서; 상기 메모리 셀 어레이내의 메모리 트랜지스터를 프로그램시 미리 설정된 제1전압을 상기 선택 트랜지스터중 그라운드 선택 트랜지스터의 소오스 단자에 인가하고 상기 제1전압과는 다른 제2전압을 비선택된 상기 낸드셀 스트링 내의 그라운드 선택 트랜지스터의 소오스 단자에 구별적으로 인가하여 프로그램을 수행하는 것을 특징으로 하는 방법.
- 제8항에 있어서, 상기 제2전압은 상기 제1전압보다 높은 전압임을 특징으로 하는 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048345A KR100193449B1 (ko) | 1995-12-11 | 1995-12-11 | 분리된 소오스 라인을 가지는 비휘발성 기억소자 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950048345A KR100193449B1 (ko) | 1995-12-11 | 1995-12-11 | 분리된 소오스 라인을 가지는 비휘발성 기억소자 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051328A true KR970051328A (ko) | 1997-07-29 |
| KR100193449B1 KR100193449B1 (ko) | 1999-06-15 |
Family
ID=66594503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950048345A KR100193449B1 (ko) | 1995-12-11 | 1995-12-11 | 분리된 소오스 라인을 가지는 비휘발성 기억소자 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100193449B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100390944B1 (ko) * | 2000-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치 |
| KR100496797B1 (ko) * | 1997-12-29 | 2005-09-05 | 삼성전자주식회사 | 반도체메모리장치의프로그램방법 |
| KR100816755B1 (ko) * | 2006-10-19 | 2008-03-25 | 삼성전자주식회사 | 플래시 메모리 장치 및 그 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100776900B1 (ko) | 2006-10-31 | 2007-11-19 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 이를 이용한 프로그램/독출 방법 |
-
1995
- 1995-12-11 KR KR1019950048345A patent/KR100193449B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496797B1 (ko) * | 1997-12-29 | 2005-09-05 | 삼성전자주식회사 | 반도체메모리장치의프로그램방법 |
| KR100390944B1 (ko) * | 2000-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | 플래쉬 메모리 장치 |
| KR100816755B1 (ko) * | 2006-10-19 | 2008-03-25 | 삼성전자주식회사 | 플래시 메모리 장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100193449B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7355903B2 (en) | Semiconductor device including memory cells and current limiter | |
| US6977842B2 (en) | Boosted substrate/tub programming for flash memories | |
| KR960035654A (ko) | 낸드구조를 가지는 불휘발성 반도체 메모리의 프로그램장치 및 방법 | |
| KR950006867A (ko) | 페이지 소거 구조를 갖는 플래시 이이피롬 어레이용 독립 어레이 접지 | |
| EP0055594B1 (en) | Electrically programmable non-volatile semiconductor memory device | |
| KR970003258A (ko) | 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리 | |
| CN101176163A (zh) | 编程存储器装置 | |
| TW200506949A (en) | Nonvolatile semiconductor memory device and control method thereof | |
| US6118705A (en) | Page mode erase in a flash memory array | |
| KR970029859A (ko) | 비휘발성 메모리 소자 및 구동방법 | |
| KR910006996A (ko) | 비휘발성 메모리 어레이 | |
| KR890007298A (ko) | 불휘발성 기억장치 | |
| US6359810B1 (en) | Page mode erase in a flash memory array | |
| RU2000125741A (ru) | Режим стирания страницы в матрице флэш-памяти | |
| KR100491912B1 (ko) | 불휘발성 반도체 메모리 | |
| US20030189858A1 (en) | Method and apparatus for emulating an electrically erasable programmable read only memory (EEPROM) using non-volatile floating gate memory cells | |
| KR960005620A (ko) | 비휘발성 메모리 | |
| KR930005031A (ko) | 낸드형 플래쉬 메모리의 과도 소거 방지 장치 및 방법 | |
| KR920015379A (ko) | Eeprom 및 eeprom 독출 방법 | |
| KR970029863A (ko) | 플래시 동작시의 어레이-소스 라인, 비트라인 및 워드라인 시퀀스 | |
| KR970051328A (ko) | 분리된 소오스 라인을 가지는 비휘발성 기억소자 | |
| KR950034269A (ko) | 비휘발성 반도체 메모리 장치 | |
| US6141254A (en) | Method for programming an EPROM-flash type memory | |
| JP4290618B2 (ja) | 不揮発性メモリ及びその動作方法 | |
| EP1892724B1 (en) | A memory device with row selector comprising series connected medium voltage transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |