KR890007298A - 불휘발성 기억장치 - Google Patents

불휘발성 기억장치 Download PDF

Info

Publication number
KR890007298A
KR890007298A KR1019880014096A KR880014096A KR890007298A KR 890007298 A KR890007298 A KR 890007298A KR 1019880014096 A KR1019880014096 A KR 1019880014096A KR 880014096 A KR880014096 A KR 880014096A KR 890007298 A KR890007298 A KR 890007298A
Authority
KR
South Korea
Prior art keywords
transistor
test mode
blm
turned
common connection
Prior art date
Application number
KR1019880014096A
Other languages
English (en)
Other versions
KR910007438B1 (ko
Inventor
노브아키 오츠카
준이치 미야모토
시게루 아츠미
Original Assignee
원본미기재
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 원본미기재, 가부시키가이샤 도시바 filed Critical 원본미기재
Publication of KR890007298A publication Critical patent/KR890007298A/ko
Application granted granted Critical
Publication of KR910007438B1 publication Critical patent/KR910007438B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

내용 없음

Description

불휘발성 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 신회성시험모우드(stress test mode)가 이루어질때 제1도의 반도체기억장치에 포함되는 비트선의 회로구성을 도시해 놓은 회로도,
제3도는 스트레스시험모우드가 이루어질때 제1도의 반도체기억장치에 포함되는 비트선 및 불량선의 회로구성을 도시해 놓은 회로도,
제4도는 본 발명의 1실시예에 관한 반도체기억장치를 도시해 놓은 회로도.

Claims (9)

  1. 일단과 타단을 각각 갖는 복수의 비트선(BL1∼BLm)과, 복수의 워드선(WL1∼WL), 매트릭스 형상으로 배열되고 상기 비트선(BL1∼BLm)과 워드선(WL∼WLn)중 해당된 한선에 각각 접속되는 불휘발성 반도체 메모리셀(M11∼Mmn)상기 비트선(BL1∼BLm)과 워드선(WL1∼WLn)을 선택하는 수단(5-1)(5-2)(6)및, 프로그래밍모우드시 턴온되고 데이터프로그래밍모우드시 반도체기억장치에 설정되도록 상기 비트선(BL1∼BLm)의 일단에 접속되는 제1 트랜지스터(7)로 이루어지도록 된 불휘발성기억장치에 있어서, 상기 제 1트랜지스터(7)가 턴오프될 때 한트랜지스턴스가 턴온되고 상기 제 1트랜지스터(7)의 상호 콘덕턴스보다 더 작은 상호콘덕턴스를 각각 갖으므로 시험모우드로 설정되도록 상기 비트선(BL1∼BLm)의 타단에 접속되는 복수의 제 2트랜지스터(10)와, 상기 제 2트래지스터(10)를 거쳐 상기 비트선(BL1∼BLm)에 접속되는 공통 접속선(17) 및, 시험모우드시 상기 비트선(BL1∼BLm)으로 스트레스전압을 공급하도록 상기 공통접속선(17)에 접속되는 접속수단(11)으로 구성된 것을 특징으로 하는 불휘발성 기억장치.
  2. 제1항에 있어서, 프로그래밍전압이 프로그래밍 모우드시 상기 제 1트랜지스터(7)를 거쳐 상기 비트선(BL1∼BLm)에 인가되도록 된 것을 특징으로하는 불휘발성 기억장치.
  3. 제1항에 있어서, 상기 공통접속선(17)에 스트레스전압을 인가하기 위한 상기 접속수단(11)이 시험모우드시 인가되는 고전압을 스트레스전압으로 변환시키는 전환수단(12)(13)으로 이루어져 상기 공통접속선(17)에 스트레스전압을 인가할 수 있도록 된 것을 특징으로 하는 불휘발성 기억장치.
  4. 제1항에 있어서, 상기 전압전화수단(11)이 고전압을 공급받도록 접속되면서 시험모우드시 턴온되는 제3트랜지스터(12)와, 직렬로 상기 제 3트랜지스터(12)에 접속되면서 시험모우드시 턴온되는 제 4트랜지스터(14), 상기 메모리 메모리셀(M11∼Mmn)과 같이 실질적으로 동일구성으로 형성되고 상기 제 4트랜지스터(14)와 접지사이에 접속되며 시험모우드시 프로그래밍모우드로 설정되는 모의 메모리셀(15)로 구성되고, 상기 공통접속점(17)이 상기 제3 및 제 4트랜지스터(12)(14)사이에 접속점(C)에 접속되며, 스트레스전압이 시험모우드시 상기 공통 접속선(17)에 인가되도록 된 것을 특징으로 하는 불휘발성 기억장치.
  5. 제1항에 있어서, 상기 제 2트랜지스터(10)가 시험모우드시 시험신호에 응답해서 턴온되는 것을 특징으로하는 불휘발성 기억장치.
  6. 제5항에 있어서, 고전압레벨의 고전압시험신호로 시험신호를 전환시키는 전환수단(16)이 추가로 구성되고, 상기 전압전환수단(11)이 고전압시험신호에 응답해서 할성화되는 것을 특징으로 하는 불휘발성 기억장치.
  7. 제6항에 있어서, 상기 전압전환수단(11)이 고전압을 공급하받도록 접속되면서 시험모우드시 턴온되는 제 3트랜지스터(12)와, 직렬로 상기 제 3트랜지스터(12)에 접속되면서 시험모우드시 턴온되는 제 4트랜지스터(14), 상기 메모리셀(M11∼Mmn)과 같이 실질적으로 동일구성으로 형성되고 상기 제 4트랜지스터(14)와 접지사이에 접속되며 시험모우드시 프로그래밍모우드로 설정되는 모의 메모리셀(15)로 구성되고, 상기 공통접속점(17)이 상기 제3 및 제 4트랜지스터(12)(14)사이의 접속점(C)에 접속되며, 스트레스전압이 시험모우드시 상기 공통 접속선(17)에 인가되도록 된 것을 특징으로 하는 불휘발성 기억장치.
  8. 제1항에 있어서, 상기 제 2트랜지스터(10)가 리셋트신호에 응답해서 턴온되고, 상기 비트선(BL1∼BLm)이 상기 제 2트랜지스터(10)와 상기 공통접속선(17)순으로 거쳐 접지됨으로 리셋트되는 것을 특징으로 하는 불휘발성 기억장치.
  9. 제8항에 있어서, 상기 공통접속선(17)과 접지사이에 접속되면서 리셋트신호에 응답해서 턴온되는 스위칭수단(22)을 추가로 이루는 것을 특징으로 하는 불휘발성 기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880014096A 1987-10-28 1988-10-28 불휘발성기억장치 KR910007438B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP87-272119 1987-10-28
JP62-272119 1987-10-28
JP62272119A JPH01113999A (ja) 1987-10-28 1987-10-28 不揮発性メモリのストレステスト回路

Publications (2)

Publication Number Publication Date
KR890007298A true KR890007298A (ko) 1989-06-19
KR910007438B1 KR910007438B1 (ko) 1991-09-26

Family

ID=17509353

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880014096A KR910007438B1 (ko) 1987-10-28 1988-10-28 불휘발성기억장치

Country Status (5)

Country Link
US (1) US4999813A (ko)
EP (1) EP0314180B1 (ko)
JP (1) JPH01113999A (ko)
KR (1) KR910007438B1 (ko)
DE (1) DE3882898T2 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5268319A (en) 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
JP2875016B2 (ja) * 1989-01-26 1999-03-24 シーメンス アクチエンゲゼルシヤフト 集積半導体メモリ
DE3920871A1 (de) * 1989-06-26 1991-01-03 Siemens Ag Integrierter halbleiterspeicher
US5163021A (en) * 1989-04-13 1992-11-10 Sundisk Corporation Multi-state EEprom read and write circuits and techniques
EP0392895B1 (en) 1989-04-13 1995-12-13 Sundisk Corporation Flash EEprom system
KR920001080B1 (ko) * 1989-06-10 1992-02-01 삼성전자 주식회사 메모리소자의 데이타 기록 방법 및 테스트 회로
JP2558881B2 (ja) * 1989-06-30 1996-11-27 株式会社東芝 半導体メモリ装置
US5258954A (en) * 1989-06-30 1993-11-02 Kabushiki Kaisha Toshiba Semiconductor memory including circuitry for driving plural word lines in a test mode
FR2650109B1 (fr) * 1989-07-20 1993-04-02 Gemplus Card Int Circuit integre mos a tension de seuil ajustable
JP3384409B2 (ja) * 1989-11-08 2003-03-10 富士通株式会社 書換え可能な不揮発性半導体記憶装置及びその制御方法
JP2619170B2 (ja) * 1990-10-02 1997-06-11 株式会社東芝 半導体メモリ及びその試験方法
JPH04225182A (ja) 1990-12-26 1992-08-14 Toshiba Corp 半導体記憶装置
KR960007478B1 (ko) * 1990-12-27 1996-06-03 가부시키가이샤 도시바 반도체장치 및 반도체장치의 제조방법
JPH0756759B2 (ja) * 1990-12-27 1995-06-14 株式会社東芝 スタティック型半導体記憶装置
JP3237127B2 (ja) * 1991-04-19 2001-12-10 日本電気株式会社 ダイナミックランダムアクセスメモリ装置
JP2835215B2 (ja) * 1991-07-25 1998-12-14 株式会社東芝 不揮発性半導体記憶装置
US5255230A (en) * 1991-12-31 1993-10-19 Intel Corporation Method and apparatus for testing the continuity of static random access memory cells
US5400343A (en) * 1992-02-28 1995-03-21 Intel Corporation Apparatus and method for defective column detection for semiconductor memories
JPH05274895A (ja) * 1992-03-26 1993-10-22 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JP2557594B2 (ja) * 1992-04-16 1996-11-27 株式会社東芝 半導体記憶装置
JP3526894B2 (ja) * 1993-01-12 2004-05-17 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
JP3130705B2 (ja) * 1993-06-25 2001-01-31 株式会社東芝 半導体メモリ回路
US5398203A (en) * 1993-09-01 1995-03-14 Cypress Semiconductor Corporation Memory programming load-line circuit with dual slope I-V curve
US5638322A (en) * 1995-07-19 1997-06-10 Cypress Semiconductor Corp. Apparatus and method for improving common mode noise rejection in pseudo-differential sense amplifiers
US5559745A (en) * 1995-09-15 1996-09-24 Intel Corporation Static random access memory SRAM having weak write test circuit
US5917766A (en) * 1996-05-28 1999-06-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device that can carry out read disturb testing and burn-in testing reliably
US6259631B1 (en) * 1996-09-13 2001-07-10 Texas Instruments Incorporated Row drive circuit equipped with feedback transistors for low voltage flash EEPROM memories
KR19980034731A (ko) * 1996-11-08 1998-08-05 김영환 반도체 메모리 소자의 스트레스 테스트 장치 및 그 방법
US6671769B1 (en) * 1999-07-01 2003-12-30 Micron Technology, Inc. Flash memory with fast boot block access
US6256241B1 (en) 2000-03-30 2001-07-03 Intel Corporation Short write test mode for testing static memory cells
DE602004009078T2 (de) * 2004-10-15 2008-06-19 Stmicroelectronics S.R.L., Agrate Brianza Speicherordnung
US20070030019A1 (en) * 2005-08-04 2007-02-08 Micron Technology, Inc. Power sink for IC temperature control
DE602006006029D1 (de) * 2006-04-12 2009-05-14 St Microelectronics Srl Spaltendekodierungssystem für mit Niederspannungstransistoren implementierte Halbleiterspeichervorrichtungen
JP4805733B2 (ja) * 2006-06-21 2011-11-02 株式会社東芝 半導体記憶装置及びそのテスト方法
US7692975B2 (en) * 2008-05-09 2010-04-06 Micron Technology, Inc. System and method for mitigating reverse bias leakage
DE102014115204B4 (de) * 2014-10-20 2020-08-20 Infineon Technologies Ag Testen von Vorrichtungen
US9830998B2 (en) 2015-05-19 2017-11-28 Sandisk Technologies Llc Stress patterns to detect shorts in three dimensional non-volatile memory
CN114049908A (zh) * 2020-11-25 2022-02-15 长江存储科技有限责任公司 一种存储器cmos电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57100690A (en) * 1980-12-12 1982-06-22 Toshiba Corp Nonvolatile semiconductor memory
US4612630A (en) * 1984-07-27 1986-09-16 Harris Corporation EEPROM margin testing design
JPS6161480A (ja) * 1984-08-31 1986-03-29 Shimadzu Corp 圧電素子の制御方法及び装置
FR2581231B1 (fr) * 1985-04-26 1991-05-03 Eurotechnique Sa Memoire morte programmable electriquement
JPS61289600A (ja) * 1985-06-17 1986-12-19 Fujitsu Ltd 半導体記憶装置
JPS62114200A (ja) * 1985-11-13 1987-05-25 Mitsubishi Electric Corp 半導体メモリ装置
JPS62177799A (ja) * 1986-01-30 1987-08-04 Toshiba Corp 半導体記憶装置
US4819212A (en) * 1986-05-31 1989-04-04 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device with readout test circuitry
JPS63153797A (ja) * 1986-12-17 1988-06-27 Fujitsu Ltd 書込み可能なリ−ドオンリメモリ
JPS63258000A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
EP0314180A3 (en) 1990-12-19
US4999813A (en) 1991-03-12
EP0314180B1 (en) 1993-08-04
JPH01113999A (ja) 1989-05-02
DE3882898D1 (de) 1993-09-09
EP0314180A2 (en) 1989-05-03
KR910007438B1 (ko) 1991-09-26
DE3882898T2 (de) 1993-11-18

Similar Documents

Publication Publication Date Title
KR890007298A (ko) 불휘발성 기억장치
EP0293339B1 (en) Nonvolatile memory device with a high number of cycle programming endurance
US4464750A (en) Semiconductor memory device
US5883827A (en) Method and apparatus for reading/writing data in a memory system including programmable resistors
US5424988A (en) Stress test for memory arrays in integrated circuits
KR920018766A (ko) 불휘발성 반도체 기억장치
US4956816A (en) Non-volatile semiconductor memory having improved testing circuitry
EP0050005B1 (en) Semiconductor memory with improved data programming time
US4949308A (en) Static random access memory having a flash clear function
KR890012312A (ko) 반도체 기억장치
KR970051323A (ko) 낸드형 플래쉬 메모리 소자 및 그 구동방법
KR890007297A (ko) 메모리셀을 프로그램하는 방법 및 회로
US4259731A (en) Quiet row selection circuitry
KR960005620A (ko) 비휘발성 메모리
US4573143A (en) Semiconductor memory device having tunnel diodes
JP2591740B2 (ja) 不揮発性のプログラム可能な半導体メモリ
US5243569A (en) Differential cell-type eprom incorporating stress test circuit
KR920015379A (ko) Eeprom 및 eeprom 독출 방법
KR930018588A (ko) 불휘발성 반도체 메모리장치
KR930005031A (ko) 낸드형 플래쉬 메모리의 과도 소거 방지 장치 및 방법
KR910006997A (ko) 기생용량에 의해 야기된 오동작을 방지하기 위한 eprom의 디코더 회로
KR950011730B1 (ko) 동적 랜덤 액세스 메모리 장치
KR950006854A (ko) 반도체 기억장치 및 그 구동방법
KR900017171A (ko) 반도체집적회로
KR880014569A (ko) 반도체 기억장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030901

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee