KR950011730B1 - 동적 랜덤 액세스 메모리 장치 - Google Patents

동적 랜덤 액세스 메모리 장치 Download PDF

Info

Publication number
KR950011730B1
KR950011730B1 KR1019920001165A KR920001165A KR950011730B1 KR 950011730 B1 KR950011730 B1 KR 950011730B1 KR 1019920001165 A KR1019920001165 A KR 1019920001165A KR 920001165 A KR920001165 A KR 920001165A KR 950011730 B1 KR950011730 B1 KR 950011730B1
Authority
KR
South Korea
Prior art keywords
dynamic random
memory device
circuit
random access
control signal
Prior art date
Application number
KR1019920001165A
Other languages
English (en)
Other versions
KR920015386A (ko
Inventor
다다히꼬 스기바야시
Original Assignee
니뽄 덴끼 가부시끼가이샤
세끼모또 다다히로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽄 덴끼 가부시끼가이샤, 세끼모또 다다히로 filed Critical 니뽄 덴끼 가부시끼가이샤
Publication of KR920015386A publication Critical patent/KR920015386A/ko
Application granted granted Critical
Publication of KR950011730B1 publication Critical patent/KR950011730B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

동적 랜덤 액세스 메모리 장치
제1도는 종래 기술의 동적 랜덤 액세스 메로리 장치에 결합된 전원 시스템의 배열을 도시한 블럭도.
제2도는 종래 기술의 동적 랜덤 액세스 메모리 장치에 결합된 메로리 셀 어레이의 배열을 도시한 회로도.
제3도는 종래 기술의 동적 랜덤 액세스 장치에 결합된 기판용 바이어스 회로의 배열을 도시한 회로도.
제4도는 종래 기술의 동적 랜덤 액세스 메모리 장치에 결합된 워드 라인용 저위 유지 회로의 배열을 도시한 회로도.
제5도는 본 발명에 따른 동적 랜덤 액세스 메모리 장치의 배열을 도시한 블럭도.
제6도는 제5도에 도시된 동적 랜덤 액세스 메모리 장치에 결합된 바이어스 회로를 도시한 회로도.
제7도는 본 발명에 따른 다른 동적 랜덤 액세스 메모리 장치의 필수 부분의 배열을 도시한 블럭도.
제8도는 제7도에 도시된 동적 랜덤 액세스 메모리 장치에 결합된 워드 라인용 전위 유지 회로의 배열을 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명.
2 : 행 어드레스 디코더 회로 4,7 : 전위 유지 회로
8 : 메모리 셀 어레이 11 : 반도체 칩
17 : 구동기 유니트
[발명의 분야]
본 발명은 동적 랜덤 액세스 메모리 장치에 관한 것이며, 특히, 전달 게이트 어레이에 대한 결함있는 제어 신호 라인 및 결함있는 워드 라인을 완전히 발견하기 위해 내장된 검사 모드 판별기에 관한 것이다.
[관련 기술의 설명]
동적 랜덤 액세스 메모리 장치는 내부적으로 다수의 전압 레벨을 발생시키고, 그것들을 상기 메모리 장치에 결합된 유니트 및 회로에 선택적으로 분배시킨다. 동적 랜덤 액세스 메모리 장치에 결합된 전원 시스템의 대표적인 예가 제1도에 도시된다. 상기 전원 시스템은 크게 세개의 서브-시스템으로 분리된다. 제1서브-시스템은 바이어스 회로(1)를 갖고, 반도체 기판을 역으로 바이어스하기 위해 사용되는데, 그 이유는 소자 트랜지스터가 역으로 바이어스된 p-n접합에 의해 반도체 기판으로부터 전기적으로 격리되기 때문이다. 제2서브-시스템은 워드라인(WL1,WL2 및 WLm)용으로 제공되는 행 어드레스 디코더 유니트(2)에 관련되며, 전원 전압 레벨 이상으로 선택된 워드라인을 승압시키기 위한 전원 회로(3), 및 상기 선택된 워드 라인상에서 상기 승압된 전압 레벨을 유지하기 위한 전위 유지 회로(4)를 포함한다. 제3서브-시스템은 이후에서 설명되는 전달 게이트 어레이에 대한 구동기 유니트(5)와 관련되어 제공되고, 전원 전압 레벨 이상으로 제어 라인(TGo, TGl, TGi 및 TGj)을 역시 승압시키기 위한 전원회로(6) 및, 제어 라인상에서 상기 승압된 전압 레벨을 유지하기 위한 전위 유지 회로(7)를 포함한다.
제2도는 동적 랜덤 액세스 메모리 장치에 결합된 메모리셀 어레이의 대표적인 예를 도시하고, 행 및 열로 배열된 메모리 셀(M11, M1m, M21, Mm2 및 Mmn)로 이루어진 메모리 셀 어레이(8)를 포함한다. 5개의 메모리 셀만이 메모리 셀 어레이(8)에 도시되었지만, 다수의 메모리 셀(M11 내지 Mmn)은 행렬로 규칙적으로 위치된다. 각각의 메모리 셀(M11 내지 Mmn)은 하나의 트랜지스터 및 하나의 캐패시터 형태이고, n-채널 증가형 전달 트랜지스터(TR1) 및 저장 캐패시터(CP1)의 직렬 결합에 의해 갖춰진다. 워드라인(WL1,WL2 및 WLm)은 각각의 매트릭스의 행과 각각 관련되며, 관련된 행의 n-채널 증가형 전달 트랜지스터(TR1)의 게이트 전극과 결합된다. 비트 라인(BL1,BL2,BL3,BL4,BLm 및 BLn)은 메모리 셀 어레이(8)에 부가적으로 제공되고, 각 열의 n-채널 증가형 전달 트랜지스터(TR1)의 드레인 노드와 결합된다. 전달 게이트 어레이(9)는 비트 라인(BL1 내지 BLn)과 감지 증폭기 회로(SA1,SA2 및 SAK) 사이에 결합되고, 비트 라인(SA1 내지 BLn)에 각각 결합된 n-채널 증가형 전달 트랜지스터(TR11,TR12,TR13,TR14,TRm 및 TRn)를 포함하고, 각각의 감지 증폭기 회로(SA1 내지 SAK)는 두개의 n-채널 증가형 전달 트랜지스터(TR11/TR12,TR13/TR14 또는 TRm/TRn)와 관련되며, 따라서, 두개의 비트 라인(BL1/BL2,BL3/BL4 또는 BLm/BLn)과 관련된다.
그렇게 배열된 동적 랜덤 액세스 메모리 장치에서, 데이타 비트는 전하의 형태로 저장 캐패시터(CP1)에 각각 저장되고, 저장 캐패시터(CP1)가 n-채널 증가형 전달 트랜지스터(TR1)의 임계 레벨에 어떤 실질적인 영향없이 상기 관련된 비트 라인을 구동하도록 워드라인(WL1 내지 WLm)은 전원전압 레벨 이상으로 선택적으로 승압된다. 상기 선택된 워드 라인에 결합된 각각의 메모리 셀이 모든 다른 비트 라인과 결합되기 때문에, 차동 전압 레벨은 비트 라인쌍(BL1/BL2,BL3/BL4 또는 BLm/BLn)에서 발생한다. 제어 라인(TGo)이 이전에 설명된 바와 같이 전원 전압 레벨 이상으로 승압되기 때문에, 전달 게이트 어레이(9)는 관련된 비트 라인쌍(BL1/BL2,BL3/BL4 또는 BLm/BLn)에서의 차동 전압 레벨을 어떤 실질적인 전압 강하없이 감지 증폭기 회로(SA1 내지 SAK)에 제공한다. 감지 증폭기 회로(SA1 내지 SAK)의 활성전에 제어 라인(TGo)은 그라운드 전압 레벨로 회복되고, 감지 증폭기 회로(SA1 내지 SAK)는 비트 라인쌍(BL1/BL2 내지 BLm/BLn)과 각각 결합된 기생 캐패시턴스로부터 전기적으로 격리된다. 그런후, 감지 증폭기 회로(SA1 내지 SAK)는 차동 전압 레벨을 빠르게 생성시키고, 출력 회로(도시안된)로 하여금 액세스되기 위한 데이타 비트중 하나의 논리 레벨을 판별하게 한다. 그러므로, 동적 랜점 액세스 메모리 장치가 선택된 워드라인 및 전달 게이트 어레이(9)의 제어라인(TGo)을 승압시키는 것이 중요하고 동적 랜덤 액세스 메모리 장치는 다수의 내부 전압 레벨을 요구한다.
반도체 기판을 적절히 바이어스하기 위해, 바이어스 회로(1)는 이전에 설명된 바와 같은 제1서브 시스템에 결합되며, 그 바이어스 회로의 대표적인 예가 제3도에 도시된다.
상기 바이어스 회로는 반전 회로(1b,1c 및 1d)의 피드-백 루프로 이루어지는 발진기(1a)를 포함하고, 발진기(1a)는 반전회로(1f)에 뿐만 아니라 반전 회로(1e)에 펄스 트레인(pulse train)을 공급한다. 반전 회로(1e)는 상보 펄스 트레인(BTUP)을 발생시키고, 그것을 그후에 설명될 전위 유지회로(4 및 7)에 공급한다. 반전 회로(1f)는 상보 펄스 트레인을 역시 발생시키고, 캐패시터(1g)와 결합된다. 캐패시터(1g)는 반도체 기판 및 그라운드 전압 라인(GND)간에 결합된 두개의 직렬 결합의 n-채널 증가형 전계효과 트랜지스터(1h 및 1i)의 공통 드레인 노드(N1)와 부가적으로 결합되고, 반전 회로(1f)에 의해 구동된다. n-채널 증가형 전계효과 트랜지스터(1h)의 게이트 전극은 반도체 기판과 결합되고, n-채널 증가형 전계효과 트랜지스터(1i)의 게이트 전극은 공통 드레인 노드(N1)와 결합된다. 발진기(1a)가 펄스 트레인을 발생시키기 시작하면, 직렬 결합으로 용량성으로 결합된 반전 회로(1f)는 n-채널 증가형 전계효과 트랜지스터(1h 및 1i)를 구동한다.
공통 드레인 노드(N1)에서 전압 레벨이 그라운드 전압 레벨 보다 더 높은 반면, 양의 전압 레벨은 그라운드 전압 라인(GND)에 방전되고, n-채널 증가형 전계 효과 트랜지스터(1h)는 양의 전압 레벨로부터 반도체 기판을 차단한다. p-n 접합을 통해 흐르는 누설 전류가 반도체 기판을 양의 전압 레벨로 올리면, n-채널 증가형 전계효과 트랜지스터(1h)는 반도체 기판으로부터 양의 레벨을 유도하는 반면에 공통 드레인 노드(N1)는 음의 전압 레벨로 이동된다.
각각의 전위 유지 회로(4 및 7)는 제4도에 도시되고, 상보 펄스 트레인(BTUP)이 공급되는 변환 회로(4a), 상보 펄스 트레인(BTUP)으로부터 회복되는 펄스 트레인에 응답하여 전위 유지 라인(RAV)을 승압시키기 위한 부트스트랩핑(bootstrapping)회로 (4b), 상기 전위 유지 라인(RAV)에 결합되어 상기 전위 유지 라인이 초과 충전되는 것을 방해하는 클램핑(clamping)회로(4c)를 포함한다. 부트스트랩핑 회로(4b)는 승압 캐패시터(4d) 및 다이오드 형태로 배열된 두개의 n-채널 증가형 전계효과 트랜지스터(4e 및 4f)를 포함한다. 펄스 트레인이 그라운드 전압 레벨로 회복되는 동안, n-채널 증가형 전계효과 트랜지스터(4e)는 양의 전원 전압 레벨(Vdd)을 공통 드레인 노드(N2)에 공급하고, 반전 회로(4a)는 상기 펄스 트레인이 상승됨에 따라 상기 전원 전압 레벨(Vdd) 이상으로 공통 드레인 노드(N2)를 승압시킨다. 승압된 전압 레벨이 n-채널 증가형 전계효과 트랜지스터(4f)를 통과하고, 전위 유지라인(RAV)이 행 어드레스 디코더 유니트(2)를 통해 승압된 전압 레벨을 선택된 워드 라인에 전달한다. 클램핑 회로 전위 유지 라인(RAV)과 기준 전압원(Vref) 사이에 결합된 직렬 결합의 n-채널 증가형 전계 효과 트랜지스터(4g 및 4h)로 이루어져 전위 유지 라인과 선택된 워드라인이 지나치게 상승하는 것을 방지한다. 전위 유지 회로(7)는 작용은 물론 회로 배열에 있어서도 유사하고, 더 이상 자세한 설명은 하기에 논술되지 않는다. 이렇게 정렬된 동적 랜덤 액세스 메모리 장치는 보통 제조자로부터 인도되기 전에 진단되어야 한다.
그리고 구성 요소 유니트 및 회로에 대한 다양한 검사 동작이 실시된다. 검사 동작은 목적에 따라 시간 간격이 다르게 된다.
워드라인(WL1 내지 WLm)은 관련 메모리 셀(M11 내지 Mmn)의 n-채널 증가형 전달 트랜지스터(TR1)의 게이트 전극을 제공하며 n-채널 증가형 전달 트랜지스터(TR1)의 얇은 게이트 산화막상에 연장 된다. 만일 게이트 산화막이 바람직하지 않은 핀홀(pin holes)을 가지고 있다면, 관련 워드라인은 전압 레벨을 거의 하이(high)로 유지할 수가 없게 된다. 게다가, 워드라인(WL1 내지 WLm)은 비트라인(BL1 내지 BLn) 같은 다양한 전도 라인과 교차한다. 비록 레벨 사이의 절연막이 그 사이에 제공된다고 할지라도, 불행히도 몇몇 워드 라인은 상기 전도 라인과 단락된다. 이와 같은 상황에서, 워드라인은 거의 하이(high)로 유지되지 못한다. 제어 라인(TGo 내지 TGj)에서 이와 유사한 바람직하지 않은 상황이 발생한다. 제품의 신뢰성을 향상시키기 위해, 이와 같이 결함있는 워드라인 및 결함있는 제어라인을 가진 동적 랜덤 액세스 메모리 장치는 인도되기 전에 폐기되어야 한다. 그리고 이와 같은 이유로, 워드라인(WL1 내지 WLm)과 제어 라인(TGo 내지 TGj)에 대한 검사 동작이 계획되어야 한다. 만일 동적 랜덤 액세스 메모리 장치가 16메가비트형이라면, 워드 라인(WL1 내지 WLm)과 제어 라인(TGo 내지 TGj)은 16비트 병렬 검사 동작 모드로 검사되고, 제어 라인(TGo 내지 TGj)은 물론, 워드라인(WL1 내지 WLm)은 검사 데이타 비트들이 완벽하게 기재되어 메모리 셀(M11 내지 Mmn)로부터 완벽하게 판독되는지를 보기 위해 승압 전압 레벨로 순차적으로 상승된다. 워드라인(WL1 내지 WLm)과 제어 라인(TGo 내지 TGj)의 성능이 우수한지를 보기 위하여, 각 워드 라인(WL1 내지 WLm)과 제어 라인(TGo 내지 TGj)은 최대의 사이클 시간동안 승압 전압 레벨로 유지된다.
그러나, 종래의 동적 랜덤 액세스 메모리 장치에서는 워드라인(WL1 내지 WLm)과 제어라인(TGo 내지 TGj)에 대한 검사 동작으로 인하여 진단에 필요한 비용이 상승한다는 문제에 봉착한다. 이는 승압 전압 레벨에서 각 워드라인과 각 제어라인이 최대의 사이클 시간동안 유지된다는 사릴 때문이다.
또 하나의 문제는 인도후, 몇몇 제품에 결합이 생긴다는 것이다. 만일 전도 라인 또는 기판으로부터 워드 라인 및 제어 라인이 거의 격리되지 못한다면, 누설 전류의 양은 극히 작다.
만일 누설 전류가 전위 유지 회로(4 또는 7)로부터 나오는 전위 유지 전류 이하라면, 검사 동작은 결함있는 제품을 거의 선별하지 못한다.
[발명의 개요]
그러므로 본 발명의 중요한 목적은 진단 비용이 저렴하고 높은 신뢰성을 지닌 동작 랜덤 액세스 메모리 장치를 제공하는 것이다.
이 목적을 달성하기 위해, 본 발명은 전원 시스템의 기능을 차단시킬 것을 제안한다.
본 발명에 따라, 반도체 칩상에 제조되고, 선택적으로 표준 동작 모드와 진단 동작 모드로 들어가는 동적 랜덤 액세스 메모리 장치가 제공되는데, 그 장치는 (a) 행과 열로 배열되어 전하의 형태로 데이타 비트를 각각 저장하는 다수의 메모리 셀과, (b) 다수의 메모리 셀의 열과 관련된 다수의 비트 라인쌍과, (c) 다수의 메모리 셀의 행과 각각 관련되고, 데이타 비트가 차동 전압의 형태로 다수의 비트 라인쌍으로 출력되도록 활성 레벨로 선택적으로 구동되는 다수의 워드 라인과, (d) 데이타 비트를 나타내는 차동 전압 레벨을 발생하도록 동작하는 감지 증폭기 유니트와, (e) 다수의 비트, 라인과 감지 증폭기 유니트사이에 결합되고, 제어 신호 라인상의 활성 레벨의 제어 신호에 응답하여 상기 차동 전압을 상기 감지 증폭기 유니트에 전달하기 위한 다수의 전달 게이트와, (f) 다수의 워드 라인중 한 라인을 지정하도록 동작하는 행 어드레스 디코더 유니트와, (g) 활성 레벨의 제어 신호를 다수의 전달 게이트에 공급하기 위한 구동기 유니트와, (h) 행 어드레스 디코더 유니트와 구동기 유니트가 상기 워드 라인중 한 라인과 상기 제어 신호 라인을 상기 활성 레벨로 각각 상승시키도록 전원을 공급하는 동작을 하는 전원 공급 시스템과, (i) 진단 모드에서 다른 검사 동작과 다수의 워드 라인 및 제어 신호 라인에 대한 제1검사 동작을 판별하고, 전원 공급 시스템으로 하여금 행 어드레스 디코더 유니트와 구동기 유니트에 공급되는 전원을 차단시키도록 동작하는 검사 동작 판별 유니트를 구비하고 있다.
[양호한 실시예의 설명]
본 발명에 따른 동적 랜덤 액세스 메모리 장치의 특징 및 장점은 첨부 도면과 관련지어 다음 설명에서 명백히 이해될 것이다.
[제1실시예]
제5도는 참조하면, 본 발명은 구체화한 동적 랜덤 액세스 메모리 장치는 단일 반도체 칩(11)상에 제조되고, 16메가비트형이다. 동적 랜덤 액세스 메모리 장치는 다수의 메모리 셀 어레이를 포함하나, 메모리셀 어레이중 단지 하나가 도시되고 도면 번호(12)로 표시된다. 메모리셀 어레이(12)는 행 및 열로 배열된 다수의 메모리 셀(M11, M1m, Mm2 및 Mmn)에 의해 구현된다. 각 메모리 셀(M11 내지 Mmn)은 하나의 트랜지스터와 하나의 캐패시터로 이루어지며, 선행 기술인 동적 랜덤 액세스 메모리 장치에 일체화된 메모리 셀과 유사하게 저장 캐패시터와 n-채널 증가형 전달 트랜지스터의 일련의 조합에 의해 실현된다. 그러므로, 데이타 비트는 전하의 형태로 저장 캐패시터에 저장된다.
워드 라인(WL1,WL2 및 WLm)은 각각 메모리셀 어레이(12)의 행과 관련되어 있고 관련된, 행의 n-채널 증가형 전달 트랜지스터(TR1)의 게이트 전극과 결합된다. 게다가, 비트라인(BL1,BL2,BLm 및 BLn)은 메모리 셀 어레이(12)를 위해 제공되며 각 열의 n-채널 증가형 전달 트랜지스터의 드레인 노드와 결합된다. 인접한 두개의 비트 라인(BL1/BL2 또는 BLm/BLn)은 서로 쌍으로 짝지워져, 각 두개의 비트 라인(BL1/BL2 또는 BLm/BLn)을 하나의 라인쌍을 형성한다. 워드라인(WL1 내지 WLm)은 행 어드레스 디코더 유니트(14)에 의해 선택적으로 구동되고 데이타 비트는 선택된 워드라인과 결합된 메모리 셀로부터 관련된 비트라인으로 판독된다. 이렇게 판독된 데이타 비트는 관련된 비트라인쌍에서 차동 전압을 발생시킨다. 그리고 비트 라인쌍은 차동 전압을 전달한다. 이때, 행 어드레스 디코더 유니트(14)는 선택된 워드라인이 양의 전원 전압 레벨(Vdd)을 초과할 수 있게 허용하고, 따라서 선택된 워드 라인상의 활성 레벨은 양의 전원 전압 레벨(Vdd)보다 높다.
전달 게이트 어레이(15)는 비트 라인(BL1 내지 BLn)과 감지 증폭기 회로(16)사이에 결합되며 선행기술의 전달 게이트 어레이(9)와 유사하게 각 비트 라인(BL1 내지 BLn)과 결합된 n-채널 증가형 전달 트랜지스터를 포함한다. 전달 게이트 어레이(15)는 활성 레벨의 제어신호 라인(TGo)상의 제어 신호에 따라 응답하여 차동 전압을 감지 증폭기 회로(16)에 전달한다.
제어신호 라인(TGo)은 구동기 회로(17)에 의해 구동되며 활성 레벨은 양의 전압 레벨(Vdd) 보다 높다. 각 감지 증폭기 회로(16)는 각 두개의 n-채널 증가형 전달 트랜지스터 비트 라인쌍의 하나와 결합되어, 관련된 비트 라인쌍에 차동 전압을 발생시킨다.
열 선택기(18)는 감지 증폭기 회로(16)와 결합되어, 감지 증폭기 회로(16)에 의해 발생된 차동 전압을 열어드레스 디코더 유니트(도시않됨)의 제어에 의해 I/O유니트(19)로 선택적으로 보낸다.
이렇게 배열된 동적 랜덤 액세스 메모리 장치는 선택적으로 표준 동작 모드와 진단 동작 모드로 들어간다.
표준 동작 모드에서, 동적 랜덤 액세스 메모리 장치는 전자 시스템을 위한 데이타 저장체를 제공한다. 그러나, 구성 요소 유니트와 회로의 기능은 제조자로부터 인도되기 전에 진단 동작 모드에서 검사된다. 그래서, 데이타 비트는 전하의 형태로 저장체에 각각 저장되고, 워드라인(WL1 내지 WLm)은 저장 캐패시터가 n-채널 증가형 전달 트랜지스터의 임계 레벨에 실질적인 영향을 끼치지 않고 관련 비트 라인을 구동시키도록 양의 전원 전압 레벨(Vdd)이상으로 승압된다.
상기 선택된 워드 라인의 각 메모리 셀이 다른 모든 비트 라인과 결합되기 때문에 비트 라인쌍(BL1/BL2 또는 BLm/BLn)에서 차동 전압 레벨이 발생한다. 전달 게이트 어레이(15)는 관련 비트 라인쌍(BL1/BL2 또는 BLm/BLn)의 차동 전압 레벨을 실질적인 전압 강하없이 감지 증폭기 회로 (16)에 전달한다. 왜냐하면 상술된 바와 같이 제어 라인(TGo)이 양의 전원 전압 레벨(Vdd) 이상으로 승압되기 때문이다. 감지 증폭기 회로(16)가 활성화 되기 전에 제어 라인(TGo)은 접지 전압 수준으로 회복되고, 감지 증폭기 회로(16)는 각 비트 라인쌍(BL1/BL2 내지 BLm/BLn)과 결합된 기생 캐패시턴스로부터 전기적으로 격리된다. 이때 감지 증폭기 회로(16)는 급격히 차동 전압 레벨을 발생시켜, 출력 유니트(19)가 액세스 될 데이타 비트중 하나의 논리 레벨을 판별하는 것을 허용한다.
제1실시예를 구현하는 동적 랜덤 액세스 메모리 장치에 일체화된 전원 시스템은 또한 세개의 서브-시스템으로 나뉘어진다. 제1서브-시스템은 바이어스 회로(21)를 가지며, n-채널 증가형 전달 트랜지스터 같은 구성 요소 트랜지스터가 역바이어스된 p-n 접합에 의해 반도체 기판(11)로부터 전기적으로 격리되어 있기 때문에 반도체 기판을 역바이어스시키는데 사용된다. 제2서브-시스템은 행 어드레스 디코더 유니트(14)와 관련된 것으로 선택된 워드 라인을 양의 전원 레벨(Vdd) 이상으로 승압시키기 위한 전원 회로(22)와 선택된 워드 라인상의 승압된 전압 레벨을 유지하기 위한 전위 유지 회로(23)로 구성된다. 제3서브-시스템은 상술된 전달 게이트 어레이중 하나를 위한 구동기 유니트(17)와 관련하여 제공된다. 제3서브-시스템은 또한 양의 전원 레벨(Vdd) 이상으로 제어 라인(TGo, TGI, TGi, 및 TGj)으 승압시키기 위한 전원 회로(24)와 제어 라인상의 승압된 전압 레벨을 유지하기 위한 전위 유지회로(25)로 구성된다.
제6도에 따라, 바이어스 회로(21)의 회로 장치가 상세히 도시된다. 바이어스 회로(21)는 NOR게이트(21a)로 대치된 반전 회로(1e)를 제외한 바이어스 회로(1)와 유사하다.
그리고, 이와 같은 이유 때문에, 다른 구성 요소들은 간략히 하기 위해 상세한 설명없이 제3도에 사용된 똑같은 참조 부호로 도시된다.
제5도를 보면, 제1실시예를 구현하는 동적 랜덤 액세스 메모리 장치는 검사 동작 판별 유니트(26)를 더 포함하고, 저활성 레벨(active low level)의 행 어드레스 스트로브 신호(RAS),저활성 레벨의 열 어드레스 스트로브 신호(CAS), 하나의 저활성 레벨의 기록 인에이블 신호(WE) 및 두개의 어드레스 비트(A0와A1)가 검사 동작 판별 유니트(26)에 공급된다. 상기의 예에서, 만일 기록 인에이블 신호(WE)가 RAS 전의 CAS 리프레싱 사이클전에 저활성 레벨로 떨어진다면, 동적 래덤 액세스 메모리 장치는 진단 모드로 들어간다. 진단 모드 동작에서, 16-비트 병렬 검사 동작은 고 또는 저레벨의 어드레스 비트(A0와A1)로 설정되며, 검사 동작 판별 유니트(26)는 논리 "0"레벨의 제어 신호(BTST)를 발생한다. 논리 "0"레벨의 제어 신호(BTST)를 발생한다. 논리 "0"레벨의 제어 신호(BTST)로 인해, NOR게이트(21a)는 반전 회로의 기능을 하며, 바이어스 회로(21)는 선행 기술의 바이어스 회로(1)와 유사한 동작을 한다. 그러나, 만일 어드레스 비트(A0 및 A1)가 진단 모드에서 논리 레벨이 서로 다르다면, 동적 랜덤 엑세스 메모리 장치는 워드 라인(WL1 내지 WLm) 및 제어 라인(TGo 내지 TGj)에 대한 제1검사 동작으로 들어가고, 검사 동작 판별 유니트(26)는 제어 신호(BTST)를 논리 "0"레벨에서 논리 "1"레벨로 바꾼다. 논리 "1"레벨의 제어 신호(BTST)로 인해, NOR게이트(21a)는 출력신호(BTUP)를 저 레벨 또는 접지 전압 레벨로 고정시키며, 전위 유지 회로(23 및 25)에서 선택된 워드 라인과 제어 라인(TGo 내지 TGj)까지 어떤 전류가 유지된다. 즉, 검사 동작 판별 유니트(26)는 선택된 워드 라인과 제어 라인(TGo 내지 TGj)으로 들어가는 전원을 차단한다. 이와 같은 상황에서, 만일 워드라인 혹은 제어 라인에 결함이 있다면, 검사 비트패턴은 적절하게 핀독되지 않으며, 제조자는 결함있는 제품을 선별할 수 있다. 검사 동작 판별 유니트(26)의 회로 장치는 상세히 기술 및 도시되지 않는다.
그러나, 제어 신호(BTST)는 행 어드레스 스트로브 신호(RAS), 열 어드레스 스트로브 신호(CAS), 기록 인에이블 신호(WE) 및 어드레스 비트(A0 내지 A1)상에서 단지 논리 동작을 통하여 발생된다. 이와 같은 이유로, 본 기술분야의 숙련가는 다양한 회로 장치를 설계할 수 있다.
선택된 워드라인과 제어라인(TGo 내지 TGj)의 전류가 점차적으로 감소되기 때문에, 극히 미세한 누설 전류에 대하여 전원을 차단하는 것은 효과적이다. 그러므로, 비록 누설 전류가 전위 유지 회로(23 또는 25)로부터 공급되는 전위 유지 전류보다 작을지라도, 결함있는 워드라인 및 결함있는 제어 라인이 선별되며, 제품의 신뢰성이 향상된다. 더군다나, 전원을 차단한 후, 선택된 워드 라인상의 전압 레벨과 제어 라인(TGo 내지 TGj)상의 전압 레벨은 급격히 떨어져 제1검사 동작은 비교적 짧은 시간을 소비한다. 이것은 결과적으로 진단에 필요한 비용의 감소를 가져온다.
[제2실시예]
다시 제7도를 참조하면, 다른 동적 랜덤 액세스 메모리 장치에 포함되어 있는 전원 시스템이 도시되어 있다. 이 전원 시스템의 회로 구성은 바이어스 회로(29)와 검사 동작 판별 유니트(30) 및 전위 유지회로(31,32)를 제외하고는 제1실시예와 비슷하며, 그래서 다른 부품 유니트 및 회로는 다른 상세한 설명없이 제1실시예의 대응하는 유니트 및 회로를 지칭하는 동일한 참조번호로 도시된다.
바이어스 회로(30)는 종래 기술의 동적 랜덤 액세스 메모리 장치와 그 회로 구성이 비슷하며, 따라서 더 이상의 설명은 없다. 검사 동작 판별 유니트(30)도 비슷하게, 행 어드레스 스트로브 신호(RAS)와 열 어드레스 스트로브 신호(CAS) 및 기록 인에이블 신호(WE)와 어드레스 비트(A0,A1)에 응답한다. 만일 어드레스 비트(A0와 A1) 모두가 RAS 전의 CAS(CAS-before-RAS) 리프레싱 사이클에서 논리 "1"이나 "0" 레벨이 되는 경우에, 검사 동작 판별 유니트(30)는 동적 랜덤 액세스 메모리 장치를 16비트 병렬 검사 동작 상태로 들어가게 한다. 그러나 만일 어드레스 비트(A0와 A1)이 CAS-before-RAS리프레싱 사이클에서 그 논리레벨이 서로 상이한 경우에는, 검사 동작 판별 회로(30)는 어드레스 비트(A0 및 A1)의 조합에 의존하는 제어 신호(BTST1)또는 (BTST2)중 한 신호를 발생한다. 예를 들어, 논리 "1"레벨의 어드레스 비트(A0)와 논리 "0" 레벨의 어드레스 비트(A1)는 제어신호(BTST1)을 나타내고, 그 반대는 제어신호(BTST2)를 나타낸다.
제8도에는 전위 유니 회로(31,32) 각각의 회로 구성이 도시되어 있으며, 각각의 전위 유지회로(31,32)는 주로 NOR게이트(31a), 부트스트랩핑 회로(31b) 및 클램핑 회로(31c)를 포함하고 있다. 부트스트랩핑 회로(31b) 및 클램핑 회로(31c)는 각각 부트스트랩핑 회로(4b) 및 클램핑 회로(4c)와 그 회로 구성에 있어 비슷하며, 간력성을 위해 대응하는 트랜지스터에 동일한 참조번호가 붙여졌다. NOR게이트(31a)는 2개의 입력 노드는 갖고 있는데, 그중 한 노드에는 상보 펄스 트레인(BTUP)이 공급되고 다른 노드에는 검사 동작 판별 유니트(26)로부터 제어 신호(BTST1) 또는 (BTST2)가 공급된다. 그러므로 만일 제어 신호(BTST1) 또는 (BTST2)가 논리 "0"레벨에서 유지되면, 전위 유지 회로(31,32)는 종래 기술의 동적 랜덤 액세스 메모리 장치의 회로와 비슷하게 동작한다. 그러나, 만일 검사 동작 판별 유니트(26)가 제어신호 (BTST1) 또는 (BTST2)를 논리 "0"에서 논리 "1"로 변화시키는 경우에, 전위 유지 회로(31,32)는 상보펄스 트레인(BTUP)에 전혀 응답하지 않으며, 전위 유지전류를 차단시킨다.
제2실시예의 일부를 형성하는 전원 시스템은 제 1실시예와 동일한 장점을 실현하며, 추가적인 장점은 2개의 제어 신호(BTST1) 및 (BTST2)가 제조자로 하여금 누설점을 쉽게 지정할 수 있도록 한다는 것이다.
비록 본 발명의 특정 실시예가 도시 및 설명되었지만, 본 기술에 숙련된 사람에게는 본 발명의 사상 및 범위를 벗어나지 않고 여러가지 변형 및 수정이 이루어질 수 있다는 것이 명백한 것이다.

Claims (1)

  1. 반도체 칩상에 제조되고, 선택적으로 표준 동작 모드와 진단 동작 모드로 들어가는 동적 랜덤 액세스 메모리 장치로서, (a) 행과 열로 배열되어 전하의 형태로 데이타 비트를 각각 저장하는 다수의 메모리 셀(M11-Mmn)과, (b) 상기 다수의 메모리 셀의 열과 관련된 다수의 비트 라인쌍(BL1/BL2; BLm/BLn)과, (c) 상기 다수의 메모리 셀의 행과 각각 관련되고, 데이타 비트가 차동 전압의 형태로 상기 다수의 비트 라인쌍으로 출력되도록 활성 레벨로 선택적으로 구동되는 다수의 워드 라인(WL1-WLm)과, (d) 상기 데이타 비트를 나타내는 차동 전압 레벨을 발생하도록 동작하는 감지 증폭기 유니트(16)와, (e) 상기 다수의 비트 라인과 상기 감지 증폭기 유니트 사이에 결합되고, 제어신호 라인(TGo)상의 활성 레벨의 제어 신호에 응답하여 상기 차동 전압을 상기 감지 증폭기 유니트에 전달하기 위한 다수의 전달 게이트(15)와, (f) 상기 다수의 워드 라인중 한 라인을 지정하도록 동작하는 행 어드레스 디코더 유니트(14)와, (g) 상기 활성 레벨의 제어 신호를 상기 다수의 전달 게이트에 공급하기 위한 구동기 유니트(17)와, (h) 상기 행 어드레스 디코더 유니트와 상기 구동기 유니트가 상기 워드 라인중 한 라인과 상기 제어신호 라인을 상기 활성레벨로 각각 상승시키도록 전원을 공급하는 동작을 하는 전원 공급 시스템(21/22/23/24/25/; 22/24/29/31/32)을 구비하는 동적 랜덤 액세스 메모리 장치에 있어서, (i) 상기 진단 모드에서 다른 검사 동작과 상기 다수의 워드 라인 및 상기 제어 신호 라인상에 대한 제1검사동작을 판별하고, 상기 전원 공급 시스템으로 하여금 상기 행 어드레스 디코더 유니트와 상기 구동기 유니트에 공급되는 상기 전원을 차단시키도록 동작하는 검사 동작 판별 유니트(26;30)를 구비하는 것을 특징으로 하는 동적 랜덤 액세스 메모리 장치.
KR1019920001165A 1991-01-29 1992-01-28 동적 랜덤 액세스 메모리 장치 KR950011730B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03028078A JP3084759B2 (ja) 1991-01-29 1991-01-29 ダイナミックランダムアクセスメモリ装置
JP91-28078 1991-01-29

Publications (2)

Publication Number Publication Date
KR920015386A KR920015386A (ko) 1992-08-26
KR950011730B1 true KR950011730B1 (ko) 1995-10-09

Family

ID=12238739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001165A KR950011730B1 (ko) 1991-01-29 1992-01-28 동적 랜덤 액세스 메모리 장치

Country Status (3)

Country Link
US (1) US5272673A (ko)
JP (1) JP3084759B2 (ko)
KR (1) KR950011730B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762833B2 (ja) * 1992-02-27 1998-06-04 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置
JPH06203597A (ja) * 1992-09-25 1994-07-22 Nec Corp ダイナミックｒａｍ
KR940016288A (ko) * 1992-12-25 1994-07-22 오가 노리오 반도체메모리 및 그 선별방법
JPH10247398A (ja) * 1997-03-05 1998-09-14 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその検査方法
US5999466A (en) * 1998-01-13 1999-12-07 Micron Technology, Inc. Method, apparatus and system for voltage screening of integrated circuits
US7852699B2 (en) * 2007-10-04 2010-12-14 Macronix International Co., Ltd. Power saving method and circuit thereof for a semiconductor memory
KR101525039B1 (ko) * 2014-12-08 2015-06-03 주식회사3차버너 국부과열 방지구조를 가지는 회전국솥

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3576755D1 (de) * 1984-12-28 1990-04-26 Siemens Ag Integrierter halbleiterspeicher.
JPS62250593A (ja) * 1986-04-23 1987-10-31 Hitachi Ltd ダイナミツク型ｒａｍ
JPS63266693A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 半導体集積回路装置
JP2684365B2 (ja) * 1987-04-24 1997-12-03 株式会社日立製作所 半導体記憶装置
JPH01235095A (ja) * 1988-03-15 1989-09-20 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JPH02206087A (ja) * 1989-02-03 1990-08-15 Mitsubishi Electric Corp 半導体記憶装置
JPH07105160B2 (ja) * 1989-05-20 1995-11-13 東芝マイクロエレクトロニクス株式会社 半導体記憶装置

Also Published As

Publication number Publication date
KR920015386A (ko) 1992-08-26
US5272673A (en) 1993-12-21
JP3084759B2 (ja) 2000-09-04
JPH04252488A (ja) 1992-09-08

Similar Documents

Publication Publication Date Title
KR950001133B1 (ko) 스태틱형 반도체 기억장치
US5339273A (en) Semiconductor memory device having a testing function and method of testing the same
EP0293339B1 (en) Nonvolatile memory device with a high number of cycle programming endurance
US5317532A (en) Semiconductor memory device having voltage stress testing capability
JP3551858B2 (ja) 半導体メモリ装置
US5523977A (en) Testing semiconductor memory device having test circuit
EP0585870B1 (en) Dynamic random access memory with voltage stress applying circuit
US7038925B1 (en) Static semiconductor memory device having T-type bit line structure
US5293340A (en) Dynamic random access memory device with multiple word line selector used in burn-in test
US5432744A (en) Dynamic semiconductor memory circuit
US6501691B2 (en) Word-line deficiency detection method for semiconductor memory device
US6185138B1 (en) Method and apparatus for testing random access memory devices
KR100286913B1 (ko) 번인 테스트 기능을 갖는 반도체 메모리 장치
KR100367191B1 (ko) 테스트수단을구비한전자회로및메모리셀테스트방법
US5896328A (en) Semiconductor memory device allowing writing of desired data to a storage node of a defective memory cell
US5568436A (en) Semiconductor device and method of screening the same
US4987560A (en) Semiconductor memory device
US5285419A (en) Read/write memory with improved test mode data compare
US6741510B2 (en) Semiconductor memory device capable of performing burn-in test at high speed
KR950011730B1 (ko) 동적 랜덤 액세스 메모리 장치
US6996754B1 (en) Integrated circuit device having an internal state monitoring function
EP0456255B1 (en) Dynamic memory device and method for screening the same
US5761141A (en) Semiconductor memory device and test method therefor
US5371710A (en) Semiconductor memory device having test mode
US20040120192A1 (en) Semiconductor memory device including power generation circuit implementing stable operation

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041004

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee