KR940016288A - 반도체메모리 및 그 선별방법 - Google Patents
반도체메모리 및 그 선별방법 Download PDFInfo
- Publication number
- KR940016288A KR940016288A KR1019930028568A KR930028568A KR940016288A KR 940016288 A KR940016288 A KR 940016288A KR 1019930028568 A KR1019930028568 A KR 1019930028568A KR 930028568 A KR930028568 A KR 930028568A KR 940016288 A KR940016288 A KR 940016288A
- Authority
- KR
- South Korea
- Prior art keywords
- time
- timer
- sorting
- semiconductor memory
- period
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 8
- 239000003990 capacitor Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- Static Random-Access Memory (AREA)
Abstract
선별시에 내부신호의 타이밍여유를 엄격하게 하는 것이 가능한 반도체메모리 및 그 선별방법을 제공한다.
선별시에 p채널트랜지스터 Q1의 게이트를 "L"레벨로 함으로써, ATD펄스(리세트펄스)를 Q2에 넣음으로써 용량 C에 정전류원(定電流源) D1, D2으로부터 전하가 짧은 시간에 축적된다. 이 타이머를 사용하여 워드선구동펄스를 짧게 하여, 엄격한 조건에서의 독출특성을 검지하는 것이 가능해진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 실시예 1 에 사용한 PWL 타이머를 나타낸 회로도, 제 2 도는 본 발명의 실시예 1 의 타이밍차트, 제 3 도는 본 발명의 실시예 2 의 지연수단을 나타낸 회로도, 제 4 도는 SRAM의 요부를 나타낸 회로도.
Claims (6)
- 워드선펄스구동을 규정하는 타이머를 구비한 반도체메모리에 있어서, 상기 타이머가 워드선이 "H"레벨로 되는 기간을 선별시용의 짧은 기간과 출하시용의 긴 기간을 선택가능하게 한 것을 특징으로 하는 반도체메모리.
- 워드선펄스구동방식을 이용한 반도체메모리의 선별방법에 있어서, 워드선이 "H"레벨로 되는 기간을 선별시만 짧게 설정하는 것을 특징으로 하는 반도체메모리의 선별방법.
- 센스앰프의 입출력을 타이머에 따라서 이퀄라이즈하는 반도체메모리에 있어서, 상기 타이머가 센스앰프의 출력을 이퀄라이즈하는 기간을 출하시와 선별시에서 상이한 기간을 선택가능한 것을 특징으로 하는 반도체메모리.
- 제 3 항에 있어서, 상기 타이머는 출하시의 센스앰프의 출력의 이퀄라이즈기간을 결정하는 출하용타이머와, 출하시의 이퀄라이즈기간보다 짧은 선별시의 이퀄라이즈기간을 결정하는 선별용타이머를 구비하고, 상기 양타이머는 선택가능한 것을 특징으로 하는 반도체메모리.
- 센스앰프의 입출력을 이퀄라이즈하는 반도체메모리의 선별방법에 있어서, 입력의 이퀄라이즈해방과, 출력의 이퀄라이즈해방과의 타이밍 여유를 선별시에 작게하는 것을 특징으로 하는 반도체메모리의 선별방법.
- 메모리셀의 리페어용 퓨즈를 가진 반도체메모리의 선별방법에 있어서, 상기 리페어용 퓨즈의 절단을 검출하는 리세트펄스를 선별시에 넣지 않는 것을 특징으로 하는 반도체메모리의 선별방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP92-345777 | 1992-12-25 | ||
JP34577792 | 1992-12-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR940016288A true KR940016288A (ko) | 1994-07-22 |
Family
ID=26578104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930028568A KR940016288A (ko) | 1992-12-25 | 1993-12-20 | 반도체메모리 및 그 선별방법 |
Country Status (2)
Country | Link |
---|---|
US (3) | US5615157A (ko) |
KR (1) | KR940016288A (ko) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940016288A (ko) * | 1992-12-25 | 1994-07-22 | 오가 노리오 | 반도체메모리 및 그 선별방법 |
US6081465A (en) * | 1998-04-30 | 2000-06-27 | Hewlett-Packard Company | Static RAM circuit for defect analysis |
US6452915B1 (en) | 1998-07-10 | 2002-09-17 | Malibu Networks, Inc. | IP-flow classification in a wireless point to multi-point (PTMP) transmission system |
US6543015B1 (en) | 1999-06-21 | 2003-04-01 | Etron Technology, Inc. | Efficient data compression circuit for memory testing |
US7293477B2 (en) * | 2003-12-23 | 2007-11-13 | Millipore Corporation | Disposable, pre-sterilized fluid receptacle sampling device |
US20060041798A1 (en) * | 2004-08-23 | 2006-02-23 | On-Chip Technologies, Inc. | Design techniques to increase testing efficiency |
KR101229521B1 (ko) * | 2005-12-28 | 2013-02-05 | 삼성전자주식회사 | 디바이스 메모리의 무결성 확인 방법 및 장치 |
KR102168115B1 (ko) * | 2014-01-21 | 2020-10-20 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함하는 메모리 시스템 |
KR20160000626A (ko) | 2014-06-25 | 2016-01-05 | 에스케이하이닉스 주식회사 | 메모리 장치 |
US10491430B2 (en) * | 2017-09-25 | 2019-11-26 | Micron Technology, Inc. | Memory decision feedback equalizer testing |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2854305B2 (ja) * | 1988-10-07 | 1999-02-03 | 株式会社日立製作所 | 半導体記憶装置と半導体記憶装置の動作方法 |
EP0384673B1 (en) * | 1989-02-18 | 1995-05-24 | Sony Corporation | Memory devices |
US4969125A (en) * | 1989-06-23 | 1990-11-06 | International Business Machines Corporation | Asynchronous segmented precharge architecture |
JPH0346193A (ja) * | 1989-07-13 | 1991-02-27 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
GB9007788D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | Dynamic memory bitline precharge scheme |
US5309446A (en) * | 1990-07-31 | 1994-05-03 | Texas Instruments Incorporated | Test validation method for a semiconductor memory device |
JP3084759B2 (ja) * | 1991-01-29 | 2000-09-04 | 日本電気株式会社 | ダイナミックランダムアクセスメモリ装置 |
JP2960982B2 (ja) * | 1991-05-29 | 1999-10-12 | 富士通株式会社 | バーンイン方式 |
KR960009033B1 (en) * | 1991-07-17 | 1996-07-10 | Toshiba Kk | Semiconductor memory |
US5550394A (en) * | 1993-06-18 | 1996-08-27 | Texas Instruments Incorporated | Semiconductor memory device and defective memory cell correction circuit |
KR940016288A (ko) * | 1992-12-25 | 1994-07-22 | 오가 노리오 | 반도체메모리 및 그 선별방법 |
JPH0757466A (ja) * | 1993-08-12 | 1995-03-03 | Toshiba Corp | 半導体集積回路 |
JPH08167285A (ja) * | 1994-12-07 | 1996-06-25 | Toshiba Corp | 半導体記憶装置 |
-
1993
- 1993-12-20 KR KR1019930028568A patent/KR940016288A/ko not_active Application Discontinuation
-
1995
- 1995-07-07 US US08/499,653 patent/US5615157A/en not_active Expired - Fee Related
-
1996
- 1996-12-20 US US08/771,042 patent/US5757708A/en not_active Expired - Fee Related
-
1997
- 1997-12-29 US US08/999,374 patent/US5896333A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5896333A (en) | 1999-04-20 |
US5757708A (en) | 1998-05-26 |
US5615157A (en) | 1997-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4751681A (en) | Dynamic differential amplifier | |
KR870008439A (ko) | 반도체장치의 시간지연회로 | |
KR920009082A (ko) | 천이에 의해 래치하는 어드레스 버퍼 회로와 그 버퍼링을 제어하는 방법 | |
EP0176203A2 (en) | Self refresh control circuit for dynamic semiconductor memory device | |
IE813069L (en) | Buffer circuit | |
US4656608A (en) | Semiconductor memory device | |
KR940016288A (ko) | 반도체메모리 및 그 선별방법 | |
US4733112A (en) | Sense amplifier for a semiconductor memory device | |
GB2232516A (en) | Sense amplifier driver for semiconductor memory | |
JPH0520840B2 (ko) | ||
KR980011453A (ko) | 출력버퍼회로 | |
KR870007512A (ko) | 어드레스 신호변화를 검출하는 회로를 지닌 반도체 집적회로 | |
US4618786A (en) | Precharge circuit for enhancement mode memory circuits | |
JP3059737B2 (ja) | 半導体記憶装置 | |
US4398270A (en) | Self-loading bootstrap circuit | |
US4682048A (en) | Output circuit with improved timing control circuit | |
US4807193A (en) | Semiconductor memory device with a detection circuit to detect word line potential | |
US4571503A (en) | Supply voltage level independent clock generator | |
US5199002A (en) | SRAM-address-change-detection circuit | |
KR920018754A (ko) | 반도체 메모리 회로 | |
EP0444707A2 (en) | Dynamic random access memory device having static column mode of operation without destruction of data bit | |
JPS6344400A (ja) | 半導体記憶装置 | |
JP2557337B2 (ja) | 半導体記憶装置 | |
JPS62285296A (ja) | 出力バツフア回路 | |
JPH05314762A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |