KR920015386A - 동적 랜덤 억세스 메모리 - Google Patents

동적 랜덤 억세스 메모리 Download PDF

Info

Publication number
KR920015386A
KR920015386A KR1019920001165A KR920001165A KR920015386A KR 920015386 A KR920015386 A KR 920015386A KR 1019920001165 A KR1019920001165 A KR 1019920001165A KR 920001165 A KR920001165 A KR 920001165A KR 920015386 A KR920015386 A KR 920015386A
Authority
KR
South Korea
Prior art keywords
control signal
unit
word lines
active level
random access
Prior art date
Application number
KR1019920001165A
Other languages
English (en)
Other versions
KR950011730B1 (ko
Inventor
다다히꼬 스기바야시
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼가이샤 filed Critical 세끼모또 다다히로
Publication of KR920015386A publication Critical patent/KR920015386A/ko
Application granted granted Critical
Publication of KR950011730B1 publication Critical patent/KR950011730B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

동적 랜덤 억세스 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 동적 랜덤 억세스 메모리 장치의 배열을 도시한 블럭도, 제7도는 본 발명에 따른 다른 동적 랜덤 억세스 메모리 장치의 필수 부분의 배열을 도시한 블럭도.

Claims (1)

  1. (a)행과 열로 배열되어 전하의 형태로 데이타 비트를 각각 저장하는 다수의 메모리 셀(M11-Mmn)과, (b)상기 다수의 메모리 셀의 열과 관련된 다수의 비트 라인쌍(BL1/BL2;BLm/BLn)과, (c)상기 다수의 메모리 셀의 행과 각각 관련되고, 데이타 비트가 상이한 전압의 형태로 상기 다수의 비트 라인 쌍으로 출력되도록 허용하기 위해 활설 레벨로 선택적으로 구동되는 다수의 워드 라인(WL1-WLm)과, (d)상기 데이타 비트를 나타내는 차동 전압레벨을 발생하도록 동작하는 감지 증폭기 유니트(16)와, (e)상기 다수의 비트 라인과 상기 감지 증폭기 유니트 사이에 결합되고 제어 신호 라인(TGo) 상의 활성 레벨의 제어 신호에 응답하여 상기 차동 전압을 상기 감지 증폭기 유니트에 전달하기 위한 다수의 전달 게이트(15)와, (f)상기 다수의 워드 라인 중 한 라인을 지정하도록 동작하는 행 어드레스 디코더 유니트(14)와, (g)상기 활성 레벨의 제어 신호를 상기 다수의 전달 게이트에 공급하기 위한 구동기 유니트(17)와, (h)상기 행 어드레스 디코더 유니트와 상기 구동기 유니트가 상기 워드 라인중 한 라인과 상기 제어 신호 라인을 상기 활성 레벨로 각각 상승시키도록 전력을 공급하는 동작을 하는 전원 시스템(21/22/23/24/25;22/24/29/31/32)을 포함하고 있으며, 반도체 칩(11)상에서 제조되어, 선택적으로 표준 동작모드와 진단 동작 모드로 들어가는 동적 랜덤 억세스 메모리에 있어서, (i)상기 진단 모드에서 다른 검사 동작으로 부터 상기 다수의 워드 라인과 상기 제어 신호 라인상의 제1검사 동작을 판별하고, 상기 전원 시스템으로 하여금 상기 행어드레스 디코더 유니트와 상기 구동기 유니트에 공급되는 상기 전력을 차단시키도록 동작하는 검사 동작 판별 유니트(26;30)를 특징으로 하는 동적 랜덤 억세스 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019920001165A 1991-01-29 1992-01-28 동적 랜덤 액세스 메모리 장치 KR950011730B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-28078 1991-01-29
JP03028078A JP3084759B2 (ja) 1991-01-29 1991-01-29 ダイナミックランダムアクセスメモリ装置

Publications (2)

Publication Number Publication Date
KR920015386A true KR920015386A (ko) 1992-08-26
KR950011730B1 KR950011730B1 (ko) 1995-10-09

Family

ID=12238739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920001165A KR950011730B1 (ko) 1991-01-29 1992-01-28 동적 랜덤 액세스 메모리 장치

Country Status (3)

Country Link
US (1) US5272673A (ko)
JP (1) JP3084759B2 (ko)
KR (1) KR950011730B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762833B2 (ja) * 1992-02-27 1998-06-04 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置
JPH06203597A (ja) * 1992-09-25 1994-07-22 Nec Corp ダイナミックｒａｍ
KR940016288A (ko) * 1992-12-25 1994-07-22 오가 노리오 반도체메모리 및 그 선별방법
JPH10247398A (ja) * 1997-03-05 1998-09-14 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその検査方法
US5999466A (en) * 1998-01-13 1999-12-07 Micron Technology, Inc. Method, apparatus and system for voltage screening of integrated circuits
US7852699B2 (en) * 2007-10-04 2010-12-14 Macronix International Co., Ltd. Power saving method and circuit thereof for a semiconductor memory
KR101525039B1 (ko) * 2014-12-08 2015-06-03 주식회사3차버너 국부과열 방지구조를 가지는 회전국솥

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE51316T1 (de) * 1984-12-28 1990-04-15 Siemens Ag Integrierter halbleiterspeicher.
JPS62250593A (ja) * 1986-04-23 1987-10-31 Hitachi Ltd ダイナミツク型ｒａｍ
JP2684365B2 (ja) * 1987-04-24 1997-12-03 株式会社日立製作所 半導体記憶装置
JPS63266693A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 半導体集積回路装置
JPH01235095A (ja) * 1988-03-15 1989-09-20 Mitsubishi Electric Corp ダイナミック型半導体記憶装置
JPH02206087A (ja) * 1989-02-03 1990-08-15 Mitsubishi Electric Corp 半導体記憶装置
JPH07105160B2 (ja) * 1989-05-20 1995-11-13 東芝マイクロエレクトロニクス株式会社 半導体記憶装置

Also Published As

Publication number Publication date
US5272673A (en) 1993-12-21
JP3084759B2 (ja) 2000-09-04
KR950011730B1 (ko) 1995-10-09
JPH04252488A (ja) 1992-09-08

Similar Documents

Publication Publication Date Title
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR970051182A (ko) 반도체 기억 장치
KR910010519A (ko) 반도체 메모리 회로장치
KR100824798B1 (ko) 에지 서브 어레이에 전체 데이터 패턴을 기입할 수 있는 오픈 비트 라인 구조를 가지는 메모리 코어, 이를 구비한 반도체 메모리 장치, 및 에지 서브 어레이 테스트 방법
KR960032488A (ko) 연상메모리장치
KR920010657A (ko) 반전 기록 용량을 갖는 반도체 메모리 및 반전 기록을 사용하는 메모리 테스팅 방법
KR900005440A (ko) 메모리
KR950009742A (ko) 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로
KR940004654A (ko) 다이나믹 메모리 장치
KR970022773A (ko) 다중 뱅크 메모리 설계 및 그를 이용한 시스템과 방법
KR910016000A (ko) 다이내믹 랜덤 억세스 메모리 디바이스
KR100286913B1 (ko) 번인 테스트 기능을 갖는 반도체 메모리 장치
KR920013457A (ko) 반도체 기억장치
KR970023464A (ko) 테스트 회로가 설치된 반도체 메모리
KR940006146A (ko) 반도체 다이내믹 억세스 메모리 디바이스
KR920020720A (ko) 소비 전류를 증가시키지 않고 검사용이성을 개량한 동적 랜덤 억세스 메모리 디바이스
KR970012790A (ko) 멀티비트 테스트시에 인접하는 비트선의 전위를 반전시켜 동작할 수 있는 반도체기억 장치
KR920015386A (ko) 동적 랜덤 억세스 메모리
KR940007888A (ko) 반도체 기억장치
KR920017108A (ko) 다이내믹 랜덤 억세스 메모리 디바이스
US4380055A (en) Static RAM memory cell
KR910006111B1 (ko) 활성서브어레이를 선택적으로 가지는 다이나믹 랜덤 액세스 메모리
KR970012789A (ko) 동작중인 테스트모드를 외부에서 확인할 수 있는 반도체기억장치
US4730276A (en) Semiconductor memories
JPH08297969A (ja) ダイナミック型半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041004

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee