KR970012789A - 동작중인 테스트모드를 외부에서 확인할 수 있는 반도체기억장치 - Google Patents

동작중인 테스트모드를 외부에서 확인할 수 있는 반도체기억장치 Download PDF

Info

Publication number
KR970012789A
KR970012789A KR1019960032326A KR19960032326A KR970012789A KR 970012789 A KR970012789 A KR 970012789A KR 1019960032326 A KR1019960032326 A KR 1019960032326A KR 19960032326 A KR19960032326 A KR 19960032326A KR 970012789 A KR970012789 A KR 970012789A
Authority
KR
South Korea
Prior art keywords
signal
output
operation mode
inactive
output control
Prior art date
Application number
KR1019960032326A
Other languages
English (en)
Other versions
KR100225816B1 (ko
Inventor
토미오 스즈키
Original Assignee
기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 기타오카 다카시
Publication of KR970012789A publication Critical patent/KR970012789A/ko
Application granted granted Critical
Publication of KR100225816B1 publication Critical patent/KR100225816B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체기억장치에 관한 것으로서, 반도체기억장치가 번인테스트모드 등의 특정 테스트로 설정되었는가를 외부에서도 쉽게 판정할 수 있고, 반도체기억장치의 리드속도를 저하시키는 일 없이 특정의 테스트모드 설정을 외부에서도 확인할 수 있도록 하기 위해, 매트리그로 배치된 여러개의 메모리셀을 구비한 베모리셀 어레이, 외부어드레스신호에 따라 대응하는 메모리셀에서 기억데이타를 리드하는 메모리셀 선택수단, 동작모드지정신호에 따라 미리 결정된 특정의 동작모드가 지정된 것을 검출하여, 검출신호 ØBB를 활성상태로 하는 모드검출수단, 외부제어신호에 따라 특정의 동작모드의 확인요구를 검출하고 동작모드확인신호 ØWCBR를 활성상태로 하는 동작확인수단 및 메모리셀 선택수단에 의해 리드된 기억데이타와 모드검출신호를 수신하여 외부로부터의 출력 제어신호 및 동작모드 확인신호에 따라 어느 한쪽을 출력하는 출력버퍼수단을 마련한다.
이것에 의해, 번인모드중에 외부제어신호의 조합에 따라 동작모드확인신호 ØWCBR을 활성상태로 하여, 입출력 단자의 전위를 모니터하는 것에 의해, 반도체기억장치이 번인모드로 설정되는지의 여부를 외부에서 확인할 수 있다.

Description

동작중인 테스트모드를 외부에서 확인할 수 있는 반도체기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체기억장치의 구조를 개략적으로 나타낸 블럭도.

Claims (7)

  1. 매트릭스로 배치된 여러개의 메모리셀을 구비한 메모리셀 어레이(17), 외부 어드레스신호에 따라 대응하는 메모리셀에서 기억데이타를 리드하는 메모리셀 선택수단(18,43,45), 동작모드지정신호에 따라, 미리 결정된 특정의 동작모드가 지정된 것을 검출하여, 검출신호(øBB)를 활성상태로 하는 모드검출수단(46), 외부제어신호에 따라, 상기 특정의 동작모드의 확인요구를 검출하고, 동작모드확인신호(øWCBR)를 활성상태로 하는 동작확인수단(47) 및 상기 메모리셀 선택수단에 의해 리드된 상기 기억데이타와 상기 모드검출신호를 수신하여, 외부로부터의 출력제어신호 및 상기 동작모드확인신호에 따라 어느 한쪽을 출력하는 출력버퍼수단(49a~49d)을 포함하는 반도체기억장치.
  2. 제1항에 있어서, 상기 동작확인수단은 상기 여러개의 외부제어신호의 소정의 조합에 따라, 상기 동작모드의 확인이 요구된 것을 검출하고, 상기 동작모드 확인신호를 활성으로 하는 반도체기억장치.
  3. 제1항에 있어서, 외부전원전압을 수신해서 소정의 내부강압전압을 공급하는 내부전원(14)를 더 포함하고, 상기 내부전원은 상기 모드검출신호의 활성화에 따라 강압동작을 정지하는 반도체기억장치.
  4. 제1항에 있어서, 출력되는 신호에 따라 전위레벨이 제어되는 출력노드를 더 포함하고, 상기 출력버퍼수단은 상기 출력제어신호 및 상기 동작모드확인신호가 모두 불활성상태이면 상기 출력노드를 고임피던스상태로 설정하고, 상기 출력제어신호가 활성상태이고 상기 동작모드확인신호가 불활성이면 상기 출력노드를 상기 기억데이타에 따른 전위로 설정하며, 상기 출력제어신호가 불활성상태이고 상기 동적모드확인신호가 활성상태이면 상기 출력노드를 상기 모드검출신호에 따른 전위로 설정하는 반도체기억장치.
  5. 제4항에 있어서, 상기 출력버퍼수단은 상기 기억데이타를 수신하여 상기 출력제어신호에 따라 제1내부출력신호쌍을 출력하는 제1출력제어수단, 상기 모드확인신호를 수신하여, 상기 동작모드확인신호에 따라 제2내부출력신호쌍을 출력하는 제2출력제어수단, 상기 제1 및 제2내부출력신호쌍을 수신하여, 제1 및 제2내부출력신호쌍이 불활성이면 불활성인 구동신호쌍을, 상기 제1 및 제2내부출력쌍 중 어느 한쪽이 활성이면 대응하는 서로 상보적인 구동신호쌍을 출력하는 구동신호 선택수단 및 게이트전위가 상기 구동신호쌍에 의해 제어되고, 제1 및 제2전원 사이에 직렬로 접속되고, 또한 서로의 접속점이 상기 출력노드에 접속되는 제1도전형의 제1MOS 트랜지스터쌍(50f,50g)를 포함하고, 상기 제1출력제어수단은 상기 제1내부출력신호쌍으로써 상기 출력제어신호가 활성인 경우에는 상기 기억데이타에 대응하는 서로 상보적인 신호를, 상기 출력제어신호가 불활성인 경우애는 불활성인 신호를 출력하고, 상기 제2출력제어수단은 상기 제2내부출력신호쌍으로써 상기 동작모드확인신호가 활성이면 상기 모드검출신호에 대응하는 서로 상보적인 신호를, 상기 동작모드확인신호가 불활성이면 불활성인 신호를 출력하는 반도체기억장치.
  6. 제4항에 있어서, 상기 출력버퍼수단은 상기 기억데이타를 수신하여, 상기 출력제어신호에 따라 제1내부출력신호쌍을 출력하는 제1출력제어수단(506), 상기 모드검출신호를 수신하여, 상기 동작모드확인신호에 따라 제2내부신호쌍을 출력하는 제2출력제어수단(504), 게이트전위가 상기 제1내부신호쌍에 의해 제어되고, 상기 제 1 및 제2전원 사이에 직렬로 접속되고, 또한 노드가 상기 출력노드에 접속되는 제1도전형의 제1MOS 트랜지스터쌍(52f,52g) 및 게이트전위가 상기 제2내부신호쌍에 의해 제어되고, 상기 제1 및 제2전원 사이에 직렬로 접속되고, 또한 노드가 상기 출력노드에 접속하는 제1도전형의 제2MOS 트랜지스터쌍(52h,52i)를 포함하고, 상기 제1출력제어수단은 상기 제1내부출력신호쌍으로써 상기 출력제어신호가 활성이면 상기 기억데이타에 대응하는 서로 상보적인 신호를, 상기 출력제어신호가 불활성이면 불활성인 신호를 출력하고, 상기 제2출력제어수단은 상기 제2내주출력신호쌍으로써 상기 동작모드 확인신호가 활성이면 상기 모드검출신호에 대응하는 서로 상보적인 신호를, 상기 동작모드확인신호가 불활성이면 신호를 출력하는 반도체기억장치.
  7. 제6항에 있어서, 상기 제2MOS 트랜지스터쌍의 트랜지스터쌍의 각각의 게이트폭이 상기 제1MOS 트랜지스터쌍의 각각의 게이트폭 보다 작은 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960032326A 1995-08-15 1996-08-02 동작중인 테스트모드를 외부에서 확인할 수 있는 반도체기억장치 KR100225816B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP7208188A JPH0955098A (ja) 1995-08-15 1995-08-15 半導体記憶装置
JP95-208188 1995-08-15

Publications (2)

Publication Number Publication Date
KR970012789A true KR970012789A (ko) 1997-03-29
KR100225816B1 KR100225816B1 (ko) 1999-10-15

Family

ID=16552127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032326A KR100225816B1 (ko) 1995-08-15 1996-08-02 동작중인 테스트모드를 외부에서 확인할 수 있는 반도체기억장치

Country Status (5)

Country Link
US (1) US5875137A (ko)
JP (1) JPH0955098A (ko)
KR (1) KR100225816B1 (ko)
DE (1) DE19632830C2 (ko)
TW (1) TW295629B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074697B2 (ja) * 1997-11-28 2008-04-09 株式会社ルネサステクノロジ 半導体装置
KR100310418B1 (ko) * 1999-01-18 2001-11-02 김영환 데이타 출력버퍼
JP2000339996A (ja) * 1999-05-31 2000-12-08 Nec Corp 半導体記憶装置およびそのバーンインテスト方法
DE10130785C2 (de) * 2001-06-26 2003-04-30 Infineon Technologies Ag Speicherbaustein und Vorrichtung zum Testen eines Speicherbausteins
JP2003132674A (ja) 2001-10-26 2003-05-09 Mitsubishi Electric Corp 半導体記憶装置
KR100587233B1 (ko) * 2004-06-14 2006-06-08 삼성전자주식회사 반도체 메모리소자의 번인테스트 방법
KR100641953B1 (ko) * 2004-06-29 2006-11-02 주식회사 하이닉스반도체 내부신호 측정장치 및 그 방법
KR100873613B1 (ko) * 2006-11-14 2008-12-12 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로 및 방법
KR20120068228A (ko) * 2010-12-17 2012-06-27 에스케이하이닉스 주식회사 반도체 장치 및 그 동작방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55150192A (en) * 1979-05-08 1980-11-21 Nec Corp Memory unit
JP2648840B2 (ja) * 1988-11-22 1997-09-03 株式会社日立製作所 半導体記憶装置
JPH0447595A (ja) * 1990-06-15 1992-02-17 Mitsubishi Electric Corp 不揮発性半導体記憶装置
EP0541060A3 (en) * 1991-11-05 1994-05-18 Fujitsu Ltd Dynamic random access memory having an improved operational stability
US5377154A (en) * 1992-01-31 1994-12-27 Oki Electric Industry Co., Ltd. Multiple serial-access memory
DE4336883C2 (de) * 1992-11-04 1998-01-29 Mitsubishi Electric Corp Ausgangstreiberschaltung

Also Published As

Publication number Publication date
DE19632830A1 (de) 1997-02-20
JPH0955098A (ja) 1997-02-25
KR100225816B1 (ko) 1999-10-15
TW295629B (en) 1997-01-11
DE19632830C2 (de) 2000-08-03
US5875137A (en) 1999-02-23

Similar Documents

Publication Publication Date Title
JP2938470B2 (ja) 半導体記憶装置
US5331594A (en) Semiconductor memory device having word line and bit line test circuits
US7190625B2 (en) Method and apparatus for data compression in memory devices
KR890017706A (ko) 다이나믹형 반도체 기억장치
US20030133352A1 (en) Read compression in a memory
US5629943A (en) Integrated circuit memory with double bitline low special test mode control from output enable
KR930006736A (ko) 반도체 기억장치
US5809038A (en) Method and apparatus for reading compressed test data from memory devices
KR920013472A (ko) 반도체 기억장치
US5339277A (en) Address buffer
KR100286913B1 (ko) 번인 테스트 기능을 갖는 반도체 메모리 장치
KR970023464A (ko) 테스트 회로가 설치된 반도체 메모리
KR970076884A (ko) 반도체 메모리 장치의 멀티비트 테스트 회로 및 그 테스트 방법
KR970012789A (ko) 동작중인 테스트모드를 외부에서 확인할 수 있는 반도체기억장치
KR970012790A (ko) 멀티비트 테스트시에 인접하는 비트선의 전위를 반전시켜 동작할 수 있는 반도체기억 장치
EP0456255B1 (en) Dynamic memory device and method for screening the same
KR970030584A (ko) 반도체 기억장치
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
JP3791956B2 (ja) 不揮発性半導体記憶装置の検査方法
US5561639A (en) Semiconductor memory device with high speed detect function
US6546510B1 (en) Burn-in mode detect circuit for semiconductor device
JPH08153400A (ja) Ｄｒａｍ
KR920015386A (ko) 동적 랜덤 억세스 메모리
EP0263312A2 (en) Semiconductor memory device with a self-testing function
US6751139B2 (en) Integrated circuit reset circuitry

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20040709

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee