KR100641953B1 - 내부신호 측정장치 및 그 방법 - Google Patents

내부신호 측정장치 및 그 방법 Download PDF

Info

Publication number
KR100641953B1
KR100641953B1 KR1020040049620A KR20040049620A KR100641953B1 KR 100641953 B1 KR100641953 B1 KR 100641953B1 KR 1020040049620 A KR1020040049620 A KR 1020040049620A KR 20040049620 A KR20040049620 A KR 20040049620A KR 100641953 B1 KR100641953 B1 KR 100641953B1
Authority
KR
South Korea
Prior art keywords
signal
output
input
test mode
clock signal
Prior art date
Application number
KR1020040049620A
Other languages
English (en)
Other versions
KR20060000683A (ko
Inventor
구기봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040049620A priority Critical patent/KR100641953B1/ko
Priority to US11/024,858 priority patent/US7310753B2/en
Priority to TW093141407A priority patent/TWI263292B/zh
Publication of KR20060000683A publication Critical patent/KR20060000683A/ko
Application granted granted Critical
Publication of KR100641953B1 publication Critical patent/KR100641953B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/1201—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising I/O circuitry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Abstract

본 발명은 내부신호 측정장치 및 그 방법에 관한 것으로서, 보다 상세하게는 테스트 모드시에 DQ핀을 통해 특정 내부신호를 출력하여, 외부의 테스트 장비를 이용하여 웨이퍼 및 패키지 상태에서 내부신호를 측정할 수 있도록 하는 기술이다.
이를 위한 본 발명은 리프레쉬모드 진입시에 일정한 주기를 갖는 리프레쉬 주기신호를 발생하는 리프레쉬 주기 발생부와, 글로벌 입출력 라인에 실린 데이터 신호 및 리프레쉬 주기신호를 인가받아 정상 모드시 데이터 신호를 출력하고, 테스트 모드시 리프레쉬 주기신호를 출력하는 입출력 선택제어부와, 테스트 모드 신호 및 외부 클럭신호에 따라 발생되는 출력 클럭신호에 의해 제어되어 입출력 선택제어부의 출력을 외부의 출력핀으로 출력하는 출력제어부를 포함하고, 테스트 모드시에 리프레쉬 주기신호를 외부의 출력하여 외부의 테스트 장비를 이용하여 리프레쉬 주기신호의 주기를 측정할 수 있도록 함을 특징으로 한다.

Description

내부신호 측정장치 및 그 방법{Internal signal test device and method thereof}
도 1은 본 발명의 실시예에 따른 내부신호 측정장치의 구성도.
도 2는 도 1의 동작 타이밍도.
본 발명은 내부신호 측정장치 및 그 방법에 관한 것으로서, 보다 상세하게는 테스트 모드시에 DQ핀을 통해 특정 내부신호를 출력하여, 외부의 테스트 장비를 이용하여 웨이퍼 및 패키지 상태에서 내부신호를 측정할 수 있도록 하는 기술이다.
일반적으로, 반도체 메모리 장치는 리프레쉬 신호 등의 내부신호를 출력한다. 이때, 내부신호의 주기는 공정 및 온도의 변화에 따라 쉽게 변하기 때문에 이를 감지하기 위해 내부신호의 주기를 측정해야 한다.
그런데, 종래에는 웨이퍼나 패키지 상태에서 내부신호를 측정할 수 있는 방법이 없고, 제품화된 후 피코 프로브(Pico Probe)등을 이용하여 오실로스코프에서 내부신호를 육안으로 관찰하는 것이 전부였다.
따라서, 제품화된 후에 공정 및 온도의 변화에 다른 내부신호의 주기의 변화 를 감지한 경우 이를 보정하기 위해 경제적, 시간적 소모가 큰 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 웨이퍼나 패키지 상태에서도 외부의 테스트 장비를 이용하여 내부신호를 측정할 수 있도록 하는데 그 목적이 있다.
상기 과제를 달성하기 위한 본 발명은 리프레쉬모드 진입시에 일정한 주기를 갖는 리프레쉬 주기신호를 발생하는 리프레쉬 주기 발생부; 글로벌 입출력 라인에 실린 데이터 신호 및 리프레쉬 주기신호를 인가받아 정상 모드시 데이터 신호를 출력하고, 테스트 모드시 리프레쉬 주기신호를 출력하는 입출력 선택제어부; 및 테스트 모드 신호 및 외부 클럭신호에 따라 발생되는 출력 클럭신호에 의해 제어되어 입출력 선택제어부의 출력을 외부의 출력핀으로 출력하는 출력제어부를 포함하여 구성함을 특징으로 한다.
또한, 본 발명에 따른 내부신호 측정 방법은 테스트 모드신호에 따라 리프레쉬 주기신호 및 데이터신호를 선택적으로 출력하는 제 1 단계; 테스트 모드신호 및 외부 클럭신호에 따라 발생되는 출력 클럭신호에 의해 리프레쉬 주기신호 또는 데이터신호를 외부의 출력핀으로 출력하는 제 2 단계; 및 외부의 출력핀으로 출력된 신호의 주기를 테스트하는 제 3 단계을 포함하는 것을 특징으로 한다.
또한, 본 발명은 일정 주기를 갖는 내부신호를 발생하는 내부신호 발생부; 글로벌 입출력 라인에 실린 데이터 신호 및 내부신호를 인가받아 정상 모드시 데이터 신호를 출력하고, 테스트 모드시 내부신호를 출력하는 입출력 선택제어부; 및 테스트 모드 신호 및 외부 클럭신호에 따라 발생되는 출력 클럭신호에 의해 제어되어 입출력 선택제어부의 출력을 외부의 출력핀으로 출력하는 출력제어부를 포함하여 구성함을 특징으로 한다.
본 발명은 리프레쉬 동작을 필요로 하는 모든 반도체 메모리 장치에 적용될 수 있으며, 특히 셀프 리프레쉬 모드를 이용하는 반도체 메모리 장치에 있어서 더욱 효과적이다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시예에 따른 내부신호 측정장치의 구성도이다.
내부신호 측정장치는 리프레쉬 주기 발생부(100), 입출력선택 제어부(200), 및 출력 제어부(300)를 구비한다.
리프레쉬 주기 발생부(100)는 일정한 주기를 갖고 토글링하거나 펄스형태를 갖는 리프레쉬 주기신호 SLOSC를 출력한다. 본 발명에서는 테스트에서 패스/페일 판정의 용이성을 위해 일정주기를 갖고 토글링하는 레벨신호를 이용한다.
입출력선택 제어부(200)는 입출력 제어부(201)와 입출력 멀티플렉서(202)를 구비한다.
입출력 제어부(201)는 리드신호 RD, 라이트신호 WT, 카스 레이턴시(cas latency) 정보신호 CL, 클럭신호 CLK, 및 출력데이터 마스크신호 DQM 등의 정상모드의 명령신호들을 수신하여 입출력 멀티플렉서(300)로의 출력을 제어한다.
입출력 멀티플렉서(202)는 테스트 모드신호 TOSCM의 위상에 따라 리프레쉬 주기신호 SLOSC와 글로벌 입출력신호 GIO<8> 중 하나를 선택적으로 출력한다. 즉, 입출력 멀티플렉서(202)는 상기 테스트 모드신호 TOSCM가 하이레벨로 인에이블되면 리프레쉬 주기신호 SLOSC를 선택데이터 DOJT로서 출력하고, 테스트 모드신호 TOSCM가 로우레벨로 디스에이블되는 정상모드에서는 글로벌 입출력신호 GIO<8>를 선택데이터 DOJT<8>로서 출력한다. 이때, 정상모드에서 입출력 멀티플렉서(202)는 입출력 제어부(201)로부터 출력되는 명령신호들에 따라 글로벌 입출력신호 GIO<8>를 출력한다.
출력제어부(300)는 출력클럭신호 발생부(301) 및 출력버퍼(302)를 구비한다.
출력클럭신호 발생부(301)는 테스트 모드신호 TOSCM와 외부 클럭신호 CLK에 따라 출력클럭신호 QCLK를 발생시킨다. 즉, 출력클럭신호 QCLK는 테스트 모드신호 TOSCM가 하이레벨로 인에이블되면 외부 클럭신호 CLK에 따라 출력되고, 테스트 모드신호 TOCSM가 로우레벨로 디스에이블되면 카스 레이턴시(Cas Latency)에 따라 토글링되어 출력된다.
출력버퍼(302)는 클럭출력신호 QCLK에 의해 제어되어 입출력 멀티플렉서(202)의 출력데이터 DOJT<8>를 DQ핀을 통해 데이터출력신호 DQ<8>로서 출력한다.
이와같이, 내부신호 측정장치가 테스트 모드시에 DQ핀을 통해 출력하는 내부신호는 외부의 테스트 장비에 의해 그 주기가 측정된다. 즉, 테스트 장비는 출력데이터신호 DQ<8>의 하이레벨 구간을 패스로 판정하고 로우레벨 구간을 페일로 판정한다. 결국, 상기 과정을 반복하여 내부신호의 주기를 측정할 수 있다.
이와같이, 본 발명을 통해 내부신호의 주기를 측정함으로써, 공정 및 온도변화에 의한 내부신호의 주기변화를 용이하게 감지할 수 있어 그 변화에 유연하게 대 처할 수 있다. 또한, 본 발명을 통해 측정된 결과 즉, 리프레쉬 주기신호의 주기를 외부의 퓨즈 등을 이용하여 세분화하여 리프레쉬 전류소모를 감소시키는 기술에 적용할 수도 있다.
또한, 도 1에서는 리프레쉬 주기신호의 주기를 측정하는 예를 도시하고 있으나, 리프레쉬 주기신호 외에 반도체 메모리 장치의 일정 주기를 갖는 모든 내부신호의 주기를 측정할 수 있다.
도 2는 도 1의 동작 타이밍도이다.
도 2에 도시한 바와같이, 클럭신호 CLK가 일정하게 토글링되고 초기에 프리차지명령신호 PALL에 의해 모든 뱅크를 프리차지 시킨다. 그 후, 테스트 모드 레지스터 셋팅신호 TMRS가 인가되면 테스트 모드신호 TOSCM가 하이레벨로 인에이블된다.
그 후, 리프레쉬모드로 진입되면 리프레쉬 주기신호 SLOSC가 발진되기 시작하고, 테스트 모드신호 TOSCM가 인에이블된 구간에서의 데이터 출력신호 DQ<8>는 리프레쉬 주기신호 SLOSC에 따라 출력된다.
외부 테스트 장비는 데이터 출력신호 DQ<8>의 하이레벨구간을 "패스(Pass)구간"으로 판정하고 로우레벨 구간을 "페일(Fail)구간"으로 판정함으로써, 데이터 출력신호 DQ<8> 즉, 리프레쉬 주기신호 SLOSC의 주기를 측정한다.
이상에서 살펴본 바와 같이, 본 발명은 반도체 메모리 장치의 웨이퍼 및 패키지 상태에서도 외부의 테스트 장비를 이용하여 내부신호의 주기를 측정할 수 있 는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.

Claims (19)

  1. 리프레쉬모드 진입시에 일정한 주기를 갖는 리프레쉬 주기신호를 발생하는 리프레쉬 주기 발생부;
    글로벌 입출력 라인에 실린 데이터 신호 및 상기 리프레쉬 주기신호를 인가받아 정상 모드시 상기 데이터 신호를 출력하고, 테스트 모드시 상기 리프레쉬 주기신호를 출력하는 입출력 선택제어부; 및
    테스트 모드 신호 및 외부 클럭신호에 따라 발생되는 출력 클럭신호에 의해 제어되어 상기 입출력 선택제어부의 출력을 외부의 출력핀으로 출력하는 출력제어부
    를 포함하는 것을 특징으로 하는 내부신호 측정장치.
  2. 제 1항에 있어서, 상기 리프레쉬 주기 발생부는 상기 일정한 주기를 갖고 토글링하는 상기 리프레쉬 주기신호를 출력함을 특징으로 하는 내부신호 측정장치.
  3. 제 1항에 있어서, 상기 리프레쉬 주기 발생부는 상기 일정한 주기의 펄스형태를 갖는 상기 리프레쉬 주기신호를 출력함을 특징으로 하는 내부신호 측정장치.
  4. 제 1항에 있어서, 상기 입출력 선택제어부는,
    정상모드의 명령신호를 수신하여 전달하는 입출력 제어부; 및
    상기 테스트 모드신호에 따라 상기 리프레쉬 주기신호와 상기 데이터신호를 선택적으로 출력하되, 상기 데이터신호를 출력하는 경우 상기 입출력 제어부의 출 력에 의해 제어되는 입출력 멀티 플렉서;
    를 구비함을 특징으로 하는 내부신호 측정장치.
  5. 제 4항에 있어서, 상기 입출력 멀티 플렉서는 상기 테스트 모드신호가 로우레벨로 디스에이블되면 상기 입출력 제어부로부터 수신한 리드신호, 라이트신호, 카스레이턴시, 클럭신호, 및 출력데이터 마스크신호에 따라 상기 데이터신호를 출력함을 특징으로 하는 내부신호 측정장치.
  6. 제 1항에 있어서, 상기 출력 제어부는,
    상기 테스트 모드신호 및 클럭신호에 따라 상기 출력클럭신호를 발생하는 출력클럭신호 발생부; 및
    상기 출력클럭신호에 따라 상기 입출력 선택제어부의 출력을 상기 외부의 출력핀으로 출력하는 출력버퍼;
    를 구비함을 특징으로 하는 내부신호 측정장치.
  7. 제 6항에 있어서, 상기 출력클럭신호 발생부는 상기 테스트 모드신호가 하이레벨로 인에이블되면 카스 레이턴시에 따라 상기 출력클럭신호를 출력하고, 상기 테스트 모드신호가 로우레벨로 디스에이블되면 상기 카스 레이턴시와 무관하게 상기 클럭신호에 따라 상기 출력클럭신호를 출력함을 특징으로 하는 내부신호 측정장치.
  8. 제 6항에 있어서, 상기 출력버퍼는 상기 출력클럭신호가 하이레벨로 인에이블되면 상기 입출력 선택 제어부의 출력을 상기 외부의 출력핀으로 출력하는 것을 특징으로 하는 내부신호 측정장치.
  9. 테스트 모드신호에 따라 리프레쉬 주기신호 및 데이터신호를 선택적으로 출력하는 제 1 단계;
    상기 테스트 모드신호 및 외부 클럭신호에 따라 발생되는 출력 클럭신호에 의해 상기 리프레쉬 주기신호 또는 상기 데이터신호를 외부의 출력핀으로 출력하는 제 2 단계; 및
    상기 외부의 출력핀으로 출력된 신호의 주기를 테스트하는 제 3 단계
    를 포함하는 것을 특징으로 하는 내부신호 측정장치의 측정 방법.
  10. 제 9항에 있어서, 상기 제 1 단계는,
    상기 테스트 모드신호가 하이레벨로 인에이블되면 상기 리프레쉬 주기신호를 출력하고, 상기 테스트 모드신호가 디스에이블되면 상기 데이터신호를 출력함을 특징으로 하는 내부신호 측정장치의 측정방법.
  11. 제 9항에 있어서, 상기 제 1 단계는,
    상기 테스트 모드신호가 로우레벨로 디스에이블되면, 리드신호, 라이트신호, 카스레이턴시, 클럭신호, 및 출력데이터 마스크신호에 따라 상기 데이터신호를 출력함을 특징으로 하는 내부신호 측정장치의 측정방법.
  12. 제 9항에 있어서, 상기 제 3 단계는,
    상기 리프레쉬 주기신호의 하이레벨 구간과 로우레벨 구간을 구분하여 측정함으로써 상기 리프레쉬 주기신호의 주기를 측정하는 것을 특징으로 하는 내부신호 측정장치의 측정방법.
  13. 제 9항에 있어서, 상기 측정한 리프레쉬 주기신호의 주기를 세분화하는 제 4 단계를 더 포함함을 특징으로 하는 내부신호 측정장치의 측정방법.
  14. 일정 주기를 갖는 내부신호를 발생하는 내부신호 발생부;
    글로벌 입출력 라인에 실린 데이터 신호 및 상기 내부신호를 인가받아 정상 모드시 상기 데이터 신호를 출력하고, 테스트 모드시 상기 내부신호를 출력하는 입출력 선택제어부; 및
    테스트 모드 신호 및 외부 클럭신호에 따라 발생되는 출력 클럭신호에 의해 제어되어 상기 입출력 선택제어부의 출력을 외부의 출력핀으로 출력하는 출력제어부
    를 포함하여 구성함을 특징으로 하는 내부신호 측정장치.
  15. 제 14항에 있어서, 상기 입출력 선택제어부는,
    정상모드의 명령신호를 수신하여 전달하는 입출력 제어부; 및
    상기 테스트 모드신호에 따라 상기 내부신호와 상기 데이터신호를 선택적으로 출력하되, 상기 데이터신호를 출력하는 경우 상기 입출력 제어부의 출력에 의해 제어되는 입출력 멀티 플렉서;
    를 구비함을 특징으로 하는 내부신호 측정장치.
  16. 제 15항에 있어서, 상기 입출력 멀티 플렉서는 상기 테스트 모드신호가 로우레벨로 디스에이블되면 상기 입출력 제어부로부터 수신한 리드신호, 라이트신호, 카스레이턴시, 클럭신호, 및 출력데이터 마스크신호에 따라 상기 데이터신호를 출력함을 특징으로 하는 내부신호 측정장치.
  17. 제 14항에 있어서, 상기 출력제어부는,
    상기 테스트 모드신호 및 클럭신호에 따라 상기 출력클럭신호를 발생하는 출력클럭신호 발생부; 및
    상기 출력클럭신호에 따라 상기 입출력 선택제어부의 출력을 상기 외부의 출력핀으로 출력하는 출력버퍼;
    를 구비함을 특징으로 하는 내부신호 측정장치.
  18. 제 17항에 있어서, 상기 출력클럭신호 발생부는 상기 테스트 모드신호가 하이레벨로 인에이블되면 카스 레이턴시에 따라 상기 출력클럭신호를 출력하고, 상기 테스트 모드신호가 로우레벨로 디스에이블되면 상기 카스 레이턴시와 무관하게 상기 클럭신호에 따라 상기 출력클럭신호를 출력함을 특징으로 하는 내부신호 측정장치.
  19. 제 17항에 있어서, 상기 출력버퍼는 상기 출력클럭신호가 하이레벨로 인에이블되면 상기 입출력 선택 제어부의 출력을 상기 외부의 출력핀으로 출력하는 것을 특징으로 하는 내부신호 측정장치.
KR1020040049620A 2004-06-29 2004-06-29 내부신호 측정장치 및 그 방법 KR100641953B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020040049620A KR100641953B1 (ko) 2004-06-29 2004-06-29 내부신호 측정장치 및 그 방법
US11/024,858 US7310753B2 (en) 2004-06-29 2004-12-30 Internal signal test device and method thereof
TW093141407A TWI263292B (en) 2004-06-29 2004-12-30 Internal signal test device and method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049620A KR100641953B1 (ko) 2004-06-29 2004-06-29 내부신호 측정장치 및 그 방법

Publications (2)

Publication Number Publication Date
KR20060000683A KR20060000683A (ko) 2006-01-06
KR100641953B1 true KR100641953B1 (ko) 2006-11-02

Family

ID=35507513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049620A KR100641953B1 (ko) 2004-06-29 2004-06-29 내부신호 측정장치 및 그 방법

Country Status (3)

Country Link
US (1) US7310753B2 (ko)
KR (1) KR100641953B1 (ko)
TW (1) TWI263292B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859833B1 (ko) * 2006-07-20 2008-09-23 주식회사 하이닉스반도체 반도체 메모리 장치
KR100956783B1 (ko) * 2008-10-14 2010-05-12 주식회사 하이닉스반도체 반도체 메모리 장치
KR101889509B1 (ko) * 2012-04-20 2018-09-20 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템
JP2017157258A (ja) * 2016-03-01 2017-09-07 力晶科技股▲ふん▼有限公司 セルフリフレッシュ制御装置及び揮発性半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225816B1 (ko) * 1995-08-15 1999-10-15 다니구찌 이찌로오, 기타오카 다카시 동작중인 테스트모드를 외부에서 확인할 수 있는 반도체기억장치
KR20020044874A (ko) * 2000-12-07 2002-06-19 윤종용 반도체 메모리 장치의 칩 내부 신호선 감지장치
KR20030027196A (ko) * 2001-09-14 2003-04-07 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 발생회로
JP2003297096A (ja) * 2002-03-28 2003-10-17 Nec Microsystems Ltd メモリ装置及びメモリ装置の試験方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135681B2 (ja) 1992-06-12 2001-02-19 株式会社東芝 半導体記憶装置
JP3105078B2 (ja) 1992-06-12 2000-10-30 株式会社東芝 半導体記憶装置
JP2977385B2 (ja) 1992-08-31 1999-11-15 株式会社東芝 ダイナミックメモリ装置
KR100625753B1 (ko) 1999-02-16 2006-09-20 후지쯔 가부시끼가이샤 테스트 모드 입력 회로를 구비한 반도체 장치
KR100319886B1 (ko) 1999-05-04 2002-01-10 윤종용 외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법
TW535161B (en) 1999-12-03 2003-06-01 Nec Electronics Corp Semiconductor memory device and its testing method
KR100528472B1 (ko) * 2003-03-13 2005-11-15 삼성전자주식회사 동작 모드에 따라 가변 가능한 내부 클록 신호를 생성하는반도체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225816B1 (ko) * 1995-08-15 1999-10-15 다니구찌 이찌로오, 기타오카 다카시 동작중인 테스트모드를 외부에서 확인할 수 있는 반도체기억장치
KR20020044874A (ko) * 2000-12-07 2002-06-19 윤종용 반도체 메모리 장치의 칩 내부 신호선 감지장치
KR20030027196A (ko) * 2001-09-14 2003-04-07 주식회사 하이닉스반도체 반도체 메모리 장치의 리프레쉬 발생회로
JP2003297096A (ja) * 2002-03-28 2003-10-17 Nec Microsystems Ltd メモリ装置及びメモリ装置の試験方法

Also Published As

Publication number Publication date
TW200601480A (en) 2006-01-01
US7310753B2 (en) 2007-12-18
KR20060000683A (ko) 2006-01-06
US20050289410A1 (en) 2005-12-29
TWI263292B (en) 2006-10-01

Similar Documents

Publication Publication Date Title
US7307895B2 (en) Self test for the phase angle of the data read clock signal DQS
US7619404B2 (en) System and method for testing integrated circuit timing margins
US20070280032A1 (en) Built-in system and method for testing integrated circuit timing parameters
US9911507B2 (en) Semiconductor device, semiconductor system including the same and test method thereof
US20100182857A1 (en) Tester for semiconductor device and semiconductor device
US6452849B1 (en) Semiconductor device with test mode for performing efficient calibration of measuring apparatus
US20080137456A1 (en) Method of testing memory device
KR100641953B1 (ko) 내부신호 측정장치 및 그 방법
JP4237038B2 (ja) 半導体集積回路装置
JP2008097699A (ja) 半導体記憶装置
US20050253631A1 (en) Internal signal replication device and method
JP2011171666A (ja) 半導体装置及び半導体装置の試験方法
JP2002237200A (ja) 半導体装置およびその検査方法
KR100776855B1 (ko) Ｂｉｓｔ 기능을 가진 모듈에서 규정된 펄스 길이를 가진 신호 펄스를 발생시키기 위한 장치
KR100996091B1 (ko) 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치
KR100864633B1 (ko) 반도체 메모리 테스트 장치 및 반도체 메모리 테스트 방법
KR100719169B1 (ko) 테스트 모드 제어 장치
KR101022667B1 (ko) 오버드라이빙 구조를 갖는 반도체메모리소자
KR20030002503A (ko) 지연 동기 루프 테스트 모드를 갖는 반도체 메모리 장치
KR100487488B1 (ko) 로우어드레스스트로브신호의폭측정장치를갖는반도체메모리장치와그장치의로우어드레스스트로브신호의폭측정방법
JP3705759B2 (ja) 同期式半導体記憶装置
KR100442965B1 (ko) 반도체 메모리장치의 내부 프리차지 펄스신호 발생회로
KR100663339B1 (ko) 특정 시간 모니터링 회로를 구비한 반도체 메모리 장치
JP2003344493A (ja) 半導体デバイス評価装置
KR20080079559A (ko) 전압 모니터링 회로 및 전압 모니터링 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 13