KR100319886B1 - 외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법 - Google Patents

외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법 Download PDF

Info

Publication number
KR100319886B1
KR100319886B1 KR1019990016002A KR19990016002A KR100319886B1 KR 100319886 B1 KR100319886 B1 KR 100319886B1 KR 1019990016002 A KR1019990016002 A KR 1019990016002A KR 19990016002 A KR19990016002 A KR 19990016002A KR 100319886 B1 KR100319886 B1 KR 100319886B1
Authority
KR
South Korea
Prior art keywords
signal
mode register
address
cells
response
Prior art date
Application number
KR1019990016002A
Other languages
English (en)
Other versions
KR20000073000A (ko
Inventor
이만중
최만식
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990016002A priority Critical patent/KR100319886B1/ko
Priority to TW088119955A priority patent/TW462045B/zh
Priority to US09/517,396 priority patent/US6633504B1/en
Priority to JP2000132945A priority patent/JP3990095B2/ja
Publication of KR20000073000A publication Critical patent/KR20000073000A/ko
Application granted granted Critical
Publication of KR100319886B1 publication Critical patent/KR100319886B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

테스트 모드의 자동 리프레쉬 동작시 외부에서 인가되는 외부 어드레스에 의해 워드라인들이 엑세스될 수 있으며 메인셀들과 예비셀들이 모두 엑세스되어 리프레쉬될 수 있는 동기식 디램 및 이의 자동 리프레쉬 방법이 개시된다. 상기 동기식 디램에서는 모드 레지스터 셋팅 회로가, 테스트 모드의 자동 리프레쉬 동작시, 복수개의 제어신호들에 응답하여 외부에서 인가되는 신호를 받아 모드 레지스터 셋트 신호를 발생한다. 어드레스 선택기가, 상기 테스트 모드의 자동 리프레쉬 동작시에는 상기 모드 레지스터 셋트 신호의 활성화에 응답하여 외부에서 인가되는 외부 어드레스를 선택하여 메모리셀 어레이로 출력하고, 정상 모드의 자동 리프레쉬 동작시에는 상기 모드 레지스터 셋트 신호의 비활성화에 응답하여 내부 어드레스를 선택하여 상기 메모리셀 어레이로 출력한다. 따라서 상기 테스트 모드의 자동 리프레쉬 동작시에는 상기 외부 어드레스에 의해 제어되어 상기 메모리셀 어레이의 메인셀들의 워드라인들과 상기 메모리셀 어레이의 예비셀들의 워드라인들이 순차적으로 엑세스되어 리프레쉬된다.

Description

외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법{Semiconductor memory device having test mode in which automic refresh can be controlled by external address and automatic refresh mehtod thereof}
본 발명은 반도체 메모리장치에 관한 것으로, 특히 외부 어드레스에 의해 자동 리프레쉬 동작이 모든 메모리셀 어레이에 대해 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법에 관한 것이다.
동기식 디램은 정상동작시 사용되는 메인셀(Main Cell)들과 메인셀들중 불량셀(Failed cell)들이 존재할 경우 이들을 대체하기 위한 예비셀(Spare Cell)들, 즉 리던던트 셀들을 포함하고 있다. 또한 동기식 디램은 독출 및 기입동작시에 독립적으로 동작가능한 복수개의 뱅크로 구성되어 있으며, 자동 리프레쉬 동작시에는 복수개의 뱅크가 동시에 동작되고 이때 메인셀(Main Cell)들만이 엑세스되어 자동으로 리프레쉬된다.
종래의 동기식 디램에서는, 독출 및 기입동작시에는 외부에서 인가되는 외부 어드레스에 의해 워드라인들이 엑세스되며, 반면에 자동 리프레쉬 동작시에는 내부 어드레스 카운터가 외부에서 인가되는 자동 리프레쉬 명령에 응답하여 자동으로 내부 어드레스를 발생하고, 순차적으로 증가하는 상기 내부 어드레스에 의해 워드라인들이 순차적으로 엑세스된다. 따라서 종래의 동기식 디램에서는, 자동 리프레쉬 동작이 수행되면 메인셀들만이 엑세스되어 자동 리프레쉬되고 예비셀들은 엑세스되지 않기 때문에 자동 리프레쉬되지 않는 문제점이 있다. 그 이유는 자동 리프레쉬 동작이 내부 어드레스 카운터에서 발생되는 내부 어드레스에 의해 제어되기 때문이다. 그래서 종래에는 예비셀들에 대해서는 ROR(RAS Only Refresh)을 수행하였지만, 이 방법은 상기 메인셀들을 자동 리프레쉬하는 방법과 리프레쉬 조건이 다르기 때문에 테스트 모드에서 셀들의 리프레쉬 불량(Refresh Fail)이 정확히 스크린되지 못하는 문제점이 있다.
따라서 본 발명이 이루고자하는 기술적 과제는, 메인셀들과 예비셀들을 동시에 자동 리프레쉬할 수 있는 테스트 모드를 설정하여 테스트 모드에 진입하면 외부에서 인가되는 외부 어드레스에 의해 메인셀들과 예비셀들이 모두 엑세스되어 자동 리프레쉬될 수 있는 동기식 디램을 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 동기식 디램에서 테스트 모드의 자동 리프레쉬 동작시 외부에서 인가되는 외부 어드레스에 의해 워드라인들을 엑세스할 수 있으며 메인셀들과 예비셀들을 모두 엑세스하여 리프레쉬할 수 있는 자동 리프레쉬 방법을 제공하는 데 있다.
도 1은 본 발명에 따른 동기식 디램의 블락도
도 2는 도 1에 도시된 어드레스 선택기의 회로도
도 3은 도 1에 도시된 모드 레지스터 셋팅 회로의 회로도
도 4는 도 1에 도시된 메모리셀 어레이의 구조를 나타내는 도면
상기의 기술적 과제를 달성하기 위한 본 발명에 따른 동기식 디램은, 테스트 모드의 자동 리프레쉬 동작시, 복수개의 제어신호들에 응답하여 외부에서 인가되는 신호를 받아 모드 레지스터 셋트 신호를 발생하는 모드 레지스터 셋팅 회로와; 상기 테스트 모드의 자동 리프레쉬 동작시에는 상기 모드 레지스터 셋트 신호의 활성화에 응답하여 외부에서 인가되는 외부 어드레스를 선택하여 메모리셀 어레이로 출력하고, 정상 모드의 자동 리프레쉬 동작시에는 상기 모드 레지스터 셋트 신호의 비활성화에 응답하여 내부 어드레스 카운터에 의해 발생되는 내부 어드레스를 선택하여 상기 메모리셀 어레이로 출력하는 어드레스 선택기를 구비하는 것을 특징으로 한다.
상기 테스트 모드의 자동 리프레쉬 동작시에는 상기 외부 어드레스에 의해 제어되어 상기 메모리셀 어레이의 메인셀들의 워드라인들과 상기 메모리셀 어레이의 예비셀들의 워드라인들이 순차적으로 엑세스된다.
상기의 다른 기술적 과제를 달성하기 위한 본 발명에 따른 동기식 디램의 테스트 모드에서의 자동 리프레쉬 방법은, 상기 동기식 디램의 외부에서 소정의 신호를 인가하여 모드 레지스터 셋트 신호를 활성화시키는 단계; 소정의 선택핀에 제1논리레벨을 인가하여 메모리셀 어레이의 메인셀들을 선택하는 단계; 상기 모드 레지스터 셋트 신호가 활성화되고 상기 메인셀들이 선택된 상태에서, 상기 동기식 디램의 외부에서 외부 어드레스와 자동 리프레쉬 명령을 인가하여 상기 메인셀들의 워드라인들을 순차적으로 엑세스하고 상기 메인셀들을 리프레쉬하는 단계; 상기 선택핀에 제2논리레벨을 인가하여 상기 메모리셀 어레이의 예비셀들을 선택하는 단계; 및 상기 모드 레지스터 셋트 신호가 활성화되고 상기 예비셀들이 선택된 상태에서, 상기 동기식 디램의 외부에서 상기 외부 어드레스와 상기 자동 리프레쉬 명령을 인가하여 상기 예비셀들의 워드라인들을 순차적으로 엑세스하고 상기 예비셀들을 리프레쉬하는 단계를 구비하는 것을 특징으로 한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면상에서 동일한 부호 및 번호는 동일한 요소를 지칭한다.
도 1은 본 발명에 따른 동기식 디램의 블락도이다.
도 1을 참조하면, 상기 본 발명에 따른 동기식 디램은, 메모리셀 어레이(11)와, 내부 어드레스 카운터(13)와, 어드레스 선택기(15)와, 어드레스 래치(17), 및 모드 레지스터 셋팅 회로(19)를 구비한다.
상기 메모리셀 어레이(11)는 정상동작시 사용되는 메인셀들과 메인셀들중 불량셀들이 존재할 경우 이들을 대체하기 위한 예비셀들, 즉 리던던트 셀들을 포함한다. 상기 내부 어드레스 카운터(13)는 자동 리프레쉬 신호(PRCNT)에 응답하여 자동으로 내부 어드레스(CNTi)를 발생하며, 상기 내부 어드레스는 순차적으로 증가한다. 상기 자동 리프레쉬 신호(PRCNT)는 상기 동기식 디램의 외부에서 자동 리프레쉬 명령이 입력될 때 활성화되는 신호이다.
상기 모드 레지스터 셋팅 회로(19)는, 테스트 모드의 자동 리프레쉬 동작시 복수개의 제어신호들(PMRSPD,TMSET,MRSET)에 응답하여 외부에서 인가되는 신호(MRA14B)를 받아 모드 레지스터 셋트 신호(1CBR)를 발생한다. 이때 상기 신호(MRA14B)가 논리'로우'일 때 상기 모드 레지스터 셋트 신호(1CBR)는 논리'하이'로 셋팅된다. 상기 제어신호들(PMRSPD,TMSET,MRSET)은 테스트 모드의 자동 리프레쉬 동작시 상기 동기식 디램의 내부에서 발생되는 신호들이다.
상기 어드레스 선택기(15)는, 자동 리프레쉬 동작시(PRCNT가 논리'하이') 상기 모드 레지스터 셋트 신호(1CBR)에 응답하여, 상기 내부 어드레스(CNTi) 및 상기 동기식 디램의 외부에서 인가되는 외부 어드레스(TAiB)중 하나를 선택하여 출력한다. 좀더 상세하게는 테스트 모드의 자동 리프레쉬 동작시에는 상기 모드 레지스터 셋트 신호(1CBR)가 논리'하이'로 활성화되어 상기 어드레스 선택기(15)가 상기 외부 어드레스(TAiB)를 선택하여 출력하고, 정상 모드의 자동 리프레쉬 동작시에는 상기 모드 레지스터 셋트 신호(1CBR)가 논리'로우'로 비활성화되어 상기 어드레스 선택기(15)가 상기 내부 어드레스(CNTi)를 선택하여 출력한다.
상기 어드레스 래치(17)는 상기 어드레스 선택기(15)로부터 출력되는 어드레스를 래치하고, 상기 어드레스 래치(17)의 출력(RAi,RAiB)은 상기 메모리셀 어레이(11)의 어드레스 디코더(도시되지 않았음)로 입력되어 디코딩되고 메인셀들의 워드라인들 또는 예비셀들의 워드라인들이 엑세스된다.
다시말해 정상 모드의 자동 리프레쉬 동작시에는, 상기 어드레스 선택기(15)가 상기 내부 어드레스(CNTi)를 선택하여 출력하고 이에 따라 상기 메모리셀 어레이(11)의 메인셀들의 워드라인들이 순차적으로 엑세스되어 상기 메인셀들만이 순차적으로 자동 리프레쉬된다. 또한 테스트 모드의 자동 리프레쉬 동작시에는, 상기 어드레스 선택기(15)가 상기 외부 어드레스(TAiB)를 선택하여 출력하므로 외부에서 상기 외부 어드레스(TAiB)를 조절함으로써 메인셀들의 워드라인들과 예비셀들의 워드라인들이 순차적으로 엑세스될 수 있다. 따라서 상기 메모리셀 어레이(11)의 메인셀들과 예비셀들이 모두 순차적으로 자동 리프레쉬될 수 있다.
한편 상기 본 발명에 따른 동기식 디램은 통상의 동기식 디램과 마찬가지로 상기 메인셀들 및 예비셀들을 엑세스하기 위한 선택핀(PRT)을 구비하며, 테스트 모드의 자동 리프레쉬 동작시 상기 선택핀(PRT)에 논리'하이'레벨이 인가될 때 상기 예비셀들이 선택되고 상기 선택핀(PRT)에 논리'로우'레벨이 인가될 때 상기 메인셀들이 선택된다. 이러한 것들은 당업계에서 통상의 지식을 가진자에게 자명한 사실이므로 상기 메인셀 및 예비셀들이 선택되는 과정 및 관련 회로에 대한 설명은 생략하겠다.
도 2는 도 1에 도시된 어드레스 선택기의 회로도이다.
도 2를 참조하면, 상기 어드레스 선택기는, 인버터들(I21 내지 I27), 낸드게이트(ND21), 노아게이트(NR21), 및 전송게이트들(T21,T22)를 구비하며 필요에 따라 다른 논리게이트들로 구성될 수 있는 것은 자명하다.
좀더 설명하면, 테스트 모드의 자동 리프레쉬 동작시에는 상기 모드 레지스터 셋트 신호(1CBR)가 논리'하이'로 상기 자동 리프레쉬 신호(PRCNT)가 논리'하이'로 활성화되고(이때 PCLKR은 논리'로우') 이에 따라 선택신호(A)는 논리'하이'로 신호(B)는 논리'로우'가 된다. 따라서 제1스위칭 수단인 상기 전송게이트(T21)는 턴온되고 제2스위칭 수단인 상기 전송게이트(T22)는 턴오프되며 이에 따라 상기 외부 어드레스(TAiB)가 상기 어드레스 선택기의 출력(SA)으로 전송된다.
한편 정상 모드의 자동 리프레쉬 동작시에는 상기 자동 리프레쉬 신호(PRCNT)가 논리'하이'로 활성화되고 상기 모드 레지스터 셋트 신호(1CBR)가 논리'로우'로 비활성화된다(이때 PCLKR은 논리'로우'). 이에 따라 상기 선택신호(A)는 논리'로우'로 상기 신호(B)는 논리'하이'가 된다. 따라서 상기 전송게이트(T21)는 턴오프되고 상기 전송게이트(T22)는 턴온되며 이에 따라 상기 내부 어드레스(CNTi)가 상기 어드레스 선택기의 출력(SA)으로 전송된다.
도 3은 도 1에 도시된 모드 레지스터 셋팅 회로의 회로도이다.
도 3을 참조하면, 상기 모드 레지스터 셋팅 회로는, 전송게이트로 구성되는 제1스위칭 수단(T31), 인버터들(I31,I32)로 구성되는 제1래치(31), 인버터(I33), 전송게이트로 구성되는 제2스위칭 수단(T32), 인버터들(I34,I35)로 구성되는 제2래치(33), 인버터들(I36,I37)로 구성되는 버퍼수단, 인버터(I38), 및 피모스 트랜지스터로 구성되는 제1 및 제2프리차지 수단(P31,P32)을 구비한다. 필요에 따라 상기모드 레지스터 셋팅 회로는 다른 논리게이트들로 구성될 수 있다.
상기 제1스위칭 수단(T31)은 제1모드 레지스터 제어신호(PMRSPD)에 응답하여 외부에서 인가되는 신호(MRA14B)를 게이팅하고, 상기 제1래치(31)는 상기 제1스위칭 수단(T31)의 출력을 래치한다. 상기 인버터(I33)는 상기 제1래치(31)의 출력을 반전시킨다. 상기 제2스위칭 수단(T32)은 테스트 모드 제어신호(TMSET)에 응답하여 상기 인버터(I33)의 출력을 게이팅하고, 상기 제2래치(33)는 상기 제2스위칭 수단(T32)의 출력을 래치한다. 상기 버퍼수단은 상기 제2래치(33)의 출력을 버퍼링하여 상기 모드 레지스터 셋트 신호(1CBR)를 출력한다.
상기 제1프리차지 수단(P31)은 프리차지 제어신호(PVCCH)에 응답하여 상기 제1래치(31)의 입력단을 논리'하이'로 프리차지하고, 상기 제2프리차지 수단(P32)는 제2모드 레지스터 제어신호(MRSET)의 반전신호에 응답하여 상기 제2래치(33)의 입력단을 논리'하이'로 프리차지한다.
좀더 설명하면, 테스트 모드의 자동 리프레쉬 동작시에는 제어신호들(PMRSPD,TMSET,PVCCH)이 논리'하이'가 되고 제어신호(MRSET)가 논리'로우'가 된다. 이에 따라 상기 스위칭 수단들(T31, T32)이 턴온되고 상기 프리차지 수단들(P31,P32)이 턴오프된다. 이 상태에서 외부로부터 소정의 회로를 경유하여 인가되는 신호(MRA14B)가 논리'로우'가 되면 상기 모드 레지스터 셋트 신호(1CBR)가 논리'하이'가 된다.
한편 정상 모드의 자동 리프레쉬 동작시에는 상기 제어신호들(PMRSPD,TMSET)이 논리'로우'가 되고 상기 제어신호(MRSET)가 논리'하이'가 된다. 이에 따라 상기스위칭 수단들(T31, T32)이 턴오프되고 상기 프리차지 수단(P32)가 턴온되며, 따라서 상기 모드 레지스터 셋트 신호(1CBR)가 논리'로우'가 된다.
도 4는 도 1에 도시된 메모리셀 어레이의 구조를 나타내는 도면이다.
도 4를 참조하면, 상기 메모리셀 어레이는, 어드레스가 0부터 511에 해당하는 메인셀 블락(41), 어드레스가 512부터 1023에 해당하는 메인셀 블락(45), 어드레스가 0부터 7에 해당하는 예비셀 블락(43), 및 어드레스가 8부터 15에 해당하는 예비셀 블락(47)을 포함한다. 상기 어드레스는 워드라인을 엑세스하기 위한 어드레스를 나타낸다. 여기에서는 설명을 간략화하기 위해 2개의 메인셀 블락과 2개의 예비셀 블락이 포함된 경우가 도시되어 있으나, 필요에 따라 메인셀 블락 및 예비셀 블락의 수와 용량이 확장될 수 있는 것은 자명하다.
이하 도 4를 참조하여 본 발명에 따른 동기식 디램에서의 자동 리프레쉬 방법 및 동작을 좀더 설명하겠다.
정상 모드의 자동 리프레쉬 동작시에는 외부에서 자동 리프레쉬 명령을 인가한다. 이에 따라 상술한 바와 같이 상기 어드레스 선택기(15)가 상기 내부 어드레스 카운터(13)에서 발생되고 순차적으로 증가하는 내부 어드레스(CNTi)를 선택하여 출력하고, 상기 내부 어드레스(CNTi)가 상기 메모리셀 어레이(11)의 어드레스 디코더(도시되지 않았음)로 입력되어 디코딩된다.
따라서 상기 메인셀 블락(41)의 어드레스 0부터 511 및 상기 메인셀 블락(45)의 어드레스 512부터 1023에 대응되는 워드라인들이 순차적으로 엑세스되어 메인셀들만이 순차적으로 리프레쉬된다.
한편 테스트 모드의 자동 리프레쉬 동작시에는, 먼저 외부에서 소정의 신호를 인가하여 상기 모드 레지스터 셋트 신호(1CBR)를 논리'하이'로 활성화시킨다. 즉 외부에서 상기 소정의 신호가 논리'하이'로 입력되면 상기 모드 레지스터 셋팅 회로의 상기 입력신호(MRA14B)가 논리'로우'가 되고 이에 따라 상기 모드 레지스터 셋트 신호(1CBR)가 논리'하이'로 활성화된다.
다음에 상기 선택핀(PRT)에 논리'로우'를 인가하여 상기 메인셀 블락(41)을 선택한다. 다음에 상기 모드 레지스터 셋트 신호(1CBR)가 활성화되고 상기 메인셀 블락(41)이 선택된 상태에서, 상기 동기식 디램의 외부에서 외부 어드레스와 자동 리프레쉬 명령을 인가한다. 이에 따라 상술한 바와 같이 상기 어드레스 선택기(15)가 상기 외부 어드레스(TAiB)를 선택하여 출력하고, 상기 외부 어드레스(TAiB)가 상기 메인셀 블락(41)의 어드레스 디코더(도시되지 않았음)로 입력되어 디코딩된다. 따라서 상기 메인셀 블락(41)의 어드레스 0부터 511에 대응되는 워드라인들이 순차적으로 엑세스되어 상기 메인셀 블락(41)의 메인셀들이 순차적으로 리프레쉬된다.
다음에 상기 선택핀(PRT)에 논리'하이'를 인가하여 상기 예비셀 블락(43)을 선택한다. 다음에 상기 모드 레지스터 셋트 신호(1CBR)가 활성화되고 상기 예비셀 블락(43)이 선택된 상태에서, 상기 동기식 디램의 외부에서 상기 외부 어드레스와 상기 자동 리프레쉬 명령을 인가한다. 이에 따라 상기 어드레스 선택기(15)가 상기 외부 어드레스(TAiB)를 선택하여 출력하고, 상기 외부 어드레스(TAiB)가 상기 예비셀 블락(43)의 어드레스 디코더(도시되지 않았음)로 입력되어 디코딩된다. 따라서상기 예비셀 블락(43)의 어드레스 0부터 7에 대응되는 워드라인들이 순차적으로 엑세스되어 상기 예비셀 블락(43)의 예비셀들이 순차적으로 리프레쉬된다.
다음에 상술한 방법과 동일한 방법에 의해 상기 메인셀 블락(45)의 어드레스 512부터 1023에 대응되는 워드라인들이 순차적으로 엑세스되어 상기 메인셀 블락(45)의 메인셀들이 순차적으로 리프레쉬된다. 또한 상기 예비셀 블락(47)의 어드레스 8부터 15에 대응되는 워드라인들이 순차적으로 엑세스되어 상기 예비셀 블락(47)의 예비셀들이 순차적으로 리프레쉬된다.
상술한 바와 같이 본 발명에 따른 동기식 디램 및 자동 리프레쉬 방법에 의하면, 테스트 모드의 자동 리프레쉬 동작시 외부에서 인가되는 외부 어드레스에 의해 워드라인들이 엑세스될 수 있으며 메인셀들과 예비셀들이 모두 엑세스되어 자동 리프레쉬될 수 있다. 따라서 메인셀들과 예비셀들에 대한 리프레쉬 조건이 동일하기 때문에 테스트 모드에서 셀들의 리프레쉬 불량이 정확히 스크린되는 장점이 있다.

Claims (9)

  1. 메인셀들과 예비셀들을 포함하는 메모리셀 어레이;
    자동 리프레쉬 신호에 응답하여 자동으로 내부 어드레스를 발생하는 내부 어드레스 카운터;
    테스트 모드의 자동 리프레쉬 동작시, 복수개의 제어신호들에 응답하여 외부에서 인가되는 신호를 받아 모드 레지스터 셋트 신호를 발생하는 모드 레지스터 셋팅 회로; 및
    상기 모드 레지스터 셋트 신호에 응답하여, 외부에서 인가되는 외부 어드레스와 상기 내부 어드레스를 선택적으로 상기 메모리셀 어레이로 출력하는 어드레스 선택기를 구비하고,
    상기 테스트 모드의 자동 리프레쉬 동작시에는 상기 어드레스 선택기에 의해 상기 외부 어드레스가 선택되어 상기 메인셀들과 상기 예비셀들이 순차적으로 엑세스되어 자동 리프레쉬되는 것을 특징으로 하는 동기식 디램.
  2. 제1항에 있어서, 정상모드의 자동 리프레쉬 동작시에는 상기 어드레스 선택기에 의해 상기 내부 어드레스가 선택되어 상기 메인셀들만이 순차적으로 엑세스되어 자동 리프레쉬되는 것을 특징으로 하는 동기식 디램.
  3. 제1항에 있어서, 상기 모드 레지스터 셋팅 회로는,
    제1모드 레지스터 제어신호에 응답하여 상기 외부에서 인가되는 신호를 게이팅하는 제1스위칭 수단;
    상기 제1스위칭 수단의 출력을 래치하는 제1래치;
    상기 제1래치의 출력을 반전시키는 반전수단;
    테스트 모드 제어신호에 응답하여 상기 반전수단의 출력을 게이팅하는 제2스위칭 수단;
    상기 제2스위칭 수단의 출력을 래치하는 제2래치; 및
    상기 제2래치의 출력을 버퍼링하여 상기 모드 레지스터 셋트 신호를 출력하는 버퍼수단을 구비하는 것을 특징으로 하는 동기식 디램.
  4. 제3항에 있어서, 상기 모드 레지스터 셋팅 회로는,
    프리차지 제어신호에 응답하여 상기 제1래치의 입력단을 논리'하이'로 프리차지하는 제1프리차지 수단; 및
    제2모드 레지스터 제어신호의 반전신호에 응답하여 상기 제2래치의 입력단을 논리'하이'로 프리차지하는 제2프리차지 수단을 더 구비하는 것을 특징으로 하는 동기식 디램.
  5. 제1항에 있어서, 상기 어드레스 선택기는,
    상기 모드 레지스터 셋트 신호와 자동 리프레쉬 신호를 논리조합하여 선택신호를 발생하는 논리수단;
    상기 선택신호에 응답하여 상기 외부 어드레스를 상기 메모리셀 어레이로 게이팅하는 제1스위칭 수단; 및
    상기 선택신호에 응답하여 상기 내부 어드레스를 상기 메모리셀 어레이로 게이팅하는 제2스위칭 수단을 구비하는 것을 특징으로 하는 동기식 디램.
  6. 제5항에 있어서, 상기 선택신호는, 상기 자동 리프레쉬 신호와 상기 모드 레지스터 셋트 신호가 모두 활성화될 때 활성화되고 상기 자동 리프레쉬 신호가 활성화되고 상기 모드 레지스터 셋트 신호가 비활성화될 때 비활성화되는 것을 특징으로 하는 동기식 디램.
  7. 제5항에 있어서, 상기 제1스위칭 수단은 상기 선택신호의 활성화 동안 상기 외부 어드레스를 상기 메모리셀 어레이로 전달하는 것을 특징으로 하는 동기식 디램.
  8. 제5항에 있어서, 상기 제2스위칭 수단은 상기 선택신호의 비활성화 동안 상기 내부 어드레스를 상기 메모리셀 어레이로 전달하는 것을 특징으로 하는 동기식 디램.
  9. 메인셀들과 예비셀들을 포함하는 메모리셀 어레이, 및 상기 메인셀들과 예비셀들을 엑세스하기 위한 선택핀을 구비하는 동기식 디램에 대한 테스트 모드에서의 자동 리프레쉬 방법에 있어서,
    상기 동기식 디램의 외부에서 소정의 신호를 인가하여 모드 레지스터 셋트 신호를 활성화시키는 단계;
    상기 선택핀에 제1논리레벨을 인가하여 상기 메인셀들을 선택하는 단계;
    상기 모드 레지스터 셋트 신호가 활성화되고 상기 메인셀들이 선택된 상태에서, 상기 동기식 디램의 외부에서 외부 어드레스와 자동 리프레쉬 명령을 인가하여상기 메인셀들의 워드라인들을 순차적으로 엑세스하고 상기 메인셀들을 리프레쉬하는 단계;
    상기 선택핀에 제2논리레벨을 인가하여 상기 예비셀들을 선택하는 단계; 및
    상기 모드 레지스터 셋트 신호가 활성화되고 상기 예비셀들이 선택된 상태에서, 상기 동기식 디램의 외부에서 상기 외부 어드레스와 상기 자동 리프레쉬 명령을 인가하여 상기 예비셀들의 워드라인들을 순차적으로 엑세스하고 상기 예비셀들을 리프레쉬하는 단계를 구비하는 것을 특징으로 하는 테스트 모드에서의 자동 리프레쉬 방법.
KR1019990016002A 1999-05-04 1999-05-04 외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법 KR100319886B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019990016002A KR100319886B1 (ko) 1999-05-04 1999-05-04 외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법
TW088119955A TW462045B (en) 1999-05-04 1999-11-16 Synchronous DRAM having test mode in which automatic refresh is performed according to external address and automatic refresh method
US09/517,396 US6633504B1 (en) 1999-05-04 2000-03-02 Synchronous DRAM having test mode in which automatic refresh is performed according to external address and automatic refresh method
JP2000132945A JP3990095B2 (ja) 1999-05-04 2000-05-01 外部アドレスにより自動リフレッシュ動作が行えるテストモードを有する同期式ｄｒａｍ及び自動リフレッシュ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990016002A KR100319886B1 (ko) 1999-05-04 1999-05-04 외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법

Publications (2)

Publication Number Publication Date
KR20000073000A KR20000073000A (ko) 2000-12-05
KR100319886B1 true KR100319886B1 (ko) 2002-01-10

Family

ID=19583731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990016002A KR100319886B1 (ko) 1999-05-04 1999-05-04 외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법

Country Status (4)

Country Link
US (1) US6633504B1 (ko)
JP (1) JP3990095B2 (ko)
KR (1) KR100319886B1 (ko)
TW (1) TW462045B (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124096A (ja) * 2000-10-13 2002-04-26 Nec Corp 半導体記憶装置及びその試験方法
KR100388208B1 (ko) * 2001-05-25 2003-06-19 주식회사 하이닉스반도체 반도체 메모리 장치의 리던던시 회로
KR100641953B1 (ko) * 2004-06-29 2006-11-02 주식회사 하이닉스반도체 내부신호 측정장치 및 그 방법
KR100625391B1 (ko) * 2004-07-14 2006-09-20 주식회사 하이닉스반도체 리프레쉬를 수행하는 반도체 메모리 장치
US7224631B2 (en) * 2004-08-31 2007-05-29 Micron Technology, Inc. Non-skipping auto-refresh in a DRAM
US7193920B2 (en) * 2004-11-15 2007-03-20 Hynix Semiconductor Inc. Semiconductor memory device
TW200717527A (en) * 2005-08-10 2007-05-01 Seiko Epson Corp Semiconductor memory device
KR100724626B1 (ko) * 2005-08-29 2007-06-04 주식회사 하이닉스반도체 테스트 모드 제어 회로
KR100646271B1 (ko) * 2005-12-08 2006-11-23 주식회사 하이닉스반도체 반도체 메모리 장치
US7719872B2 (en) * 2005-12-28 2010-05-18 Semiconductor Energy Laboratory Co., Ltd. Write-once nonvolatile memory with redundancy capability
JP2007273028A (ja) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd 半導体記憶装置
KR100799132B1 (ko) * 2006-06-29 2008-01-29 주식회사 하이닉스반도체 초기값변경이 가능한 모드레지스터셋회로.
KR100834395B1 (ko) * 2006-08-31 2008-06-04 주식회사 하이닉스반도체 반도체 메모리 장치
JP2008165865A (ja) * 2006-12-27 2008-07-17 Fujitsu Ltd 半導体メモリおよび半導体メモリの動作方法
JP5104864B2 (ja) * 2007-07-11 2012-12-19 富士通セミコンダクター株式会社 半導体記憶装置及びシステム
KR100892670B1 (ko) * 2007-09-05 2009-04-15 주식회사 하이닉스반도체 반도체 메모리 장치의 프리차지 제어 회로
KR100914294B1 (ko) 2007-12-18 2009-08-27 주식회사 하이닉스반도체 오토 리프래쉬 제어 장치
KR100929827B1 (ko) * 2008-07-10 2009-12-07 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 구동 방법
US8254191B2 (en) 2008-10-30 2012-08-28 Micron Technology, Inc. Switched interface stacked-die memory architecture
JP5599559B2 (ja) 2008-11-27 2014-10-01 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びそのリフレッシュ方法
JP2009151937A (ja) * 2009-04-06 2009-07-09 Renesas Technology Corp 不揮発性半導体記憶装置
WO2011089835A1 (en) * 2010-01-20 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
KR101752154B1 (ko) * 2010-11-02 2017-06-30 삼성전자주식회사 로우 어드레스 제어 회로, 이를 포함하는 반도체 메모리 장치 및 로우 어드레스 제어 방법
KR20200116814A (ko) * 2019-04-02 2020-10-13 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450364A (en) * 1994-01-31 1995-09-12 Texas Instruments Incorporated Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices
JPH09171682A (ja) * 1995-12-21 1997-06-30 Nec Corp 半導体記憶装置及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1139861A (ja) * 1997-07-16 1999-02-12 Toshiba Corp ダイナミック型半導体記憶装置
KR100317195B1 (ko) * 1998-10-28 2002-02-28 박종섭 반도체메모리의리프레쉬제어회로
JP2002025291A (ja) * 2000-07-07 2002-01-25 Mitsubishi Electric Corp 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450364A (en) * 1994-01-31 1995-09-12 Texas Instruments Incorporated Method and apparatus for production testing of self-refresh operations and a particular application to synchronous memory devices
JPH09171682A (ja) * 1995-12-21 1997-06-30 Nec Corp 半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
JP2000357398A (ja) 2000-12-26
US6633504B1 (en) 2003-10-14
KR20000073000A (ko) 2000-12-05
TW462045B (en) 2001-11-01
JP3990095B2 (ja) 2007-10-10

Similar Documents

Publication Publication Date Title
KR100319886B1 (ko) 외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법
KR100401506B1 (ko) 비동기 프리차지 기능을 갖는 싱크로노스 메모리 디바이스
US5394373A (en) Semiconductor memory having a high-speed address decoder
US20080106959A1 (en) Semiconductor memory device having advanced test mode
KR100230415B1 (ko) 동기식 반도체 메모리장치의 칼럼 선택라인 제어회로 및 제어방법
KR19980044155A (ko) 반도체 메모리 장치를 구동하는 방법 및 회로
GB2373906A (en) High speed wafer level test of a semiconductor memory device
US6636443B2 (en) Semiconductor memory device having row buffers
US6842373B2 (en) Command decoder and decoding method for use in semiconductor memory device
KR20010009561A (ko) 늦은 라이트 타입 반도체 메모리 장치에서의 바이패스 동작 에러방지 및 사이클 타임구간 개선방법과 그에 따른 멀티플렉서 회로
US6215723B1 (en) Semiconductor memory device having sequentially disabling activated word lines
KR100301039B1 (ko) 칼럼선택선신호를제어하여데이터를마스킹하는반도체메모리장치및이의칼럼디코더
KR100335268B1 (ko) 자동리프레쉬를이용한멀티워드라인인에이블장치
JP4112754B2 (ja) 半導体記憶装置
KR100361862B1 (ko) 반도체 메모리장치 및 이의 센싱전류 감소방법
JP3297393B2 (ja) 半導体記憶装置および半導体記憶装置の制御方法
KR100577551B1 (ko) 반도체 메모리 장치
KR20010104901A (ko) 데이터 출력 시간을 단축할 수 있는 동기형 집적 회로메모리 장치
JP2000215671A (ja) 安定的なデ―タマスキングスキムを有する半導体メモリ装置及びそのデ―タマスキング方法
US6229748B1 (en) Memory device using one common bus line between address buffer and row predecoder
KR20030052399A (ko) 반도체 메모리 소자의 병렬 테스트회로
KR100323199B1 (ko) 반도체 메모리
KR100618787B1 (ko) 데이터가 라이트/리드되는 실시간을 증가시키는 반도체 메모리장치 및 이의 데이터 전송방법
JP2001084796A (ja) 半導体記憶装置
JPH08263995A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081201

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee