KR100799132B1 - 초기값변경이 가능한 모드레지스터셋회로. - Google Patents

초기값변경이 가능한 모드레지스터셋회로. Download PDF

Info

Publication number
KR100799132B1
KR100799132B1 KR1020060059069A KR20060059069A KR100799132B1 KR 100799132 B1 KR100799132 B1 KR 100799132B1 KR 1020060059069 A KR1020060059069 A KR 1020060059069A KR 20060059069 A KR20060059069 A KR 20060059069A KR 100799132 B1 KR100799132 B1 KR 100799132B1
Authority
KR
South Korea
Prior art keywords
initial value
signal
output
unit
terminal
Prior art date
Application number
KR1020060059069A
Other languages
English (en)
Other versions
KR20080001038A (ko
Inventor
정회권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060059069A priority Critical patent/KR100799132B1/ko
Priority to US11/646,428 priority patent/US7570729B2/en
Publication of KR20080001038A publication Critical patent/KR20080001038A/ko
Application granted granted Critical
Publication of KR100799132B1 publication Critical patent/KR100799132B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)

Abstract

본 발명은 초기값(Default)변경이 가능한 모드레지스터셋(MRS:Mode Register Set)회로를 제공하기 위한 것으로, 이를 위해 본 발명 MRS회로는 초기화신호에 따라 구동되고, 사용자의 선택에 따라 논리 '하이'와 논리 '로우' 중 어느 하나의 값으로 초기값을 세팅하는 초기값저장부를 포함한다.
모드레지스터셋(MRS)회로, MRS 세팅, 초기값, Burst Length, CAS latency

Description

초기값변경이 가능한 모드레지스터셋회로.{MRS circuit that can change its own default value}
도 1은 초기값0을 갖는 종래의 MRS회로 구성도
도 2는 초기값1을 갖는 종래의 MRS회로 구성도
도 3은 도 1,2에서의 각 단자의 신호를 나타낸 파형도
도 4는 본 발명에 의한 MRS회로의 일실시예 구성도
도 5는 도 4에서의 각 단자의 신호를 나타낸 파형도
*도면의 주요 부분에 대한 설명
400: 신호입력부 410: 초기값저장부
420: 출력부
본 발명은 반도체 메모리장치에 관한 것으로, 더욱 자세하게는 메모리장치의 버스트 길이(Burst length)나 CAS 레이턴시(Column Address Strobe latency)의 설정을 통해 동작모드를 제어하는 모드레지스터셋(MRS: Mode Register Set)회로에 관한 것이다.
도 1은 초기값0을 갖는 종래의 MRS회로 구성도이다.
도면에 도시된 바와 같이 MRS회로는 입력신호를 래치하여 출력하는 신호입력부(100), MRS회로의 초기값이 저장되어 있는 초기값(Default)저장부(110) 및 초기값저장부의 출력신호를 래치하여 출력하는 출력부(120)로 구성되어 있다.
그 동작을 살펴보면, 신호입력부(100)의 컨트롤 신호인 MRS인에이블신호(mrs_en)가 '로우'상태 일 때 P11, N11 트랜지스터가 턴온되어 MRS입력신호(madd)를 a11노드로 보낸다. 또한 이 신호는 인버터I12에 의해 반전되어 a12노드로 전달됨과 동시에 인버터I12 및 인버터I13에 의해서 래치된다. 이 상태에서 MRS인에이블신호(mrs_en)가 '하이'로 활성화되면 트랜지스터 N12,P12가 턴온되어 a12노드에 래치되어 있던 신호가 a13노드로 전달되고 이 신호는 출력부(120)의 인버터I15에 의해서 반전되어 madd_out1으로 출력됨과 동시에 인버터I15, I16에 의해서 래치된다. 즉, 컨트롤신호인 MRS인에이블신호(mrs_en)가 '로우'일때 입력신호(madd)를 래치시켜 놓았다가 MRS인에이블신호(mrs_en)가 '하이'로 활성화되면 래치시켰던 신호를 madd_out1단자로 출력하게 된다.
입력신호에 의한 동작이 아닌 초기값저장부(110)에 저장된 초기값에 의한 동작(Default 동작)을 살펴보면, 초기화신호(pwrup1, 디바이스에 전원을 인가할 때 초기화가 필요한 경우 활성화되는 신호)가 '하이'로 활성화되면 그 신호는 인버터I14에 의해 반전되고 트랜지스터P13을 턴온 a13노드를 '하이'로 만들게 된다. a13노드의 '하이' 신호는 인버터I15에 의해 반전되어 madd_out1에 '로우'신호가 출력된다. 따라서 도면 1의 MRS회로를 초기값이 0으로 설정된 MRS회로라 한다.
도 2는 초기값1을 갖는 종래의 MRS회로 구성도이다.
초기값1을 갖는 종래의 MRS회로는 초기값0을 갖는 종래의 MRS회로와 마찬가지로 신호입력부(200), 초기값저장부(210) 및 출력부(220)로 구성되어 있다.
신호입력부(200) 및 출력부(220)는 상기 도 1의 신호입력부(100) 및 출력부(120)와 그 구성이 동일하며, 초기값저장부(210)만이 상이하다.
도 2의 MRS회로는 입력신호에 의한 동작은 도 1의 MRS회로의 동작과 동일하며 다만 초기값저장부(210)에 저장된 초기값에 의한 동작(Default 동작)만이 상이하다.
초기값에 의한 동작을 살펴보면 초기화신호(pwrup1) 입력시 트랜지스터 N23이 턴온되어 a23노드는 '로우'상태가 된다. 이는 인버터I24에 의해 반전되고 madd_out2단자에 '하이' 신호가 출력된다. 따라서 도 2의 MRS회로를 초기값이 1로 설정된 MRS회로라 한다.
도 3은 도 1,2에서의 각 단자의 신호를 나타낸 파형도이다.
0~10ns의 초기시간에 초기화신호(pwr_up)가 '하이'로 뜨면 madd_out1, madd_out2 출력단자에 각각 초기값이 출력되며, MRS인에이블신호(mrs_en)가 30~35ns 동안 '하이'로 뜨면 입력단자 madd의 신호와 같은 신호가 출력단자 madd_out1, madd_out2에 출력된다.
상기한 바와 같은 종래의 MRS회로는 이미 초기값이 0 또는 1로 결정되어 있기 때문에 초기값을 변경하는 것은 불가능하고, 원하는 초기값에 따라 다른 회로를 사용해야만 하는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 초기값의 변경이 가능한 MRS회로를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은, 초기화신호에 따라 구동되고, 사용자의 선택에 따라 논리 '하이'와 논리 '로우' 중 어느 하나의 값으로 초기값을 세팅하는 초기값저장부를 포함하는 초기값변경이 가능한 모드레지스터셋회로를 제공한다.
또한, 입력신호를 래치하여 출력하는 신호입력부; 초기화신호에 따라 구동되고, 사용자의 선택에 따라 논리 '하이'와 논리 '로우' 중 어느 하나의 값으로 초기값을 세팅하여 출력하는 초기값저장부; 및 상기 초기값저장부의 출력단신호를 래치하여 출력하는 출력부를 포함하는 초기값변경이 가능한 모드레지스터셋회로를 제공한다.
종래의 MRS회로는 초기값이 0으로 세팅된 경우에는 초기값저장부에서 논리 ' 하이'값을 갖는 전원전압을 출력하고, 초기값이 1로 세팅된 경우에는 초기화 저장부에서 논리 '로우'값을 갖는 접지전압을 출력하는 방법을 사용해 왔다.
따라서 본 발명은 초기값저장부에서 사용자의 선택에 따라 논리 '하이'(전원전압) 혹은 논리 '로우'(접지전압)값을 출력하는 방법을 사용해 초기값의 변경을 가능하게 한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
하기의 실시예에서는 퓨즈의 커팅 여부에 따라 초기값을 0 혹은 1로 세팅하는 예를 들고 있으나 하기의 퓨즈는 커팅 여부에 따라 스위칭 작용을 할 뿐이므로 사용자의 선택에 따라 여러가지 스위칭 기능을 하는 장치가 사용될 수 있으며, 논리 키트(logic kit)등을 사용하여 프로그램에 따라 논리 '하이'와 논리 '로우'를 선택하게 하는 등 여러 가지의 실시예가 가능하다.
하기의 기호 중 트랜지스터에 붙은 P는 PMOS, N은 NMOS트랜지스터를 나타낸다.
도 4는 본 발명에 의한 MRS회로의 일실시예 구성도이다.
본 발명 초기값 변경이 가능한 MRS회로는 종래의 MRS회로와 마찬가지로 입력신호를 래치하여 출력하는 신호입력부(400), MRS회로의 초기값이 저장되어 있는 초기값(Default)저장부(410) 및 상기 초기값저장부의 출력단 신호를 래치하여 출력 하는 출력부(420)로 구성되어 있다.
이중 신호입력부(400)는 종래의 MRS회로와 동일하게 모드레지스터셋 인에이블 신호(mrs_en)를 자신의 게이트로 입력받으며, 입력신호(madd)를 자신의 소스-드레인 경로로 전달하는 PMOS트랜지스터(P41); 모드레지스터셋 인에이블 신호를 반전하는 인버터(I41); 상기 인버터(I41)의 출력을 자신의 게이트에 입력받으며, 상기 PMOS트랜지스터(P41)와 소스-드레인이 병렬로 연결된 NMOS트랜지스터(N41); 상기 NMOS,PMOS트랜지스터(P41, N41)에 의해 전달된 입력신호를 반전하고 래치시키는, 입출력단이 서로 맞물린 2개의 인버터(I42,43)로 구성된 신호입력부 내의 래치부; 모드레지스터셋 인에이블 신호를 자신의 게이트로 인가받으며 상기 신호입력부 내의 래치부의 출력 신호를 상기 초기화저장부(410)의 출력단(a43)까지 자신의 소스-드레인 경로로 전달하는 NMOS트랜지스터(N42); 및 상기 인버터(I41)의 출력을 자신의 게이트에 입력받으며 상기 신호입력부 내의 래치부의 출력신호를 상기 초기화저장부의 출력단까지 자신의 소스-드레인 경로로 전달하는 PMOS트랜지스터(P42)를 포함한다.
출력부(420)는 종래의 구성과 동일하게 초기화저장부의 출력신호를 반전하고 래치시키는, 입출력단이 서로 맞물린 2개의 인버터(I46,47)를 포함한다.
초기값저장부(410)는 초기화신호에 따라 구동되고, 사용자의 선택에 따라 논리 '하이'와 논리 '로우' 중 어느 하나의 값으로 초기값을 세팅하는 것을 특징으로 한다.
상기 초기값저장부(410)는 퓨즈의 커팅여부에 따라 논리 '하이'와 논리 '로 우' 둘 중 하나의 값을 선택하는 초기값세팅부(411) 및 초기화신호(pwrup1) 입력시 상기 초기값세팅부에서 세팅된 값을 출력하는 초기화부(412)를 포함한다.
상기 초기값세팅부(411)는 전원전압단(VDD)과 제1단자(a45)를 연결하는 퓨즈(413); 제1단자(a45)와 접지전압단(VSS)을 자신의 드레인-소스 경로로 연결하는 NMOS트랜지스터(N45); 제1단자(a45)의 신호를 반전시키며 그 출력부(a46)가 상기 제1단자(a45)에 연결된 NMOS트랜지스터(N45)의 게이트에 연결된 인버터(I45); 상기 인버터(I45)의 출력단(a46)으로부터 자신의 게이트 전압을 인가받으며, 자신의 소스-드레인경로로 전원전압(VDD)을 a47노드에 공급하는 PMOS트랜지스터(P43); 및 상기 인버터(I45)의 출력단(a46)으로부터 자신의 게이트 전압을 인가받으며, 자신의 드레인-소스 경로로 접지전압을 a48노드에 공급하는 NMOS트랜지스터(N44)를 포함한다.
초기값세팅부(411)의 동작을 살펴보면 퓨즈(413)가 커팅되지 아니한 경우에는 a45노드가 전원전압(VDD)에 의해 '하이'가 되고 인버터I45에 의해 a46노드는 '로우' 가 된다. 따라서 트랜지스터P43는 턴온 트랜지스터N44, N45를 오프시키며 그 결과 a47노드는 전원전압에 의해 '하이'가 된다. 퓨즈(413)가 커팅된 경우에는 a45노드는 '로우'가 되고 인버터I45에 의해 a46노드는 '하이'가 된다. 따라서 트랜지스터N44, N45를 턴온 P43은 오프시키며 그 결과 a48노드는 접지전압(VSS)에 의해 '로우'가 된다.
상기 초기화부(412)는 초기화신호를 입력받는 입력단(pwrup1); 상기 입력단의 전압을 자신의 게이트에 입력받으며, 상기 트랜지스터N44의 소스(a48)와 초기화 부의 출력단(a43)을 자신의 드레인-소스 경로로 연결하는 트랜지스터N43; 상기 입력단(pwrup1)의 전압을 반전하여 출력하는 인버터(I44); 상기 인버터(I44)의 출력전압을 자신의 게이트에 입력받으며, 상기 트랜지스터P43의 드레인(a47)과 초기화부의 출력단(a43)을 자신의 드레인-소스 경로로 연결하는 트랜지스터P44를 포함한다.
초기화부(412)의 동작을 살펴보면 pwrup1단자에 초기화신호 '하이'가 입력되면 트랜지스터N43 이 턴온되고 인버터I44에 의해서 트랜지스터P44도 턴온된다. 그 결과 a43노드는 a47 및 a48노드와 단락되기 때문에 상기 초기값세팅부(411)의 퓨즈(413)가 커팅되지 아니한 경우에는 a43노드(초기화부의 출력단)는 '하이'가 되고 퓨즈(413)가 커팅된 경우에는 a43노드가 '로우'가 된다. MRS회로의 출력단자(madd_out4)에는 a43노드의 신호가 인버터I46에 의해 반전되어 출력되기 때문에 퓨즈(413)가 커팅되지 아니한 경우에는 MRS회로는 초기값을 0('로우')으로 갖게 되고, 퓨즈(413)가 커팅된 경우에는 MRS회로는 초기값을 1(하이)로 갖게 된다. 결국, 퓨즈의 커팅 여부에 따라 초기값을 0 또는 1로 갖게 된다.
도 5는 도 4에서의 각 단자의 신호를 나타낸 파형도이다.
도 5에서의 각 단자의 신호는 도 3에서의 신호와 마찬가지로 MRS인에이블 신호(mrs_en)가 들어오는 30ns까지의 시간 동안에는 초기값이 0인 경우에는 0(로우), 초기값이 1인 경우에는 1(하이)의 신호가 출력(madd_out4)단자에 출력되며 MRS인에이블 신호(mrs_en)가 '하이'로 뜬 이후에는 입력단자(madd)의 신호와 동일한 신호가 출력(madd_out4) 단자로 출력된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 초기값의 변경이 불가능한 종래의 MRS회로와는 다르게, 초기값의 변경이 가능한 모드레지스터셋회로를 제공한다.
따라서 사용자가 원하는 MRS회로의 초기값을 마음대로 설정할 수 있기 때문에, 원하는 MRS세팅값을 얻기 위해 지속적으로 입력신호(madd)를 변경할 필요없이 단지 초기값을 변경하여 새롭게 세팅된 초기값을 계속적으로 사용할 수 있는 장점이 있다.

Claims (17)

  1. 초기화신호에 따라 구동되고, 사용자의 선택에 따라 논리 '하이'와 논리 '로우' 중 어느 하나의 값으로 초기값을 세팅하는 초기값저장부
    를 포함하는 초기값변경이 가능한 모드레지스터셋회로.
  2. 제 1항에 있어서,
    상기 초기값저장부는,
    사용자의 선택에 따라 논리 '하이'와 논리 '로우' 둘 중 하나의 값을 세팅하는 초기값세팅부; 및
    초기화신호의 입력시 상기 초기값세팅부에서 세팅된 값을 출력하는 초기화부
    를 포함하는 것을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
  3. 제 1항 또는 제 2항에 있어서,
    상기 사용자의 선택은,
    퓨즈의 커팅 여부에 의해 이루어지는 것임을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
  4. 제 3항에 있어서,
    상기 초기값저장부는,
    상기 퓨즈가 커팅되지 아니하면 상기 논리 '하이'값을 세팅하며,
    상기 퓨즈가 커팅되면 상기 논리 '로우'값을 세팅하는 것을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
  5. 제 2항에 있어서,
    상기 초기값세팅부는
    전원전압단과 제1단자를 연결하는 퓨즈;
    제1단자와 접지전압단을 자신의 드레인-소스 경로로 연결하는 NMOS트랜지스터1;
    제1단자의 신호를 반전시키며 그 출력부가 상기 NMOS트랜지스터1의 게이트에 연결된 인버터;
    상기 인버터의 출력단으로부터 자신의 게이트 전압을 인가받으며, 소스가 전원전압단에 연결된 PMOS트랜지스터1 ; 및
    상기 인버터의 출력단으로부터 자신의 게이트 전압을 인가받으며, 드레인이 접지전압단에 연결된 NMOS트랜지스터2
    를 포함하는 것을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
  6. 제 5항에 있어서,
    상기 초기화부는,
    초기화신호 입력시 상기 PMOS트랜지스터1의 드레인 전압 및 상기 NMOS트랜지스터2의 소스 전압을 초기화부의 출력단과 단락하는 것을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
  7. 제 5항에 있어서,
    상기 초기화부는,
    초기화신호를 입력받는 입력단;
    상기 입력단의 전압을 자신의 게이트에 입력받으며, 상기 NMOS트랜지스터2의 소스와 초기화부의 출력단을 자신의 드레인-소스 경로로 연결하는 NMOS트랜지스터;
    상기 입력단의 전압을 반전하여 출력하는 인버터;
    상기 인버터의 출력전압을 자신의 게이트에 입력받으며, 상기 PMOS트랜지스터1의 드레인과 초기화부의 출력단을 자신의 드레인-소스 경로로 연결하는 PMOS트랜지스터
    를 포함하는 것을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
  8. 입력신호를 래치하여 출력하는 신호입력부;
    초기화신호에 따라 구동되고, 사용자의 선택에 따라 논리 '하이'와 논리 '로우' 중 어느 하나의 값으로 초기값을 세팅하여 출력하는 초기값저장부; 및
    상기 초기값저장부의 출력단신호를 래치하여 출력하는 출력부
    를 포함하는 초기값변경이 가능한 모드레지스터셋회로.
  9. 제 8항에 있어서,
    상기 초기값저장부는,
    사용자의 선택에 따라 논리 '하이'와 논리 '로우' 둘 중 하나의 값을 세팅하는 초기값세팅부; 및
    초기화신호의 입력시 상기 초기값세팅부에서 세팅된 값을 출력하는 초기화부
    를 포함하는 것을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
  10. 제 8항 또는 9항에 있어서,
    상기 사용자의 선택은,
    퓨즈의 커팅 여부에 의해 이루어지는 것임을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
  11. 제 10항에 있어서,
    상기 초기값저장부는,
    상기 퓨즈가 커팅되지 아니하면 상기 논리 '하이'값을 세팅하며,
    상기 퓨즈가 커팅되면 상기 논리 '로우'값을 세팅하는 것을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
  12. 제 9항에 있어서,
    상기 초기값세팅부는,
    전원전압단과 제 1단자를 연결하는 퓨즈;
    제 1단자와 접지전압단을 자신의 드레인-소스 경로로 연결하는 NMOS트랜지스터1;
    제 1단자의 신호를 반전시키며 그 출력부가 상기 NMOS트랜지스터1의 게이트에 연결된 인버터;
    상기 인버터의 출력단으로부터 자신의 게이트 전압을 인가받으며, 소스가 전원전압단에 연결된 PMOS트랜지스터1; 및
    상기 인버터의 출력단으로부터 자신의 게이트 전압을 인가받으며, 드레인이 접지전압단에 연결된 NMOS트랜지스터2
    를 포함하는 것을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
  13. 제 12항에 있어서,
    상기 초기화부는,
    초기화신호 입력시 상기 PMOS트랜지스터1의 드레인 전압 및 상기 NMOS트랜지스터2의 소스 전압을 초기화부의 출력단과 단락하는 것을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
  14. 제 12항에 있어서,
    상기 초기화부는,
    초기화신호를 입력받는 입력단;
    상기 입력단의 전압을 자신의 게이트에 입력받으며, 상기 NMOS트랜지스터2의 소스와 초기화부의 출력단을 자신의 드레인-소스 경로로 연결하는 NMOS트랜지스터;
    상기 입력단의 전압을 반전하여 출력하는 인버터;
    상기 인버터의 출력전압을 자신의 게이트에 입력받으며, 상기 PMOS트랜지스터1의 드레인과 초기화부의 출력단을 자신의 드레인-소스 경로로 연결하는 PMOS트랜지스터
    를 포함하는 것을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
  15. 제 8항에 있어서,
    상기 신호입력부는,
    래치하고 있던 상기 입력신호를 모드레지스터셋 인에이블 신호 인가시 출력하는 것을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
  16. 제 8항에 있어서,
    상기 신호입력부는,
    모드레지스터셋 인에이블 신호를 자신의 게이트로 입력받으며, 입력신호(madd)를 자신의 소스-드레인 경로로 전달하는 PMOS트랜지스터;
    모드레지스터셋 인에이블 신호를 반전하는 인버터;
    상기 인버터의 출력을 자신의 게이트에 입력받으며, 상기 PMOS트랜지스터와 소스-드레인이 병렬로 연결된 NMOS트랜지스터;
    상기 NMOS,PMOS트랜지스터에 의해 전달된 입력신호를 반전하고 래치시키는, 입출력단이 서로 맞물린 2개의 인버터로 구성된 신호입력부 내의 래치부;
    모드레지스터셋 인에이블 신호를 자신의 게이트로 인가받으며 상기 신호입력부 내의 래치부의 출력 신호를 상기 초기화저장부의 출력단까지 자신의 소스-드레인 경로로 전달하는 NMOS트랜지스터; 및
    상기 인버터의 출력을 자신의 게이트에 입력받으며 상기 신호입력부 내의 래치부의 출력신호를 상기 초기화저장부의 출력단까지 자신의 소스-드레인 경로로 전 달하는 PMOS트랜지스터
    를 포함하는 것을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
  17. 제 9항에 있어서,
    상기 출력부는,
    초기화저장부의 출력신호를 반전하고 래치시키는, 입출력단이 서로 맞물린 2개의 인버터
    를 포함하는 것을 특징으로 하는 초기값변경이 가능한 모드레지스터셋회로.
KR1020060059069A 2006-06-29 2006-06-29 초기값변경이 가능한 모드레지스터셋회로. KR100799132B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060059069A KR100799132B1 (ko) 2006-06-29 2006-06-29 초기값변경이 가능한 모드레지스터셋회로.
US11/646,428 US7570729B2 (en) 2006-06-29 2006-12-28 Mode register set circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060059069A KR100799132B1 (ko) 2006-06-29 2006-06-29 초기값변경이 가능한 모드레지스터셋회로.

Publications (2)

Publication Number Publication Date
KR20080001038A KR20080001038A (ko) 2008-01-03
KR100799132B1 true KR100799132B1 (ko) 2008-01-29

Family

ID=38876662

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060059069A KR100799132B1 (ko) 2006-06-29 2006-06-29 초기값변경이 가능한 모드레지스터셋회로.

Country Status (2)

Country Link
US (1) US7570729B2 (ko)
KR (1) KR100799132B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100942940B1 (ko) * 2007-09-28 2010-02-22 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
JP2009087526A (ja) * 2007-09-28 2009-04-23 Hynix Semiconductor Inc 半導体メモリ装置およびその駆動方法
KR101407307B1 (ko) * 2008-12-20 2014-06-16 엘지디스플레이 주식회사 쉬프트 레지스터
US10321383B2 (en) * 2013-05-10 2019-06-11 Cloudstreet Oy Managing wireless transmission capacity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050025960A (ko) * 2002-07-11 2005-03-14 어드밴스드 마이크로 디바이시즈, 인코포레이티드 모드 레지스터에서의 버스트 길이 설정 변화 없이 상이한버스트―길이 액세스들을 지원하는 ｄｒａｍ
KR20050055861A (ko) * 2003-12-09 2005-06-14 주식회사 하이닉스반도체 모드레지스터를 구비하는 반도체 메모리 소자 및 그 설정방법
KR20060040396A (ko) * 2004-11-05 2006-05-10 주식회사 하이닉스반도체 반도체 메모리 장치의 모드 레지스터 셋 신호 발생장치

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3812384A (en) * 1973-05-17 1974-05-21 Rca Corp Set-reset flip-flop
JP3225528B2 (ja) * 1991-03-26 2001-11-05 日本電気株式会社 レジスタ回路
JP2581387B2 (ja) * 1992-12-28 1997-02-12 日本電気株式会社 入力増幅回路
US6008678A (en) * 1997-04-23 1999-12-28 Lucent Technologies Inc. Three-phase master-slave flip-flop
JP3180728B2 (ja) * 1997-07-25 2001-06-25 日本電気株式会社 半導体記憶装置
KR100272164B1 (ko) 1997-12-30 2000-11-15 윤종용 모드레지스터셋회로를갖는반도체장치
KR100319886B1 (ko) 1999-05-04 2002-01-10 윤종용 외부 어드레스에 의해 자동 리프레쉬 동작이 수행될 수 있는 테스트 모드를 갖는 동기식 디램 및 자동 리프레쉬 방법
KR100374637B1 (ko) 2000-10-24 2003-03-04 삼성전자주식회사 Ｊｅｄｅｃ 규격의 포스티드 카스 기능을 가지는 동기식반도체 메모리 장치
JP2004005821A (ja) 2002-05-31 2004-01-08 Toshiba Corp 同期型半導体記憶装置
JP4005535B2 (ja) * 2003-07-02 2007-11-07 松下電器産業株式会社 半導体記憶装置
DE102004050037B4 (de) 2003-10-09 2015-01-08 Samsung Electronics Co., Ltd. Speicherbauelement, Speichersystem und Betriebsmodussetzverfahren
KR100620645B1 (ko) 2004-04-13 2006-09-13 주식회사 하이닉스반도체 동기 및 비동기 병용 모드 레지스터 세트를 포함하는ｐｓｒａｍ
KR100625293B1 (ko) 2004-06-30 2006-09-20 주식회사 하이닉스반도체 높은 신뢰성을 갖는 반도체메모리소자 및 그를 위한구동방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050025960A (ko) * 2002-07-11 2005-03-14 어드밴스드 마이크로 디바이시즈, 인코포레이티드 모드 레지스터에서의 버스트 길이 설정 변화 없이 상이한버스트―길이 액세스들을 지원하는 ｄｒａｍ
KR20050055861A (ko) * 2003-12-09 2005-06-14 주식회사 하이닉스반도체 모드레지스터를 구비하는 반도체 메모리 소자 및 그 설정방법
KR20060040396A (ko) * 2004-11-05 2006-05-10 주식회사 하이닉스반도체 반도체 메모리 장치의 모드 레지스터 셋 신호 발생장치

Also Published As

Publication number Publication date
US20080002804A1 (en) 2008-01-03
KR20080001038A (ko) 2008-01-03
US7570729B2 (en) 2009-08-04

Similar Documents

Publication Publication Date Title
KR100312877B1 (ko) 반도체집적회로장치
KR100266633B1 (ko) 레벨 쉬프터 회로
KR100799132B1 (ko) 초기값변경이 가능한 모드레지스터셋회로.
US5623221A (en) Low noise MOSFET employing selective drive signals
KR100656463B1 (ko) 파워-업 회로 및 이를 포함하는 반도체 메모리 장치
US7005897B2 (en) Output circuit
JP2005135574A (ja) 相変化に基づくメモリ装置及びその動作方法
KR100492801B1 (ko) 리셋신호 발생회로 및 이를 이용한 불휘발성 강유전체메모리 장치
KR20040095892A (ko) 반도체 메모리의 테스트 모드 플래그 신호 발생 장치
JP2009076169A (ja) 半導体記憶装置
KR100223849B1 (ko) 반도체 메모리장치
US7636266B2 (en) Semiconductor memory apparatus capable of writing data at high speed
KR20030020124A (ko) 출력 드라이버 회로
KR20160107842A (ko) 반도체장치 및 반도체시스템
KR100531463B1 (ko) 반도체 장치의 테스트모드 제어회로
KR20020032081A (ko) 글로벌 입·출력라인 선택장치
KR100482367B1 (ko) 반도체 메모리장치의 데이터 출력버퍼 및 그 데이터출력방법
JPH09307410A (ja) ラッチ回路
KR960035285A (ko) 시리얼 억세스 메모리 제어 회로
KR100943862B1 (ko) 반도체 소자
KR100562978B1 (ko) 리페어 퓨즈 회로
KR100878298B1 (ko) 반도체 메모리 장치의 입출력 모드 선택 회로
KR100751660B1 (ko) 페이지 버퍼 회로의 안정적인 동작을 보장하는 플래시메모리 장치의 프리차지 제어 신호 발생기
KR100965765B1 (ko) 반도체 소자
JPH06350408A (ja) シュミット・トリガ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee