KR20160107842A - 반도체장치 및 반도체시스템 - Google Patents

반도체장치 및 반도체시스템 Download PDF

Info

Publication number
KR20160107842A
KR20160107842A KR1020150031283A KR20150031283A KR20160107842A KR 20160107842 A KR20160107842 A KR 20160107842A KR 1020150031283 A KR1020150031283 A KR 1020150031283A KR 20150031283 A KR20150031283 A KR 20150031283A KR 20160107842 A KR20160107842 A KR 20160107842A
Authority
KR
South Korea
Prior art keywords
pulse
mos transistor
semiconductor device
command
response
Prior art date
Application number
KR1020150031283A
Other languages
English (en)
Inventor
지정환
이근일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150031283A priority Critical patent/KR20160107842A/ko
Priority to US14/717,072 priority patent/US20160260470A1/en
Publication of KR20160107842A publication Critical patent/KR20160107842A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)

Abstract

반도체시스템은 커맨드 및 어드레스를 출력하는 컨트롤러; 및 상기 커맨드에 응답하여 제1 동작이 수행되는 경우 제1 내부커맨드에 응답하여 제1 동작회로에 포함된 제1 MOS 트랜지스터 및 제2 동작회로에 포함된 제2 MOS 트랜지스터를 턴온시키고, 상기 커맨드에 응답하여 제2 동작이 수행되는 경우 상기 어드레스로부터 생성된 주기신호에 응답하여 상기 제1 MOS 트랜지스터를 턴온시키는 반도체장치를 포함한다.

Description

반도체장치 및 반도체시스템{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR SYSTEM}
본 발명은 다수의 내부전압들의 레벨들을 조절할 수 있는 반도체장치 및 반도체시스템에 관한 것이다.
반도체장치는 내부에 데이터를 저장하기 위한 라이트동작을 수행하고, 내부에 저장된 데이터를 외부로 출력하기 위한 리드동작을 수행한다. 또한, 반도체장치는 내부에 저장된 데이터가 시간에 지남에 따라 소실되므로, 일정 시간마다 리프레쉬동작을 수행한다.
라이트동작, 리드동작 및 리프레쉬동작은 반도체장치 외부에서 인가되는 커맨드에 의해 각각 분리되어 수행된다. 따라서, 리프레쉬동작이 수행될 때 라이트동작 또는 리드동작에 관여된 회로들은 동작을 중단한다. 라이트동작 또는 리드동작에 관여된 회로들에 포함된 NMOS 트랜지스터 및 PMOS 트랜지스터들은 동작하지 않더라도 전원전압(VDD) 및 접지전압(VSS)을 포함한 전원을 공급받는다. NMOS 트랜지스터 및 PMOS 트랜지스터들이 동작 하지 않는 상태에서 전원이 공급되는 상태가 지속되면 NMOS 트랜지스터 및 PMOS 트랜지스터들의 특성이 열화된다.
본 발명은 MOS 트랜지스터들의 특성이 열화되는 것을 방지할 수 있는 반도체장치 및 반도체시스템을 제공한다.
이를 위해 본 발명은 커맨드 및 어드레스를 출력하는 컨트롤러; 및 상기 커맨드에 응답하여 제1 동작이 수행되는 경우 제1 내부커맨드에 응답하여 제1 동작회로에 포함된 제1 MOS 트랜지스터 및 제2 동작회로에 포함된 제2 MOS 트랜지스터를 턴온시키고, 상기 커맨드에 응답하여 제2 동작이 수행되는 경우 상기 어드레스로부터 생성된 주기신호에 응답하여 상기 제1 MOS 트랜지스터를 턴온시키는 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 커맨드를 출력하는 컨트롤러; 및 상기 커맨드에 응답하여 제1 동작이 수행되는 경우 제1 내부커맨드에 응답하여 제1 동작회로에 포함된 제1 MOS 트랜지스터 및 제2 동작회로에 포함된 제2 MOS 트랜지스터를 턴온시키고, 상기 커맨드에 응답하여 제2 동작이 수행되는 경우 주기신호에 응답하여 상기 제1 MOS 트랜지스터를 턴온시키는 반도체장치를 포함하는 반도체시스템을 제공한다.
또한, 본 발명은 제1 동작이 수행되는 경우 커맨드를 디코딩하여 생성된 제1 내부커맨드에 응답하여 제1 동작펄스로 전달하고, 제2 동작이 수행되는 경우 상기 커맨드를 디코딩하여 생성된 제2 내부커맨드에 응답하여 주기신호를 상기 제1 동작펄스로 전달하는 동작펄스선택부; 및 상기 제1 동작펄스에 응답하여 턴온되는 제1 MOS 트랜지스터를 포함하는 제1 동작회로를 포함하는 반도체장치를 제공한다.
본 발명에 의하면 동작하지 않는 회로에는 주기신호를 인가하여 내부에 포함된 MOS 트랜지스터의 특성이 열화되는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명에 의하면 동작하지 않더라도 MOS 트랜지스터의 특성 열화가 발생되지 않는 부분에는 주기신호가 전달되는 것을 차단하여 주기신호에 의한 전류소모가 발생하는 것을 차단할 수 있는 효과도 있다.
도 1은 본 발명의 일 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 2는 도 1에 도시된 반도체시스템에 포함된 동작펄스선택부의 일 실시예에 따른 회로도이다.
도 3은 도 1에 도시된 반도체시스템에 포함된 동작펄스전달제어부의 일 실시예에 따른 회로도이다.
도 4는 본 발명의 다른 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
도 5는 도 4에 도시된 반도체시스템에 포함된 동작펄스선택부의 일 실시예에 따른 회로도이다.
도 6은 도 4에 도시된 반도체시스템에 포함된 동작펄스전달제어부의 일 실시예에 따른 회로도이다.
도 7은 본 발명의 또 다른 실시예에 따른 반도체시스템의 구성을 도시한 블럭도이다.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체시스템은 제1 반도체장치(11) 및 제2 반도체장치(12)를 포함할 수 있다. 제1 반도체장치(11)는 커맨드(CMD) 및 어드레스(ADD)를 제2 반도체장치(12)에 인가할 수 있다. 커맨드(CMD) 및 어드레스(ADD)는 실시예에 따라서 동일한 라인을 통해 전송되도록 구현될 수도 있다. 제2 반도체장치(12)는 커맨드디코더(121), 주기신호생성부(122), 동작펄스선택부(123), 제1 동작회로(124), 동작펄스전달제어부(125) 및 제2 동작회로(126)를 포함할 수 있다.
커맨드디코더(121)는 제1 반도체장치(11)로부터 입력된 커맨드(CMD)를 디코딩하여 제1 내부커맨드(RDWT) 및 제2 내부커맨드(SREF)를 생성할 수 있다. 제1 내부커맨드(RDWT)는 리드동작 또는 라이트동작이 수행될 때 발생되는 적어도 하나의 펄스를 포함할 수 있다. 제2 내부커맨드(SREF)는 리프레쉬동작이 수행될 때 기설정된 논리레벨로 인에이블될 수 있다. 제1 내부커맨드(RDWT)는 리드동작 및 라이트동작에 한정하지 않고 실시예에 따라서, 제2 반도체장치(12)의 다양한 내부동작에서 인에이블되도록 설정될 수 있다. 제2 내부커맨드(SREF)는 셀프리프레쉬동작에 한정하지 않고 실시예에 따라서, 제2 반도체장치(12)의 다양한 내부동작에서 인에이블되도록 설정될 수 있다.
주기신호생성부(122)는 어드레스(ADD)를 입력받아 기설정된 주기마다 발생되는 펄스들을 포함하는 주기신호(PDS)를 생성할 수 있다. 주기신호(PDS)를 생성하기 위해 입력되는 어드레스(ADD)의 수 및 논리레벨조합은 실시예에 따라 다양하게 설정될 수 있다.
동작펄스선택부(123)는 제2 내부커맨드(SREF)에 응답하여 제1 내부커맨드(RDWT) 또는 주기신호(PDS)를 제1 동작펄스(OP1)로 전달할 수 있다. 좀 더 구체적으로, 동작펄스선택부(123)는 제2 내부커맨드(SREF)가 인에이블되는 경우 주기신호(PDS)를 제1 동작펄스(OP1)로 전달할 수 있고, 제2 내부커맨드(SREF)가 디스에이블되는 경우 제1 내부커맨드(RDWT)를 제1 동작펄스(OP1)로 전달할 수 있다. 동작펄스선택부(123)의 보다 구체적인 구성 및 동작은 도 2를 참고하여 후술한다.
제1 동작회로(124)는 리드동작 또는 라이트동작을 수행하기 위한 내부회로로 설정될 수 있다. 제1 동작회로(124)는 적어도 하나의 MOS 트랜지스터를 포함할 수 있다. 제1 동작회로(124)에 포함된 MOS 트랜지스터는 리드동작 또는 라이트동작이 수행되는 경우 제1 내부커맨드(RDWT)로부터 생성된 제1 동작펄스(OP1)에 응답하여 턴온될 수 있다. 제1 동작회로(124)에 포함된 MOS 트랜지스터는 셀프리프레쉬동작이 수행되는 경우 주기신호(PDS)로부터 생성된 제1 동작펄스(OP1)에 응답하여 주기적으로 턴온될 수 있다. 제1 동작회로(124)는 제1 동작펄스(OP1)로부터 제2 동작펄스(OP2)를 생성할 수 있다. 제1 동작회로(124)는 제1 동작펄스(OP1)를 제2 동작펄스(OP2)로 출력하거나, 제1 동작펄스(OP1)를 버퍼링하여 제2 동작펄스(OP2)를 생성할 수 있다. 제2 동작펄스(OP2)는 제1 동작펄스(OP1)에 포함된 펄스들을 모두 포함할 수 있다.
동작펄스전달제어부(125)는 제2 내부커맨드(SREF)에 응답하여 제2 동작펄스(OP2)가 제3 동작펄스(OP3)로 전달되는 것을 제어할 수 있다. 좀 더 구체적으로, 동작펄스전달제어부(125)는 제2 내부커맨드(SREF)가 인에이블되는 경우 제2 동작펄스(OP2)가 제3 동작펄스(OP3)로 전달되는 것을 차단하고, 제2 내부커맨드(SREF)가 디스에이블되는 경우 제2 동작펄스(OP2)를 제3 동작펄스(OP3)로 전달한다. 동작펄스전달제어부(125)는 제2 내부커맨드(SREF)가 인에이블되는 경우 제3 동작펄스(OP3)를 기설정된 논리레벨로 설정할 수 있다. 동작펄스전달제어부(125)의 보다 구체적인 구성 및 동작은 도 3을 참고하여 후술한다.
제2 동작회로(126)는 리드동작 또는 라이트동작을 수행하기 위한 내부회로이다. 제2 동작회로(126)는 적어도 하나의 MOS 트랜지스터를 포함한다. 제2 동작회로(126)에 포함된 MOS 트랜지스터는 리드동작 또는 라이트동작이 수행되는 경우 제1 내부커맨드(RDWT)로부터 생성된 제3 동작펄스(OP3)에 응답하여 턴온된다. 제2 동작회로(126)에 포함된 MOS 트랜지스터는 셀프리프레쉬동작이 수행되는 경우 기설정된 논리레벨로 설정된 제3 동작펄스(OP3)에 응답하여 턴오프 상태를 유지한다.
도 2를 참고하면 동작펄스선택부(123)는 인버터(IV21)와 낸드게이트들(NAND21, NAND22, NAND23)을 포함한다. 동작펄스선택부(123)는 셀프리프레쉬동작이 수행되어 제2 내부커맨드(SREF)가 로직하이레벨로 인에이블되는 경우 낸드게이트들(NAND22, NAND23)을 통해 주기신호(PDS)를 제1 동작펄스(OP1)로 전달한다. 한편, 동작펄스선택부(123)는 셀프리프레쉬동작이 수행되지 않아 제2 내부커맨드(SREF)가 로직로우레벨로 디스에이블되는 경우 제1 내부커맨드(RDWT)를 제1 동작펄스(OP1)로 전달한다.
도 3을 참고하면 동작펄스전달제어부(125)는 노어게이트(NOR31)를 포함한다. 동작펄스전달제어부(125)는 셀프리프레쉬동작이 수행되어 제2 내부커맨드(SREF)가 로직하이레벨로 인에이블되는 경우 제2 동작펄스(OP2)가 제3 동작펄스(OP3)로 전달되는 것을 차단하고, 제3 동작펄스(OP3)를 로직로우레벨로 설정한다. 한편, 동작펄스전달제어부(125)는 셀프리프레쉬동작이 수행되지 않아 제2 내부커맨드(SREF)가 로직로우레벨로 디스에이블되는 경우 제2 동작펄스(OP2)를 제3 동작펄스(OP3)로 전달한다.
이상 살펴본 바와 같이 구성된 반도체시스템의 동작을 살펴보되, 리드동작 또는 라이트동작이 수행되는 경우와 셀프리프레쉬동작이 수행되는 경우를 나누어 살펴보면 다음과 같다.
리드동작 또는 라이트동작이 수행되면 커맨드디코드(121)는 커맨드(CMD)를 디코딩하여 제1 내부커맨드(RDWT)를 생성한다. 제1 동작회로(124)에 포함된 MOS 트랜지스터는 제1 내부커맨드(RDWT)가 전달되어 생성된 제1 동작펄스(OP1)에 응답하여 리드동작 또는 라이트동작을 위해 턴온된다. 제1 동작펄스(OP1)는 제2 동작펄스(OP2)로 전달되고, 제2 동작펄스(OP2)는 제3 동작펄스(OP3)로 전달된다. 제2 동작회로(126)에 포함된 MOS 트랜지스터는 제3 동작펄스(OP3)에 응답하여 리드동작 또는 라이트동작을 위해 턴온된다.
셀프리프레쉬동작이 수행되면 커맨드디코드(121)는 커맨드(CMD)를 디코딩하여 제2 내부커맨드(SREF)를 생성한다. 제1 동작회로(124)에 포함된 MOS 트랜지스터는 주기신호(PDS)가 전달되어 생성된 제1 동작펄스(OP1)에 응답하여 주기적으로 턴온된다. 제3 동작펄스(OP3)는 제2 동작펄스(OP2)가 전달되어 생성되지 않고, 로직로우레벨로 설정된다. 제2 동작회로(126)에 포함된 MOS 트랜지스터는 로직로우레벨의 제3 동작펄스(OP3)에 응답하여 턴오프상태를 유지한다.
이상 살펴본 바와 같이 구성된 반도체시스템은 셀프리프레쉬동작이 수행되는 경우 제1 동작회로(124)에 포함된 MOS 트랜지스터는 주기신호(PDS)에 의해 주기적으로 턴온된다. 리드동작 또는 라이트동작에서만 턴온되는 제1 동작회로(124)에 포함된 MOS 트랜지스터가 셀프리프레쉬동작에서도 주기적으로 턴온되도록 함으로써, 제1 동작회로(124)에 포함된 MOS 트랜지스터가 턴오프 상태를 유지하여 특성이 열화되는 것을 방지할 수 있다. 한편, 제2 동작회로(126)는 셀프리프레쉬동작 중 동작할 필요가 없으므로, 제2 동작회로(126)에 포함된 MOS 트랜지스터는 로직로우레벨로 설정된 제3 동작펄스(OP3)에 의해 턴오프된 상태를 유지한다.
도 4에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 반도체시스템은 제1 반도체장치(41) 및 제2 반도체장치(42)를 포함할 수 있다. 제1 반도체장치(41)는 커맨드(CMD) 및 어드레스(ADD)를 제2 반도체장치(42)에 인가할 수 있다. 커맨드(CMD) 및 어드레스(ADD)는 실시예에 따라서 동일한 라인을 통해 전송되도록 구현될 수도 있다. 제2 반도체장치(42)는 커맨드디코더(421), 주기신호생성부(422), 동작펄스선택부(423), 제1 동작회로(424), 동작펄스전달제어부(425) 및 제2 동작회로(426)를 포함할 수 있다.
커맨드디코더(421)는 제1 반도체장치(41)로부터 입력된 커맨드(CMD)를 디코딩하여 제1 내부커맨드(RDWT) 및 제2 내부커맨드(PWDD)를 생성할 수 있다. 제1 내부커맨드(RDWT)는 리드동작 또는 라이트동작이 수행될 때 발생되는 적어도 하나의 펄스를 포함할 수 있다. 제2 내부커맨드(PWDD)는 파워다운모드동작이 수행될 때 기설정된 논리레벨로 인에이블될 수 있다. 제1 내부커맨드(RDWT)는 리드동작 및 라이트동작에 한정하지 않고 실시예에 따라서, 제2 반도체장치(42)의 다양한 내부동작에서 인에이블되도록 설정될 수 있다. 제2 내부커맨드(PWDD)는 파워다운모드동작에 한정하지 않고 실시예에 따라서, 제2 반도체장치(42)의 다양한 내부동작에서 인에이블되도록 설정될 수 있다.
주기신호생성부(422)는 어드레스(ADD)를 입력받아 기설정된 주기마다 발생되는 펄스들을 포함하는 주기신호(PDS)를 생성할 수 있다. 주기신호(PDS)를 생성하기 위해 입력되는 어드레스(ADD)의 수 및 논리레벨조합은 실시예에 따라 다양하게 설정될 수 있다.
동작펄스선택부(423)는 제2 내부커맨드(PWDD)에 응답하여 제1 내부커맨드(RDWT) 또는 주기신호(PDS)를 제1 동작펄스(OP1)로 전달할 수 있다. 좀 더 구체적으로, 동작펄스선택부(423)는 제2 내부커맨드(PWDD)가 인에이블되는 경우 주기신호(PDS)를 제1 동작펄스(OP1)로 전달할 수 있고, 제2 내부커맨드(PWDD)가 디스에이블되는 경우 제1 내부커맨드(RDWT)를 제1 동작펄스(OP1)로 전달할 수 있다. 동작펄스선택부(423)의 보다 구체적인 구성 및 동작은 도 5를 참고하여 후술한다.
제1 동작회로(424)는 리드동작 또는 라이트동작을 수행하기 위한 내부회로로 설정될 수 있다. 제1 동작회로(424)는 적어도 하나의 MOS 트랜지스터를 포함할 수 있다. 제1 동작회로(424)에 포함된 MOS 트랜지스터는 리드동작 또는 라이트동작이 수행되는 경우 제1 내부커맨드(RDWT)로부터 생성된 제1 동작펄스(OP1)에 응답하여 턴온될 수 있다. 제1 동작회로(424)에 포함된 MOS 트랜지스터는 파워다운모드동작이 수행되는 경우 주기신호(PDS)터로부터 생성된 제1 동작펄스(OP1)에 응답하여 주기적으로 턴온될 수 있다.
동작펄스전달제어부(425)는 제2 내부커맨드(PWDD)에 응답하여 제1 내부커맨드(RDWT)가 제2 동작펄스(OP2)로 전달되는 것을 제어할 수 있다. 좀 더 구체적으로, 동작펄스전달제어부(425)는 제2 내부커맨드(PWDD)가 인에이블되는 경우 제1 내부커맨드(RDWT)가 제2 동작펄스(OP2)로 전달되는 것을 차단하고, 제2 내부커맨드(PWDD)가 디스에이블되는 경우 제1 내부커맨드(RDWT)를 제2 동작펄스(OP2)로 전달한다. 동작펄스전달제어부(425)는 제2 내부커맨드(PWDD)가 인에이블되는 경우 제2동작펄스(OP2)를 기설정된 논리레벨로 설정할 수 있다. 동작펄스전달제어부(425)의 보다 구체적인 구성 및 동작은 도 6을 참고하여 후술한다.
제2 동작회로(426)는 리드동작 또는 라이트동작을 수행하기 위한 내부회로이다. 제2 동작회로(426)는 적어도 하나의 MOS 트랜지스터를 포함한다. 제2 동작회로(426)에 포함된 MOS 트랜지스터는 리드동작 또는 라이트동작이 수행되는 경우 제1 내부커맨드(RDWT)로부터 생성된 제2 동작펄스(OP2)에 응답하여 턴온된다. 제2 동작회로(426)에 포함된 MOS 트랜지스터는 파워다운모드동작이 수행되는 경우 기설정된 논리레벨로 설정된 제2 동작펄스(OP2)에 응답하여 턴오프 상태를 유지한다.
도 5를 참고하면 동작펄스선택부(423)는 인버터(IV51)와 낸드게이트들(NAND51, NAND52, NAND53)을 포함한다. 동작펄스선택부(423)는 파워다운모드동작이 수행되어 제2 내부커맨드(PWDD)가 로직하이레벨로 인에이블되는 경우 낸드게이트들(NAND52, NAND53)을 통해 주기신호(PDS)를 제1 동작펄스(OP1)로 전달한다. 한편, 동작펄스선택부(423)는 파워다운모드동작이 수행되지 않아 제2 내부커맨드(PWDD)가 로직로우레벨로 디스에이블되는 경우 제1 내부커맨드(RDWT)를 제1 동작펄스(OP1)로 전달한다.
도 6을 참고하면 동작펄스전달제어부(425)는 노어게이트(NOR61)를 포함한다. 동작펄스전달제어부(425)는 셀프리프레쉬동작이 수행되어 제2 내부커맨드(PWDD)가 로직하이레벨로 인에이블되는 경우 제1 내부커맨드(RDWT)가 제2 동작펄스(OP2)로 전달되는 것을 차단하고, 제2 동작펄스(OP2)를 로직로우레벨로 설정한다. 한편, 동작펄스전달제어부(425)는 셀프리프레쉬동작이 수행되지 않아 제2 내부커맨드(PWDD)가 로직로우레벨로 디스에이블되는 경우 제1 내부커맨드(RDWT)를 제2 동작펄스(OP2)로 전달한다.
이상 살펴본 바와 같이 구성된 반도체시스템의 동작을 살펴보되, 리드동작 또는 라이트동작이 수행되는 경우와 셀프리프레쉬동작이 수행되는 경우를 나누어 살펴보면 다음과 같다.
리드동작 또는 라이트동작이 수행되면 커맨드디코드(421)는 커맨드(CMD)를 디코딩하여 제1 내부커맨드(RDWT)를 생성한다. 제1 동작회로(424)에 포함된 MOS 트랜지스터는 제1 내부커맨드(RDWT)가 전달되어 생성된 제1 동작펄스(OP1)에 응답하여 리드동작 또는 라이트동작을 위해 턴온된다. 리드동작 또는 라이트동작이 수행될 때 제1 내부커맨드(RDWT)는 제2 동작펄스(OP2)로 전달된다. 제2 동작회로(126)에 포함된 MOS 트랜지스터는 제2 동작펄스(OP2)에 응답하여 리드동작 또는 라이트동작을 위해 턴온된다.
셀프리프레쉬동작이 수행되면 커맨드디코드(421)는 커맨드(CMD)를 디코딩하여 제2 내부커맨드(PWDD)를 생성한다. 제1 동작회로(424)에 포함된 MOS 트랜지스터는 주기신호(PDS)가 전달되어 생성된 제1 동작펄스(OP1)에 응답하여 주기적으로 턴온된다. 제2 동작펄스(OP2)는 제1 내부커맨드(RDWT)가 전달되어 생성되지 않고, 로직로우레벨로 설정된다. 제2 동작회로(426)에 포함된 MOS 트랜지스터는 로직로우레벨의 제2 동작펄스(OP2)에 응답하여 턴오프상태를 유지한다.
이상 살펴본 바와 같이 구성된 반도체시스템은 셀프리프레쉬동작이 수행되는 경우 제1 동작회로(424)에 포함된 MOS 트랜지스터는 주기신호(PDS)에 의해 주기적으로 턴온된다. 리드동작 또는 라이트동작에서만 턴온되는 제1 동작회로(424)에 포함된 MOS 트랜지스터가 파워다운모드동작에서도 주기적으로 턴온되도록 함으로써, 제1 동작회로(424)에 포함된 MOS 트랜지스터가 턴오프 상태를 유지하여 특성이 열화되는 것을 방지할 수 있다. 한편, 제2 동작회로(426)는 파워다운모드동작 중 동작할 필요가 없으므로, 제2 동작회로(426)에 포함된 MOS 트랜지스터는 로직로우레벨로 설정된 제2 동작펄스(OP2)에 의해 턴오프된 상태를 유지한다.
도 7에 도시된 바와 같이, 본 발명의 또 다른 실시예에 따른 반도체시스템은 제1 반도체장치(71) 및 제2 반도체장치(72)를 포함할 수 있다. 제1 반도체장치(71)는 커맨드(CMD)를 제2 반도체장치(72)에 인가할 수 있다. 제2 반도체장치(72)는 커맨드디코더(721), 주기신호생성부(722), 동작펄스선택부(723), 제1 동작회로(724), 동작펄스전달제어부(725) 및 제2 동작회로(726)를 포함할 수 있다.
커맨드디코더(721)는 제1 반도체장치(71)로부터 입력된 커맨드(CMD)를 디코딩하여 제1 내부커맨드(RDWT) 및 제2 내부커맨드(SREF)를 생성할 수 있다. 제1 내부커맨드(RDWT)는 리드동작 또는 라이트동작이 수행될 때 발생되는 적어도 하나의 펄스를 포함할 수 있다. 제2 내부커맨드(SREF)는 리프레쉬동작이 수행될 때 기설정된 논리레벨로 인에이블될 수 있다. 제1 내부커맨드(RDWT)는 리드동작 및 라이트동작에 한정하지 않고 실시예에 따라서, 제2 반도체장치(72)의 다양한 내부동작에서 인에이블되도록 설정될 수 있다. 제2 내부커맨드(SREF)는 셀프리프레쉬동작에 한정하지 않고 실시예에 따라서, 제2 반도체장치(72)의 다양한 내부동작에서 인에이블되도록 설정될 수 있다.
주기신호생성부(722)는 인에이블신호(EN)에 응답하여 기설정된 주기마다 발생되는 펄스들을 포함하는 주기신호(PDS)를 생성할 수 있다. 인에이블신호(EN)는 제2 반도체장치(72) 외부에서 입력되거나, 제2 반도체장치(72)의 내부에서 생성되도록 구현될 수 있다.
동작펄스선택부(723)는 제2 내부커맨드(SREF)에 응답하여 제1 내부커맨드(RDWT) 또는 주기신호(PDS)를 제1 동작펄스(OP1)로 전달할 수 있다. 좀 더 구체적으로, 동작펄스선택부(723)는 제2 내부커맨드(SREF)가 인에이블되는 경우 주기신호(PDS)를 제1 동작펄스(OP1)로 전달할 수 있고, 제2 내부커맨드(SREF)가 디스에이블되는 경우 제1 내부커맨드(RDWT)를 제1 동작펄스(OP1)로 전달할 수 있다.
제1 동작회로(724)는 리드동작 또는 라이트동작을 수행하기 위한 내부회로로 설정될 수 있다. 제1 동작회로(724)는 적어도 하나의 MOS 트랜지스터를 포함할 수 있다. 제1 동작회로(724)에 포함된 MOS 트랜지스터는 리드동작 또는 라이트동작이 수행되는 경우 제1 내부커맨드(RDWT)로부터 생성된 제1 동작펄스(OP1)에 응답하여 턴온될 수 있다. 제1 동작회로(724)에 포함된 MOS 트랜지스터는 셀프리프레쉬동작이 수행되는 경우 주기신호(PDS)터로부터 생성된 제1 동작펄스(OP1)에 응답하여 주기적으로 턴온될 수 있다. 제1 동작회로(724)는 제1 동작펄스(OP1)로부터 제2 동작펄스(OP2)를 생성할 수 있다. 제1 동작회로(724)는 제1 동작펄스(OP1)를 제2 동작펄스(OP2)로 출력하거나, 제1 동작펄스(OP1)를 버퍼링하여 제2 동작펄스(OP2)를 생성할 수 있다. 제2 동작펄스(OP2)는 제1 동작펄스(OP1)에 포함된 펄스들을 모두 포함할 수 있다.
동작펄스전달제어부(725)는 제2 내부커맨드(SREF)에 응답하여 제2 동작펄스(OP2)가 제3 동작펄스(OP3)로 전달되는 것을 제어할 수 있다. 좀 더 구체적으로, 동작펄스전달제어부(725)는 제2 내부커맨드(SREF)가 인에이블되는 경우 제2 동작펄스(OP2)가 제3 동작펄스(OP3)로 전달되는 것을 차단하고, 제2 내부커맨드(SREF)가 디스에이블되는 경우 제2 동작펄스(OP2)를 제3 동작펄스(OP3)로 전달한다. 동작펄스전달제어부(725)는 제2 내부커맨드(SREF)가 인에이블되는 경우 제3 동작펄스(OP3)를 기설정된 논리레벨로 설정할 수 있다.
제2 동작회로(726)는 리드동작 또는 라이트동작을 수행하기 위한 내부회로이다. 제2 동작회로(726)는 적어도 하나의 MOS 트랜지스터를 포함한다. 제2 동작회로(726)에 포함된 MOS 트랜지스터는 리드동작 또는 라이트동작이 수행되는 경우 제1 내부커맨드(RDWT)로부터 생성된 제3 동작펄스(OP3)에 응답하여 턴온된다. 제2 동작회로(726)에 포함된 MOS 트랜지스터는 셀프리프레쉬동작이 수행되는 경우 기설정된 논리레벨로 설정된 제3 동작펄스(OP3)에 응답하여 턴오프 상태를 유지한다.
본 실시예에 따른 반도체시스템은 도 1 내지 도3에 도시된 반도체시스템과 주기신호생성부의 구성을 제외하고는 동일하므로, 구체적인 동작에 대한 설명은 생략한다.
11: 제1 반도체장치 12: 제2 반도체장치
121: 커맨드디코더 122: 주기신호생성부
123: 동작펄스선택부 124: 제1 동작회로
125: 동작펄스전달제어부 126: 제2 동작회로

Claims (20)

  1. 커맨드 및 어드레스를 출력하는 컨트롤러; 및
    상기 커맨드에 응답하여 제1 동작이 수행되는 경우 제1 내부커맨드에 응답하여 제1 동작회로에 포함된 제1 MOS 트랜지스터 및 제2 동작회로에 포함된 제2 MOS 트랜지스터를 턴온시키고, 상기 커맨드에 응답하여 제2 동작이 수행되는 경우 상기 어드레스로부터 생성된 주기신호에 응답하여 상기 제1 MOS 트랜지스터를 턴온시키는 반도체장치를 포함하는 반도체시스템.
  2. 제 1 항에 있어서, 상기 제1 동작은 리드동작 또는 라이트동작으로 설정되는 반도체시스템.
  3. 제 1 항에 있어서, 상기 제2 동작은 셀프리프레쉬동작으로 설정되는 반도체시스템.
  4. 제 1 항에 있어서, 상기 제2 동작은 파워다운모드동작으로 설정되는 반도체시스템.
  5. 제 1 항에 있어서, 상기 반도체장치는
    상기 제1 동작이 수행되는 경우 상기 제1 내부커맨드를 상기 제1 MOS 트랜지스터를 턴온시키기 위한 제1 동작펄스로 전달하고, 상기 제2 동작이 수행되는 경우 상기 주기신호를 상기 제1 동작펄스로 전달하는 동작펄스선택부를 포함하는 반도체시스템.
  6. 제 5 항에 있어서, 상기 제1 동작회로는 상기 제1 동작펄스를 제2 동작펄스로 전달하는 반도체시스템.
  7. 제 6 항에 있어서, 상기 반도체장치는
    상기 제1 동작에서 상기 제2 동작펄스를 제3 동작펄스로 전달하고, 상기 제2 동작에서 상기 제3 동작펄스를 기설정된 논리레벨로 설정하는 동작펄스전달제어부를 더 포함하는 반도체시스템.
  8. 제 7 항에 있어서, 상기 제2 MOS 트랜지스터는 상기 제3 동작펄스에 응답하여 턴온되는 반도체시스템.
  9. 제 5 항에 있어서, 상기 반도체장치는
    상기 제1 동작에서 상기 제1 내부커맨드를 제2 동작펄스로 전달하고, 상기 제2 동작에서 상기 제2 동작펄스를 기설정된 논리레벨로 설정하는 동작펄스전달제어부를 더 포함하는 반도체시스템.
  10. 제 9 항에 있어서, 상기 제2 MOS 트랜지스터는 상기 제2 동작펄스에 응답하여 턴온되는 반도체시스템.
  11. 커맨드를 출력하는 컨트롤러; 및
    상기 커맨드에 응답하여 제1 동작이 수행되는 경우 제1 내부커맨드에 응답하여 제1 동작회로에 포함된 제1 MOS 트랜지스터 및 제2 동작회로에 포함된 제2 MOS 트랜지스터를 턴온시키고, 상기 커맨드에 응답하여 제2 동작이 수행되는 경우 주기신호에 응답하여 상기 제1 MOS 트랜지스터를 턴온시키는 반도체장치를 포함하는 반도체시스템.
  12. 제 11 항에 있어서, 상기 제1 동작은 리드동작 또는 라이트동작으로 설정되는 반도체시스템.
  13. 제 11 항에 있어서, 상기 제2 동작은 셀프리프레쉬동작 또는 파워다운모드동작으로 설정되는 반도체시스템.
  14. 제 11 항에 있어서, 상기 반도체장치는
    상기 제1 동작이 수행되는 경우 상기 제1 내부커맨드를 상기 제1 MOS 트랜지스터를 턴온시키기 위한 제1 동작펄스로 전달하고, 상기 제2 동작이 수행되는 경우 상기 주기신호를 상기 제1 동작펄스로 전달하는 동작펄스선택부를 포함하는 반도체시스템.
  15. 제 14 항에 있어서, 상기 제1 동작회로는 상기 제1 동작펄스를 제2 동작펄스로 전달하는 반도체시스템.
  16. 제 15 항에 있어서, 상기 반도체장치는
    상기 제1 동작에서 상기 제2 동작펄스를 상기 제2 MOS 트랜지스터를 턴온시키기 위한 제3 동작펄스로 전달하고, 상기 제2 동작에서 상기 제3 동작펄스를 기설정된 논리레벨로 설정하는 동작펄스전달제어부를 더 포함하는 반도체시스템.
  17. 제 14 항에 있어서, 상기 반도체장치는
    상기 제1 동작에서 상기 제1 내부커맨드를 상기 제2 MOS 트랜지스터를 턴온시키기 위한 제2 동작펄스로 전달하고, 상기 제2 동작에서 상기 제2 동작펄스를 기설정된 논리레벨로 설정하는 동작펄스전달제어부를 더 포함하는 반도체시스템.
  18. 제1 동작이 수행되는 경우 커맨드를 디코딩하여 생성된 제1 내부커맨드에 응답하여 제1 동작펄스로 전달하고, 제2 동작이 수행되는 경우 상기 커맨드를 디코딩하여 생성된 제2 내부커맨드에 응답하여 주기신호를 상기 제1 동작펄스로 전달하는 동작펄스선택부; 및
    상기 제1 동작펄스에 응답하여 턴온되는 제1 MOS 트랜지스터를 포함하는 제1 동작회로를 포함하는 반도체장치.
  19. 제 18 항에 있어서, 상기 제1 동작은 리드동작 또는 라이트동작으로 설정되는 반도체장치.
  20. 제 18 항에 있어서, 상기 제2 동작은 셀프리프레쉬동작 또는 파워다운모드동작으로 설정되는 반도체장치.
KR1020150031283A 2015-03-05 2015-03-05 반도체장치 및 반도체시스템 KR20160107842A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150031283A KR20160107842A (ko) 2015-03-05 2015-03-05 반도체장치 및 반도체시스템
US14/717,072 US20160260470A1 (en) 2015-03-05 2015-05-20 Semiconductor device and semiconductor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150031283A KR20160107842A (ko) 2015-03-05 2015-03-05 반도체장치 및 반도체시스템

Publications (1)

Publication Number Publication Date
KR20160107842A true KR20160107842A (ko) 2016-09-19

Family

ID=56850983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150031283A KR20160107842A (ko) 2015-03-05 2015-03-05 반도체장치 및 반도체시스템

Country Status (2)

Country Link
US (1) US20160260470A1 (ko)
KR (1) KR20160107842A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11514978B2 (en) 2020-08-12 2022-11-29 SK Hynix Inc. Electronic devices mitigating degradation of MOS transistors

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180060091A (ko) 2016-11-28 2018-06-07 삼성전자주식회사 메모리 장치의 구동 방법 및 메모리 시스템의 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11514978B2 (en) 2020-08-12 2022-11-29 SK Hynix Inc. Electronic devices mitigating degradation of MOS transistors

Also Published As

Publication number Publication date
US20160260470A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
US10242724B2 (en) Apparatuses and methods for voltage level control
US10566968B1 (en) Output driver, and semiconductor memory device and memory system having the same
US9330750B2 (en) Integrated circuit using method for setting level of reference voltage
KR100812936B1 (ko) 스탠바이 모드에서 누설전류가 감소된 내부전원전압발생회로
US7778100B2 (en) Internal voltage generation circuit of semiconductor memory device
US7956654B2 (en) Predriver and output driver circuit using the same
US9401218B2 (en) Fuse circuit and semiconductor apparatus including the same
KR20160107842A (ko) 반도체장치 및 반도체시스템
US20130162342A1 (en) Reference voltage generator of semiconductor integrated circuit
US20120170392A1 (en) Internal voltage generation circuit and semiconductor integrated circuit
US8767500B2 (en) Buffer circuit and word line driver using the same
US8922250B2 (en) Semiconductor device and semiconductor system including the same
US9424894B2 (en) Signal transfer circuit and operating method thereof
CN106158009B (zh) 执行初始化操作的半导体器件和半导体系统
US9190119B2 (en) Semiconductor devices having multi-channel regions and semiconductor systems including the same
US20140369150A1 (en) Column decoders
KR20180047209A (ko) 레퍼런스 선택 회로
US20120105139A1 (en) Integrated circuit
US8390368B2 (en) Internal voltage generating circuit
KR20100128642A (ko) 워드라인 구동회로
US10083726B2 (en) Input circuit and semiconductor device including the same
KR100940844B1 (ko) 반도체 메모리 장치의 센스앰프 구동회로
KR101188981B1 (ko) 반도체 소자의 고전압 제어 회로
KR20230116275A (ko) 전원 배선의 수를 저감하는 반도체 메모리 장치
KR100979117B1 (ko) 고속의 데이터 및 신호 송수신 장치 및 방법