KR100625293B1 - 높은 신뢰성을 갖는 반도체메모리소자 및 그를 위한구동방법 - Google Patents

Abstract

본 발명은 소자의 모드 기능을 설정하는 과정에서 약속되지 않은 코드가 인가되면 이전 상태를 유지하므로써, 약속되지 않은 코드가 인가되어 발생되는 칩의 오동작을 방지하기 위한 것으로, 이를 위한 본 발명으로 복수의 필드로 구성된 MRS를 통해 기능을 설정하는 반도체메모리소자에 있어서, 상기 필드들의 코드값을 인가받아 디코딩하기 위한 디코딩수단; 및 상기 디코딩수단의 복수의 출력신호 중 다수개가 활성화된 경우에는 출력신호인 기능 설정신호를 이전 상태로 유지하고, 상기 디코딩수단의 복수의 출력신호 중 하나만이 활성화된 경우에는 이에 해당하는 기능 설정신호를 활성화시키기 위한 출력수단을 구비하는 반도체메모리소자를 제공한다.

MRS(Mode Register Set), 예비코드(Reserved Code), 신뢰성, 글리치, 노이즈

Description

높은 신뢰성을 갖는 반도체메모리소자 및 그를 위한 구동방법{SEMICONDUCTOR MEMORY DEVICT WITH HIGH RELIABILITY AND OPERATION METHOD THERE FOR}

도 1 내지 도 3은 종래기술에 따른 MRS 기능 설정부의 내부회로도.

도 4는 본 발명의 일 실시예에 따른 MRS 기능 설정부의 내부 회로도.

도 5는 본 발명의 다른 실시예에 따른 MRS 기능 설정부의 내부 회로도.

* 도면의 주요 부분에 대한 부호의 설명

100 : 디코딩부

200 : 출력부

본 발명은 반도체 설계 기술에 관한 것으로, 특히 신뢰성 높은 동작을 갖는 반도체메모리소자에 관한 것이다.

일반적으로 레지스터 셋(REGISTER SET; 이하 'RS'라 함)은 DDR SDRAM의 동 작 중 특별한 기능들을 정의하기 위해서 사용된다. RS는 MRS(Mode Register Sets; 이하 "MRS"라 함)와 EMRS(Extend Mode Register Sets; 이하 "EMRS"라 함)로 구성된다. MRS와 EMRS는 모드레지스터 설정명령과 함께 어드레스핀에 인가된 값으로 DDR SDRAM 동작의 특별한 모드들이 설정되며, 설정된 MRS 및 EMRS는 다시 프로그래밍 하거나 소자의 전원이 오프(off)될 때 까지 유지된다.

표 1은 512M DDR2 SDRAM의 JEDEC 스펙에 따른 MRS의 커맨드 입력값이다.

상기 표 1를 살펴보면, 전술한 바와같이 반도체메모리소자는 MRS 내 필드를 나눠 특별한 기능을 정의하고, 각 필드에 입력된 코드값에 따라 모드의 기능을 설정한다. DLL, TM(mode), BT(Burst Type), PD(Active power down exit time)와 같은 모드의 기능은 1비트 어드레스로 정의되며, WR(Write recovery for autoprecharge, 이하 '쓰기레이턴시'라고 함), CAS Latency(이하 '카스레이턴시'라고 함), BL(Burst Length, 이하 '버스트랭스'라고 함)과 같은 모드의 기능은 1 비트 이상의 어드레스로 정의된다.

이와같이 1비트 이상의 코드값으로 기능을 정의한 경우에는 입력된 코드값을 디코딩하여 모드의 기능을 설정하는 과정이 필요한데, 이에 관해서는 도면을 참조하여 살펴보도록 한다.

도 1은 종래기술에 따른 MRS 기능 설정부의 내부 회로도로서, 버스트랭스를 설정하기 위한 어드레스 A0 ∼ A2를 디코딩하여 버스트랭스설정신호(BL4, BL8)를 생성한다.

한편, 도면에 도시된 바와같이, 각 어드레스 입력에 따라 모든 경우를 디코딩하여 버스트랭스설정신호(BL4, BL8)를 생성하는 것이 아니라, 특정 경우에만 출력신호가 활성화되도록 구현되어 있다.

상기 표 1의 버스트랭스를 살펴보면, 어드레스 A0 ∼ A2로 010b 또는 011b가 인가된 경우에만 버스트랭스가 설정되며, 이외의 경우는 예비코드(Reserved Code)로서 특정한 기능이 없다. 즉, 예비코드가 인가되는 경우에는 특정한 기능이 없으므로, 이에 대해 디코딩을 수행하지 않도록 구현된 것 이다.

또한, 도 2는 MRS 기능 설정부의 내부 회로도로서, 카스레이턴시를 설정하는 경우이며, 도 3은 쓰기레이턴시를 설정하는 경우이다.

도 2 및 도 3를 살펴보면, 도 1에서와 마찬가지로 인가된 어드레스의 코드값이 기능을 설정하는 경우에 대해서만 디코딩을 수행하고, 이외 예비코드에 대해서는 디코딩을 수행하지 않는 것을 알 수 있다.

한편, 전술한 바와같이 MRS 코드를 입력받고, 이를 디코딩하여 모드 기능을 설정하는 경우, 특정 기능이 정해지지 않은 예비코드가 인가되면 칩의 동작모드가 어느 기능으로 진입 할지 예측할 수 없어 칩이 동작하더라도 예상하지 못한 결과가 출력된다. 이와같은 칩의 예기치 못한 결과는 칩의 신뢰성을 떨어뜨린다.

예비코드의 인가는 노이즈나, 또는 글리치 등과 같은 내부적인 요인에 의해서도 이뤄질 수 있으며, 내부적 요인에 의해 인가된 예비코드 역시도 칩의 오동작을 유발시킨다.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 소자의 모드 기능을 설정하는 과정에서 약속되지 않은 코드가 인가되면 이전 상태를 유지하므로써, 약속되지 않은 코드가 인가되어 발생되는 칩의 오동작을 방지할 수 있는 반도체메모리소자를 제공하는데 그 목적이 있다.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 반도체메모리소자는 복수의 필드로 구성된 MRS를 통해 기능을 설정하는 반도체메모리소자에 있어서, 상기 필드들의 코드값을 인가받아 디코딩하기 위한 디코딩수단; 및 상기 디코딩수단의 복수의 출력신호 중 다수개가 활성화된 경우에는 출력신호인 기능 설정신호를 이전 상태로 유지하고, 상기 디코딩수단의 복수의 출력신호 중 하나만이 활성화된 경우에는 이에 해당하는 기능 설정신호를 활성화시키기 위한 출력수단을 구비한다.

본 발명의 다른 실시 예에 따른 반도체메모리소자의 구동방법은 반도체메모리소자의 모드의 기능을 정의하기 위해 MRS에 인가된 코드값을 디코딩하는 단계; 상기 디코딩된 코드값이 MRS에 정의된 경우인지 도는 정의되지 않은 경우인지를 판별하는 단계; 및 상기 판별단계에서 MRS에 정의된 경우에는 해당 기능 설정신호를 활성화시키고, 정의되지 않은 경우에는 이전 기능 설정신호를 유지시켜 출력시키는 단계를 갖는다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도 4는 본 발명의 일 실시예에 따른 MRS 기능 설정부의 내부 회로도로서, 버스트랭스를 설정하기 위한 어드레스 A0 ∼ A2를 디코딩하여 버스트랭스설정신호(BL4, BL8)를 생성한다.

도 4를 참조하면, MRS 디코딩부는 인가된 어드레스 A0 내지 A2를 디코딩하기 위한 디코딩부(100)와, 디코딩부(100)의 복수의 출력신호 중 하나만이 활성화된 경우에는 이에 해당하는 버스트랭스 설정신호를 활성화시키고, 디코딩부(100)의 복수의 출력신호 중 다수 개가 활성화된 경우에는 버스트랭스 설정신호를 이전 상태로 유지하기 위한 출력부(200)를 구비한다.

그리고 출력부(200)는 디코딩부(100)의 출력신호를 각각의 셋신호로 가지며, 다른 출력신호를 리셋신호로 갖는 RS 래치(220, 240)로 구현된다. RS 래치는 크로스 커플드된 낸드게이트로 구현되어 있다.

한편, 종래기술에 따른 디코딩부(도 1 참조)와 비교하여 보면, 디코딩부(100)는 종래와 동일하되 각 신호의 출력부분에 인버터가 없는 점만이 다르다. 즉, 종래에는 코드가 입력되면, 해당 버스트랭스 설정신호가 논리레벨 'H'로 활성화시켜 출력시킨 반면, 본 발명에 따른 디코딩부는 해당 버스트랭스 설정신호를 논리레벨 'L'로 출력시킨다.

따라서, 디코딩부(100)의 활성화된 출력신호를 셋신호로 갖는 RS래치 220 또는 240는 해당 버스트랭스 설정신호를 활성화시키며, 활성화된 디코딩부의 출력신호를 리셋신호로 갖는 RS래치 220 또는 240는 해당 버스트랭스 설정신호를 비활성화시킨다. 또한, 디코딩부(100)의 출력신호가 모두 활성화된 경우에 RS래치 220 또는 240는 이전 출력상태를 유지한다.

그러므로, 예비코드가 인가되면 디코딩부(100)의 출력신호가 모두 비활성화되어, RS 래치 220 또는 240의 입력신호인 셋신호와 리셋신호가 모두 활성화되므로 RS래치 220 또는 240는 이전 출력상태를 유지하게 된다. 즉, 종래기술에 따른 MRS 기능 설정부와 비교하여 보면, 본 발명에 따른 MRS 기능 설정부는 RS래치로 구현된 출력부를 더 구비하므로써, 예비코드가 인가된 경우에는 이전의 버스트랭스설정신호를 출력한다. 따라서, 특정한 기능이 정의되지 않은 예비코드가 인가되어도 예상치 못한 결과가 발생되지 않으므로, 본 발명에 따른 반도체메모리소자는 신뢰성 높은 동작을 갖는다.

도 5는 본 발명의 다른 실시예에 따른 MRS 기능 설정부의 내부회로도로서, 쓰기레이턴시 설정신호를 생성한다.

도 5를 참조하면, 출력부(200)가 RS래치(280)와 리셋신호생성부(260)로 이뤄진 것을 알 수 있는데, 이는 RS래치(280)에 입력되는 리셋신호가 복수개이기 때문에, 복수의 리셋신호 중 한비트가 활성화될 경우 RS래치를 리셋시키기 위한 것이다. 따라서, 도면에는 도시되지 않았으나, 복수의 리셋신호가 RS래치로 직접 인가되도록 구현할 수 있다.

전술한 본 발명에 따른 반도체메모리소자는 MRS의 필드로 예비코드가 인가되거나, 노이즈 또는 글리치가 발생하더라도 이전의 기능 설정을 유지하므로 정상적인 동작모드를 유지한다. 따라서, 예비코드의 인가로 인한 칩의 오동작을 방지할 수있어, 신뢰성 높은 칩의 동작을 얻을 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

전술한 본 발명은 MRS를 통해 반도체메모리소자의 모드 기능을 설정할 때, 정의되지 않은 예비코드가 인가되면 이전에 설정된 기능을 유지하도록 하여, 내부에서 발생되는 노이즈나 글리츠 등에 의해 발생되는 예비코드로 인한 칩의 오동작을 방지한다. 즉, 칩의 신뢰성을 향상시킨다.

Claims (4)

1. 복수의 필드로 구성된 MRS를 통해 기능을 설정하는 반도체메모리소자에 있어서,

   상기 필드들의 코드값을 인가받아 디코딩하기 위한 디코딩수단; 및

   상기 디코딩수단의 복수의 출력신호 중 다수개가 비활성화된 경우에는 출력신호인 기능 설정신호를 이전 상태로 유지하고, 상기 디코딩수단의 복수의 출력신호 중 하나만이 활성화된 경우에는 이에 해당하는 기능 설정신호를 활성화시키기 위한 출력수단

   을 구비하는 반도체메모리소자.
2. 제1항에 있어서,

   상기 출력수단은 상기 디코딩수단의 출력신호 중 해당 출력신호를 셋신호로 가지며, 이외 출력신호를 리셋신호로 갖는 복수의 RS 래치로 구현되는 것을 특징으로 하는 반도체메모리소자.
3. 제2항에 있어서,

   상기 RS래치는 크로스 커플드된 낸드게이트로 구현되는 것을 특징으로 하는 반도체메모리소자.
4. 반도체메모리소자의 모드의 기능을 정의하기 위해 MRS에 인가된 코드값을 디코딩하는 단계;

   상기 디코딩된 코드값이 MRS에 정의된 경우인지, 또는 정의되지 않은 경우인지를 판별하는 단계; 및

   상기 판별단계에서 MRS에 정의된 경우에는 해당 기능 설정신호를 활성화시키고, 정의되지 않은 경우에는 이전 기능 설정신호를 유지시켜 출력시키는 단계

   를 갖는 반도체메모리소자의 구동방법.

Images