JP4112754B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4112754B2 JP4112754B2 JP23603099A JP23603099A JP4112754B2 JP 4112754 B2 JP4112754 B2 JP 4112754B2 JP 23603099 A JP23603099 A JP 23603099A JP 23603099 A JP23603099 A JP 23603099A JP 4112754 B2 JP4112754 B2 JP 4112754B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- internal clock
- signal
- internal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、位相の異なる複数個のクロック信号がそれぞれ対応する内部回路に供給され、これら内部回路が対応するそれぞれのクロック信号に基づいて動作制御される半導体記憶装置に関するものである。
【０００２】
近年、半導体集積回路装置、例えば半導体記憶装置においては、さらなる高速化が求められている。特に、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）では、０°と、１８０°の位相を持つ２種類の外部クロック信号を入力し、これら２種類の外部クロック信号に基づいて０°と、１８０°の位相を持つ２種類の内部クロック信号を生成する。そして、この位相の相違する２つの内部クロック信号を用いてチップ内の各内部回路を制御して高速化を図ることが提案されている。
【０００３】
これら各内部回路は位相が相違する複数の内部クロック信号でそれぞれ制御されることから、各内部回路の間において常に同一の条件で動作が開始され停止される必要がある。そのために、複数の内部クロック信号は、常に一定の関係で発生・消失したりする必要がある。
【０００４】
【従来の技術】
従来のＳＤＲＡＭは、外部装置としてのＳＤＲＡＭコントローラから１つの外部クロック信号に基づいて内部クロック信号を生成し、その内部クロック信号を動作制御信号として各内部回路に供給している。また、ＳＤＲＡＭは、ＳＤＲＡＭコントローラから外部パワーダウン信号（クロックイネーブル信号）を入力する。外部パワーダウン信号は、内部クロック信号の活性・非活性化を制御する。つまり、外部パワーダウン信号がＬレベルのとき、外部クロック信号が入力されていても内部クロック信号の生成を停止するようになっている。反対に、外部パワーダウン信号がＨレベルのとき、外部クロック信号に基づいて内部クロック信号を生成するようになっている。
【０００５】
図１５は、外部クロック信号と外部パワーダウン信号（クロックイネーブル信号）を入力し内部クロック信号を生成し出力する従来のクロックバッファ回路部のブロック回路図を示す。
【０００６】
図１５において、クロック信号入力バッファ９１はカレントミラー形の入力バッファであって、ＳＤＲＡＭコントローラから外部クロック信号CLK を入力し同外部クロック信号CLK と同相の内部クロック信号CLKMZ を図示しない各内部回路に出力する。クロック信号入力バッファ９１は、イネーブル信号ENZ を入力する。そして、クロック信号入力バッファ９１は、イネーブル信号ENZ がＨレベルのときには活性化され、イネーブル信号ENZ がＬレベルのときには非活性となる。
【０００７】
つまり、イネーブル信号ENZ がＨレベルのときには、クロック信号入力バッファ９１は、外部クロック信号CLK に基づいて内部クロック信号CLKMZ を出力する。反対に、イネーブル信号ENZ がＬレベルのときには、クロック信号入力バッファ９１は、外部クロック信号CLK が入力されていても、図１６に示すように、内部クロック信号CLKMZ の出力を停止する。
【０００８】
このイネーブル信号ENZ は、パワーダウン信号入力バッファ９２、クロック信号監視用入力バッファ９３、ラッチ回路９４及びイネーブル信号生成回路９５にて生成されている。
【０００９】
パワーダウン信号入力バッファ９２は、カレントミラー形の入力バッファであって、ＳＤＲＡＭコントローラから外部パワーダウン信号CKE を入力し同外部パワーダウン信号CKE と同相のメインパワーダウン信号CKEMZ を出力する。すなわち、外部パワーダウン信号CKE がＨレベルのとき（非パワーダウン状態）、パワーダウン信号入力バッファ９２はＨレベルのメインパワーダウン信号CKEMZ を出力する。また、外部パワーダウン信号CKE がＬレベルのとき（パワーダウン状態）、パワーダウン信号入力バッファ９２はＬレベルのメインパワーダウン信号CKEMZ を出力する。
【００１０】
クロック信号監視用入力バッファ９３は、カレントミラー形の入力バッファであって、ＳＤＲＡＭコントローラから外部クロック信号CLK を入力し同外部クロック信号CLK と同相の監視用内部クロック信号CLKSZ を出力する。また、クロック信号監視用入力バッファ９３は、前記メインパワーダウン信号CKEMZ と前記イネーブル信号ENZ を入力する。そして、同監視用入力バッファ９３は、メインパワーダウン信号CKEMZ 及びイネーブル信号ENZ の少なくともいずれかがＨレベルのときには活性化され、メインパワーダウン信号CKEMZ 及びイネーブル信号ENZ が共にＬレベルのときには非活性となる。
【００１１】
つまり、活性のときには、クロック信号監視用入力バッファ９３は、外部クロック信号CLK に基づいて監視用内部クロック信号CLKSZ を出力する。反対に、非活性のときには、クロック信号監視用入力バッファ９３は、外部クロック信号CLK が入力されていても、図１６に示すように、監視用内部クロック信号CLKSZ の出力を停止する。
【００１２】
ラッチ回路９４は、前記メインパワーダウン信号CKEMZ と監視用内部クロック信号CLKSZ とを入力する。そして、ラッチ回路９４は、監視用内部クロック信号CLKSZ のＬレベルからＨレベルの立ち上がりに応答してそのときのメインパワーダウン信号CKEMZ の状態（Ｈレベル又はＬレベルの状態）を保持し、その保持したメインパワーダウン信号CKEMZ の状態を内部パワーダウン信号CKECZ として出力する。
【００１３】
したがって、監視用内部クロック信号CLKSZ がＬレベルからＨレベルの立ち上がったときにメインパワーダウン信号CKEMZ がＨレベルのときには、ラッチ回路９４はＨレベルの内部パワーダウン信号CKECZ を出力する。また、監視用内部クロック信号CLKSZ がＬレベルからＨレベルの立ち上がったときにメインパワーダウン信号CKEMZ がＬレベルのときには、ラッチ回路９４はＬレベルの内部パワーダウン信号CKECZ を出力する。
【００１４】
イネーブル信号生成回路９５は、内部パワーダウン信号CKECZ と監視用内部クロック信号CLKSZ を入力する。イネーブル信号生成回路９５は、監視用内部クロック信号CLKSZ がＬレベルのとき、そのときの内部パワーダウン信号CKECZ をラッチしその内部パワーダウン信号CKECZ をイネーブル信号ENZ として出力する。また、イネーブル信号生成回路９５は、監視用内部クロック信号CLKSZ がＨレベルのとき、既にラッチしている内部パワーダウン信号CKECZ をイネーブル信号ENZ として出力する。
【００１５】
つまり、イネーブル信号生成回路９５は、内部パワーダウン信号CKECZ がＬレベルのとき、Ｌレベルのイネーブル信号ENZ を出力し、内部パワーダウン信号CKECZ がＨレベルのとき、Ｈレベルのイネーブル信号ENZ を出力する。
【００１６】
このイネーブル信号ENZ は、前記したようにクロック信号入力バッファ９１に出力される。つまり、クロック信号入力バッファ９１は、内部パワーダウン信号CKECZ がＨレベルのときには、外部クロック信号CLK に基づいて内部クロック信号CLKMZ を出力する。反対に、クロック信号入力バッファ９１は、内部パワーダウン信号CKECZ がＬレベルのときには、外部クロック信号CLK が入力されていても、図１６に示すように、内部クロック信号CLKMZ の出力を停止する。
【００１７】
【発明が解決しようとする課題】
近年、データバスのさらなる高速化が求められ、この種のＳＤＲＡＭにおいても、その内部動作の高速化への要求がますます高まっている。そこで、その要求に応えるＳＤＲＡＭとしてＤＤＲ（Double-Data-Rate）ＳＤＲＡＭが提案されている。
【００１８】
ＤＤＲ ＳＤＲＡＭは、１８０°位相の異なる２つの外部クロック信号を入力し、その２つの外部クロック信号に対してそれぞれ互いに１８０°位相の異なる内部クロック信号を生成する。そして、この２つの位相の異なる内部クロック信号の一方の内部クロック信号の立ち上がりで動作する内部回路と、他方の内部クロック信号の立ち上がりで動作する内部回路をチップ内に設け、それぞれデータ処理を分担させることによって高速化を図っている。
【００１９】
ところで、この２つの位相の異なる内部クロック信号において、それぞれの発生及び消失のタイミングは、それぞれ変動することなく常に一定の関係をもって発生及び消失することが望ましい。
【００２０】
つまり、例えば、一方の内部クロック信号が他方の内部クロック信号より常に先に発生及び消失する常に一定の関係を有する場合、一方の内部クロック信号で動作する内部回路と、他方の内部クロック信号で動作する内部回路との間では、動作処理数が常に一定の関係が成立することから、以後行う両内部回路の処理動作は常に同じ条件で処理動作が遂行される。
【００２１】
これに対して、一方の内部クロック信号と他方の内部クロック信号との間でその発生及び消失の後先がそれぞれその時々で変動する場合には、一方の内部クロック信号で動作する内部回路と、他方の内部クロック信号で動作する内部回路との間では、動作処理数が不定となり、以後行う両内部回路の処理動作は条件が異なり支障をきたして処理不能となるおそれがあるからである。
【００２２】
ところで、２つの位相の異なる内部クロック信号は、それぞれの外部クロック信号入力バッファにて生成される。これら外部クロック信号入力バッファは、外部装置から入力されるパワーダウン信号がＨレベルのときには活性化され、パワーダウン信号がＬレベルのときには非活性となる。つまり、各内部クロック信号の発生及び消失のタイミングは、パワーダウン信号によって決定される。
【００２３】
しかしながら、パワーダウン信号のＬレベルからＨレベルへの立ち上がり及びＨレベルからＬレベルへの立ち下がりのそれぞれ切り替わるタイミングは、外部クロック信号に関係なく行われる。その結果、切り替わるタイミングによって、一方の内部クロック信号が他方の内部クロック信号より先に発生及び消失したり、反対に一方の内部クロック信号が他方の内部クロック信号より後に発生及び消失したりする。すなわち、一方の内部クロック信号と他方の内部クロック信号との間における発生及び消失のタイミングは、常に一定の関係はなくパワーダウン信号によって変動する。
【００２４】
そこで、ＤＤＲ ＳＤＲＡＭでは、この２つの位相の異なる内部クロック信号を使用してそれぞれの内部回路を確実に動作させるには、両内部クロック信号の間において、それぞれの発生及び消失のタイミングをそれぞれ変動することなく常に一定の関係をもって発生及び消失することが望まれている。
【００２５】
本発明の目的は、外部から相互に位相が異なる複数のクロック信号を入力する半導体記憶装置において、これら入力した外部クロック信号から内部クロック信号を好適に生成し、これら内部クロック信号に基づき各内部回路をそれぞれ好適に制御することのできる半導体記憶装置を提供することにある。
【００２６】
【課題を解決するための手段】
【００３２】
請求項１に記載の発明によれば、第１内部クロック信号を生成するための内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が非活性から活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を発生させる。また、内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、前記内部クロック信号に応答して第１イネーブル信号として第１イネーブル信号生成回路により保持されて出力される。この第１イネーブル信号は、内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と内部クロック信号とが入力される第１ゲート回路により第１内部クロック信号が発生される。
【００３３】
従って、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生タイミングは変動することなく一定の位相関係をもって発生させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、常に一定の条件下で処理動作を開始させることができる。
【００３４】
請求項２に記載の発明によれば、第１内部クロック信号を生成するための内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が活性から非活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を消失させる。また、内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、前記内部クロック信号に応答して第１イネーブル信号として第１イネーブル信号生成回路により保持されて出力される。この第１イネーブル信号は、内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と内部クロック信号とが入力される第１ゲート回路により第１内部クロック信号が消失される。
【００３５】
従って、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの消失タイミングは変動することなく一定の位相関係をもって消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、常に一定の条件下で処理動作を停止させることができる。
【００３６】
請求項３に記載の発明によれば、第１内部クロック信号を生成するための内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が非活性から活性、及び、活性から非活性に切り替わると、その切り替わりタイミングに関係なく、一定の位相関係で第１及び第２内部クロック信号を発生及び消失させる。また、内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、前記内部クロック信号に応答して第１イネーブル信号として第１イネーブル信号生成回路により保持されて出力される。この第１イネーブル信号は、内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と内部クロック信号とが入力される第１ゲート回路により第１内部クロック信号が発生及び消失される。
【００３７】
従って、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生及び消失タイミングは変動することなく一定の位相関係をもって発生及び消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、常に一定の条件下で処理動作を開始及び停止させることができる。
【００３８】
請求項４に記載の発明によれば、内部クロック信号出力制御回路は常に第１内部クロック信号を発生させた後に第２内部クロック信号を発生させる。
従って、第１及び第２内部クロック信号の間において、それぞれの発生タイミングは変動することなく常に第１内部クロック信号を先に発生させることができることから、常に第１内部クロック信号で動作する内部回路の処理動作を先に開始させることができる。
【００３９】
請求項５に記載の発明によれば、内部クロック信号出力制御回路は常に第１内部クロック信号を消失させた後に第２内部クロック信号を消失させる。
従って、第１及び第２内部クロック信号の間において、それぞれの発生タイミングは変動することなく常に第１内部クロック信号を先に消失させることができることから、常に第１内部クロック信号で動作する内部回路の処理動作を先に停止させることができる。
【００４０】
請求項６に記載の発明によれば、ラッチ回路により第１クロック信号入力バッファからの内部クロック信号の立ち上がりに応答して内部パワーダウン信号がラッチされる。また、第１イネーブル信号生成回路により内部クロック信号の立ち下がりに応答して第１イネーブル信号が保持される。また、第２イネーブル信号生成回路により内部クロック信号の立ち上がりに応答して第２イネーブル信号が保持される。
【００４１】
従って、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生及び消失タイミングは変動することなく一定の位相関係をもって発生及び消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、一定の条件下で処理動作を開始及び停止させることができる。
【００４２】
請求項７に記載の発明によれば、第１内部クロック信号を生成するための第３内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号を生成するための第４内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が非活性から活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を発生させる。また、第３内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、前記第１内部クロック信号に応答して第１イネーブル信号として第１イネーブル信号生成回路により保持されて出力される。この第１イネーブル信号が、第４内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と第３内部クロック信号とが入力される第１ゲート回路により第１内部クロック信号が発生される。また、第２イネーブル信号と第４内部クロック信号とが入力される第２ゲート回路により第２内部クロック信号が発生される。
【００４３】
請求項８に記載の発明によれば、第１内部クロック信号を生成するための第３内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号を生成するための第４内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が活性から非活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を消失させる。また、第３内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、前記第１内部クロック信号に応答して第１イネーブル信号として第１イネーブル信号生成回路により保持されて出力される。この第１イネーブル信号が、第４内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と第３内部クロック信号とが入力される第１ゲート回路により第１内部クロック信号が消失される。また、第２イネーブル信号と第４内部クロック信号とが入力される第２ゲート回路により第２内部クロック信号が消失される。
【００４４】
請求項９に記載の発明によれば、第１内部クロック信号を生成するための第３内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号を生成するための第４内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が非活性から活性、及び、活性から非活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を発生及び消失させる。また、第３内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、前記第１内部クロック信号に応答して第１イネーブル信号として第１イネーブル信号生成回路により保持されて出力される。この第１イネーブル信号が、第４内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と第３内部クロック信号とが入力される第１ゲート回路により第１内部クロック信号が発生及び消失される。また、第２イネーブル信号と第４内部クロック信号とが入力される第２ゲート回路により第２内部クロック信号が発生及び消失される。
【００４９】
請求項１０に記載の発明によれば、第１内部クロック信号を生成するための第３内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号を生成するための第４内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が非活性から活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を発生及び消失させる。また、第３内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、第１イネーブル信号生成回路により第３内部クロック信号に応答して第１イネーブル信号として保持されて出力される。また、ラッチ回路によりラッチされた第２の内部パワーダウン信号が、第４内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と第３内部クロック信号とに基づいて第１ゲート回路により第１内部クロック信号が発生される。第２イネーブル信号と第４内部クロック信号とに基づいて第２ゲート回路により第２内部クロック信号が発生される。さらに、第２イネーブル信号とラッチ回路がラッチした第２の内部パワーダウン信号とを受け取る第３ゲート回路は、それらにより生成した第３イネーブル信号を第１及び第２クロック信号入力バッファに対して活性・非活性制御するために供給する。
【００５０】
請求項１１に記載の発明によれば、第１内部クロック信号を生成するための第３内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号を生成するための第４内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が活性から非活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を発生及び消失させる。また、第３内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、第１イネーブル信号生成回路により第３内部クロック信号に応答して第１イネーブル信号として保持されて出力される。また、ラッチ回路によりラッチされた第２の内部パワーダウン信号が、第４内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と第３内部クロック信号とに基づいて第１ゲート回路により第１内部クロック信号が消失される。第２イネーブル信号と第４内部クロック信号とに基づいて第２ゲート回路により第２内部クロック信号が消失される。さらに、第２イネーブル信号とラッチ回路がラッチした第２の内部パワーダウン信号とを受け取る第３ゲート回路は、それらにより生成した第３イネーブル信号を第１及び第２クロック信号入力バッファに対して活性・非活性制御するために供給する。
【００５１】
請求項１２に記載の発明によれば、第１内部クロック信号を生成するための第３内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号を生成するための第４内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が非活性から活性、及び活性から非活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を発生及び消失させる。また、第３内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、第１イネーブル信号生成回路により第３内部クロック信号に応答して第１イネーブル信号として保持されて出力される。また、ラッチ回路によりラッチされた第２の内部パワーダウン信号が、第４内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と第３内部クロック信号とに基づいて第１ゲート回路により第１内部クロック信号が発生及び消失される。第２イネーブル信号と第４内部クロック信号とに基づいて第２ゲート回路により第２内部クロック信号が発生及び消失される。さらに、第２イネーブル信号とラッチ回路がラッチした第２の内部パワーダウン信号とを受け取る第３ゲート回路は、それらにより生成した第３イネーブル信号を第１及び第２クロック信号入力バッファに対して活性・非活性制御するために供給する。
請求項１３に記載の発明によれば、内部パワーダウン信号が、ラッチ回路により第３内部クロック信号の立ち上がりに応答してラッチされる。また、ラッチ回路によりラッチされた第２の内部パワーダウン信号が、第１イネーブル信号生成回路により第３内部クロック信号の立ち下がりに応答して第１イネーブル信号として保持されて出力される。また、ラッチ回路によりラッチされた第２の内部パワーダウン信号が、第４内部クロック信号の立ち上がりに応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。
【００５２】
従って、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生及び消失タイミングは変動することなく一定の位相関係をもって発生及び消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、一定の条件下で処理動作を開始及び停止させることができる。
【００５３】
【発明の実施の形態】
以下、本発明をＤＤＲ ＳＤＲＡＭに具体化した一実施形態を図面に従って説明する。
【００５４】
図１は、ＤＤＲ ＳＤＲＡＭの概略を説明するためのブロック図である。
ＤＤＲ ＳＤＲＡＭは、クロックバッファ回路部１、コマンドデコーダ回路部２、アドレスバッファ回路部３、入出力データ回路部４、コントロール信号ラッチ回路部５、モードレジスタ回路部６、コラムアドレスカウンタ回路部７、ＤＬＬ回路部８及びＤＲＡＭコア回路部９等を有する。
【００５５】
クロックバッファ回路部１は、外部パワーダウン信号CKE 及び互いに１８０°の位相差を有する第１及び第２外部クロック信号CLK1，CLK2を外部装置から入力する。クロックバッファ回路部１は、外部パワーダウン信号CKE がＨレベルのとき（非パワーダウン状態）、第１及び第２外部クロック信号CLK1，CLK2をそれぞれ同相の第１及び第２内部クロック信号CLKM1 ，CLKM2 として出力する。また、クロックバッファ回路部１は、外部パワーダウン信号CKE がＬレベルのとき（パワーダウン状態）、第１及び第２外部クロック信号CLK1，CLK2に基づく第１及び第２内部クロック信号CLKM1 ，CLKM2 を出力しないようになっている。クロックバッファ回路部１は、外部パワーダウン信号CKE 及び第１、第２内部クロック信号CLKM1 ，CLKM2 をコマンドデコーダ回路部２に出力するとともに、ＤＬＬ回路部８に出力する。
【００５６】
コマンドデコーダ回路部２は、クロックバッファ回路部１からの第１及び第２内部クロック信号CLKM1 ，CLKM2 に応答して、外部装置から外部コマンドCOM を入力する。外部コマンドCOM は、本実施形態では、コラムアドレスストローブ信号CAS 、ライトイネーブル信号WE、チップセレクト信号CS、ロウアドレスストローブ信号RAS 及びオートプリチャージイネーブル信号APとから構成されている。そして、コマンドデコーダ回路部２は、外部パワーダウン信号CKE 及び第１及び第２内部クロック信号CLKM1 ，CLKM2 に応答して、その時に外部コマンドCOM 、すなわち、各信号CAS ，WE，CS，RAS ，APの状態（Ｈレベル又はＬレベル）からライトコマンド、リードコマンド、リフレッシュコマンド等の各種のコマンドをデコードする。そして、コマンドデコーダ回路部２は外部コマンドCOM からこれらデコードした各種コマンドを内部コマンド及びイネーブル信号等としてアドレスバッファ回路部３、入出力データ回路部４、コントロール信号ラッチ回路部５及びモードレジスタ回路部６に出力する。
【００５７】
アドレスバッファ回路部３は、コマンドデコーダ回路部２からの内部コマンドに基づいて外部装置からアドレス信号A0〜A11 とバンクアドレス信号BA0 ，BA1 を入力する。アドレスバッファ回路部３は、入力したアドレス信号A0〜A11 及びバンクアドレス信号BA0 ，BA1 に基づくアドレスデータをコントロール信号ラッチ回路部５、モードレジスタ回路部６及びコラムアドレスカウンタ回路部７に出力する。また、アドレスバッファ回路部３は、アドレス信号A0〜A11 に基づくロウアドレスデータをＤＲＡＭコア回路部９に出力する。
【００５８】
入出力データ回路部４は、コマンドデコーダ回路部２からのイネーブル信号に基づいて活性化され、外部装置からデータストローブ信号DQS 、ライトデータDQ0 〜DQ7 、データマスク信号DMを入力する。入出力データ回路部４は、データストローブ信号DQS の立ち上がり及び立ち下がりに応答してライトデータDQ0 〜DQ7 を入力しラッチする。
【００５９】
そして、入出力データ回路部４は、ラッチしたライトデータDQ0 〜DQ7 をＤＲＡＭコア回路部９に出力する。また、入出力データ回路部４は、コマンドデコーダ回路部２からの内部コマンドに基づいてＤＲＡＭコア回路部９からリードデータDQ0 〜DQ7 を出力するようになっている。
【００６０】
コントロール信号ラッチ回路部５は、前記コマンドデコーダ回路部２からの内部コマンド及びアドレスバッファ回路部３からのアドレスデータを入力する。そして、コントロール信号ラッチ回路部５は、これら内部コマンド及びアドレスデータに基づいてＤＲＡＭコア回路部９に対してライトデータの書き込み、リードデータの読み出し、リフレッシュ、セルフリフレッシュ等の各種の処理動作のための制御信号を出力する。
【００６１】
モードレジスタ回路部６は、コマンドデコーダ回路部２からの内部コマンド及びアドレスバッファ回路部３からのアドレスデータを入力する。そして、モードレジスタ回路部６は、これら内部コマンド及びアドレスデータに基づいてＤＲＡＭコア回路部９に対して行う各種の処理動作のモードを保持するようになっている。
【００６２】
コラムアドレスカウンタ回路部７は、アドレスバッファ回路部３からアドレス信号A0〜A11 に基づくコラムアドレスデータを入力する。そして、コラムアドレスカウンタ回路部７は、モードレジスタ回路部６のモードに基づいてコラムアドレスデータをＤＲＡＭコア回路部９に出力する。
【００６３】
ＤＬＬ回路部８は、クロックバッファ回路部１からの第１及び第２内部クロック信号CLKM1 ，CLKM2 を入力し、種々の周波数のクロックを生成し、入出力データ回路部４等に出力するようになっている。
【００６４】
ＤＲＡＭコア回路部９は、アドレスバッファ回路部３からのロウアドレスデータ、コントロール信号ラッチ回路部５からの制御信号、コラムアドレスカウンタ回路部７からのコラムアドレスデータを入力する。ＤＲＡＭコア回路部９は、制御信号及びアドレスデータに基づいて内蔵したメモリセルアレイに対してライトデータの書き込み、リードデータの読み出し、リフレッシュ、セルフリフレッシュ等の各種の処理動作を実行する。したがって、ＤＲＡＭコア回路部９は、入出力データ回路部４から入力されたライトデータDQ0 〜DQ7 を制御信号及びアドレスデータに基づいて所定のアドレスのメモリセルに書き込む。
【００６５】
次に、前記第１及び第２外部クロック信号CLK1，CLK2から第１及び第２内部クロック信号CLKM1 ，CLKM2 を生成する前記クロックバッファ回路部１内に設けた内部クロック信号生成回路１０を図２に従って説明する。
【００６６】
図２において、内部クロック信号生成回路１０は、第１クロック信号入力バッファ１１、第２クロック信号入力バッファ１２、パワーダウン信号入力バッファ１３、ラッチ回路１４、第１イネーブル信号生成回路１５、第２イネーブル信号生成回路１６及び第１ゲート回路１７を備えている。
【００６７】
クロック信号入力回路としての第１クロック信号入力バッファ１１は、外部装置から第１外部クロック信号CLK1を入力し同外部クロック信号CLK1と同相の第１内部クロック信号CLKM1 となる内部クロック信号CLKSZ を出力する。第１クロック信号入力バッファ１１は、メインパワーダウン信号CKEMZ 及び第２イネーブル信号ENZ2を入力する。そして、第１クロック信号入力バッファ１１は、メインパワーダウン信号CKEMZ 及び第２イネーブル信号ENZ2の少なくともいずれかがＨレベルの時には活性化され、メインパワーダウン信号CKEMZ 及び第２イネーブル信号ENZ2が共にＬレベルの時には非活性となる。
【００６８】
図３は、第１クロック信号入力バッファ１１の電気的構成を説明するための回路図である。第１クロック信号入力バッファ１１は、差動増幅回路部１１ａと制御回路部１１ｂとからなる。差動増幅回路部１１ａはカレントミラー形であって、差動増幅部を構成するＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタという）Q1，Q2、定電流部を構成するＮＭＯＳトランジスタQ3、カレントミラー部を構成するＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタという）Q4，Q5を有する。増幅用のＮＭＯＳトランジスタQ1，Q2は、それぞれソースが、ＮＭＯＳトランジスタQ3を介して接地されている。
【００６９】
ＮＭＯＳトランジスタQ1のドレインは、ＰＭＯＳトランジスタQ4を介して高電位電源電圧の電源線に接続されている。ＮＭＯＳトランジスタQ2のドレインは、ＰＭＯＳトランジスタQ5を介して高電位電源電圧の電源線に接続されている。また、ＰＭＯＳトランジスタQ4，Q5のゲートは、ＮＭＯＳトランジスタQ2のドレインに接続されている。さらにまた、ＮＭＯＳトランジスタQ1のドレインは、インバータ回路２１に接続されている。
【００７０】
そして、ＮＭＯＳトランジスタQ1のゲートには、第１外部クロック信号CLK1が入力される。ＮＭＯＳトランジスタQ2のゲートには、基準電圧Vrefが入力される。また、ＮＭＯＳトランジスタQ3のゲートには、制御回路部１１ｂから制御信号CON が入力される。
【００７１】
制御回路部１１ｂはＰＭＯＳトランジスタとＮＭＯＳトランジスタよりなるトランスファーゲート２２を有している。トランスファーゲート２２のＰＭＯＳトランジスタのゲートは、メインパワーダウン信号CKEMZ を入力する。トランスファーゲート２２のＮＭＯＳトランジスタのゲートは、インバータ回路２３を介してメインパワーダウン信号CKEMZ を入力する。そして、メインパワーダウン信号CKEMZ がＬレベルの時、トランスファーゲート２２はオンして第２イネーブル信号ENZ2を制御信号CON としてＮＭＯＳトランジスタQ3のゲートに出力する。メインパワーダウン信号CKEMZ がＨレベルの時、トランスファーゲート２２はオフして第２イネーブル信号ENZ2を制御信号CON としてＮＭＯＳトランジスタQ3のゲートに出力することはない。
【００７２】
制御回路部１１ｂは、ＰＭＯＳトランジスタQ6を備えている。ＰＭＯＳトランジスタQ6のソースは高電位電源の電源線に接続され、ドレインは、ＮＭＯＳトランジスタQ3のゲートに接続されている。ＰＭＯＳトランジスタQ6のゲートは、前記インバータ回路２３を介してメインパワーダウン信号CKEMZ を入力する。したがって、メインパワーダウン信号CKEMZ がＨレベルの時、ＰＭＯＳトランジスタQ6は、Ｈレベルの信号を制御信号CON としてＮＭＯＳトランジスタQ3のゲートに出力する。
【００７３】
つまり、制御回路部１１ｂは、メインパワーダウン信号CKEMZ 及び第２イネーブル信号ENZ2の少なくともいずれかがＨレベルの時には、Ｈレベルの制御信号CON をＮＭＯＳトランジスタQ3のゲートに出力する。このとき、ＮＭＯＳトランジスタQ3はオンとなり、差動増幅回路部１１ａは活性状態となる。
【００７４】
一方、メインパワーダウン信号CKEMZ 及び第２イネーブル信号ENZ2が共にＬレベルの時には、制御回路部１１ｂは、Ｌレベルの制御信号CON をＮＭＯＳトランジスタQ3のゲートに出力する。このとき、ＮＭＯＳトランジスタQ3はオフとなり、差動増幅回路部１１ａは非活性状態となる。
【００７５】
したがって、差動増幅回路部１１ａが活性状態にあるときには、同差動増幅回路部１１ａは、第１外部クロック信号CLK1に基づいて内部クロック信号CLKSZ （第１内部クロック信号CLKM1 ）をインバータ回路２１から出力する。反対に、差動増幅回路部１１ａが非活性状態にあるときには、同差動増幅回路部１１ａは、第１外部クロック信号CLK1が入力されていても、内部クロック信号CLKSZ （第１内部クロック信号CLKM1 ）の出力を停止する。
【００７６】
クロック信号入力回路としての第２クロック信号入力バッファ１２は、外部装置から第２外部クロック信号CLK2を入力し同外部クロック信号CLK2と同相の第２内部クロック信号CLKM2 を出力する。第２クロック信号入力バッファ１２は、第２イネーブル信号ENZ2を入力する。そして、第２クロック信号入力バッファ１２は、第２イネーブル信号ENZ2がＨレベルの時には活性化され、第２イネーブル信号ENZ2がＬレベルの時には非活性となる。
【００７７】
図４は、第２クロック信号入力バッファ１２の電気的構成を説明するための回路図である。第２クロック信号入力バッファ１２は、カレントミラー形の差動増幅回路であって、差動増幅部を構成するＮＭＯＳトランジスタQ7，Q8、定電流部を構成するＮＭＯＳトランジスタQ9、カレントミラー部を構成するＰＭＯＳトランジスタQ10，Q11を有する。増幅用のＮＭＯＳトランジスタQ7，Q8は、それぞれソースが、ＮＭＯＳトランジスタQ9を介して接地されている。
【００７８】
ＮＭＯＳトランジスタQ7のドレインは、ＰＭＯＳトランジスタQ10 を介して高電位電源電圧の電源線に接続されている。ＮＭＯＳトランジスタQ8のドレインは、ＰＭＯＳトランジスタQ11 を介して高電位電源電圧の電源線に接続されている。また、ＰＭＯＳトランジスタQ10 ，Q11 のゲートは、ＮＭＯＳトランジスタQ8のドレインに接続されている。さらにまた、ＮＭＯＳトランジスタQ7のドレインは、インバータ回路２４に接続されている。
【００７９】
そして、ＮＭＯＳトランジスタQ7のゲートには、第２外部クロック信号CLK2が入力される。ＮＭＯＳトランジスタQ8のゲートには、基準電圧Vrefが入力される。また、ＮＭＯＳトランジスタQ9のゲートには、第２イネーブル信号ENZ2が入力される。
【００８０】
つまり、第２クロック信号入力バッファ１２は、第２イネーブル信号ENZ2がＨレベルの時には、ＮＭＯＳトランジスタQ9がオンとなり活性状態となる。一方、第２イネーブル信号ENZ2がＬレベルの時には、第２クロック信号入力バッファ１２は、ＮＭＯＳトランジスタQ9がオフとなり非活性状態となる。
【００８１】
したがって、第２クロック信号入力バッファ１２が活性状態にあるときには、同第２クロック信号入力バッファ１２は、第２外部クロック信号CLK2に基づいて第２内部クロック信号CLKM2 をインバータ回路２４から出力する。反対に、第２クロック信号入力バッファ１２が非活性状態にあるときには、同第２クロック信号入力バッファ１２は、第２外部クロック信号CLK2が入力されていても、第２内部クロック信号CLKM2 の出力を停止する。
【００８２】
外部制御信号入力回路としてのパワーダウン信号入力バッファ１３は、外部装置から外部パワーダウン信号CKE を入力し同外部パワーダウン信号CKE と同相のメインパワーダウン信号CKEMZ を出力する。したがって、外部パワーダウン信号CKE がＨレベルの時、パワーダウン信号入力バッファ１３は、Ｈレベルのメインパワーダウン信号CKEMZ を出力する。また、外部パワーダウン信号CKE がＬレベルの時、パワーダウン信号入力バッファ１３は、Ｌレベルのメインパワーダウン信号CKEMZ を出力する。
【００８３】
このメインパワーダウン信号CKEMZ は、前記第１クロック信号入力バッファ１１に出力される。したがって、前記第１クロック信号入力バッファ１１は、メインパワーダウン信号CKEMZ 、すなわち外部パワーダウン信号CKE がＨレベルの時には、活性化される。また、前記第１クロック信号入力バッファ１１は、メインパワーダウン信号CKEMZ 、すなわち外部パワーダウン信号CKE がＬレベルの時には、前記第２イネーブル信号ENZ2がＬレベルになっている時にのみ非活性となる。
【００８４】
また、このメインパワーダウン信号CKEMZ は、ラッチ回路１４にも出力される。内部クロック信号出力制御回路を構成するラッチ回路１４は、メインパワーダウン信号CKEMZ の他に第１クロック信号入力バッファ１１からの内部クロック信号CLKSZ を入力する。ラッチ回路１４は、内部クロック信号CLKSZ のＬレベルからＨレベルの立ち上がりに応答してその時のメインパワーダウン信号CKEMZ の状態（Ｈレベル又はＬレベルの状態）を判定し保持し、その保持したメインパワーダウン信号CKEMZ の状態を内部パワーダウン信号CKECZ として出力する。
【００８５】
図５は、ラッチ回路１４の電気的構成を説明するための回路図である。
ラッチ回路１４は、判定回路部１４ａとラッチ回路部１４ｂとを有する。判定回路部１４ａは、増幅部を構成するＮＭＯＳトランジスタQ12 ，Q13 、定電流部を構成するＮＭＯＳトランジスタQ14 を有する。増幅用のＮＭＯＳトランジスタQ12 ，Q13 は、それぞれソースが、ＮＭＯＳトランジスタQ14 を介して接地されている。
【００８６】
ＮＭＯＳトランジスタQ12 のドレインは、ゲート同士が接続されたＮＭＯＳトランジスタQ15 及びＰＭＯＳトランジスタQ16 を介して高電位電源電圧の電源線に接続されている。ＮＭＯＳトランジスタQ13 のドレインは、ゲート同士が接続されたＮＭＯＳトランジスタQ17 及びＰＭＯＳトランジスタQ18 を介して高電位電源電圧の電源線に接続されている。ＰＭＯＳトランジスタQ16 ，Q18 には、ＰＭＯＳトランジスタQ19 ，Q20 がそれぞれ並列に接続されている。
【００８７】
そして、ＮＭＯＳトランジスタQ14 及びＰＭＯＳトランジスタQ19 ，Q20 のゲートには、前記内部クロック信号CLKSZ が入力される。ＮＭＯＳトランジスタQ12 のゲートには、前記メインパワーダウン信号CKEMZ が入力される。さらに、ＮＭＯＳトランジスタQ13 のゲートには、インバータ回路２５を介してメインパワーダウン信号CKEMZ が入力される。
【００８８】
また、判定回路部１４ａは、ＰＭＯＳトランジスタQ21 とＮＭＯＳトランジスタQ22 よりなる第１出力回路２６とＰＭＯＳトランジスタQ23 とＮＭＯＳトランジスタQ24 よりなる第２出力回路２７を備えている。そして、ＮＭＯＳトランジスタQ15 のドレインは、第１出力回路２６を構成するＰＭＯＳトランジスタQ21 のゲートに接続されているとともに、インバータ回路２８を介して第２出力回路２７を構成するＮＭＯＳトランジスタQ24 のゲートに接続されている。また、ＮＭＯＳトランジスタQ15 のドレインは、ＮＭＯＳトランジスタQ17 及びＰＭＯＳトランジスタQ18 のゲートにも接続されている。
【００８９】
一方、ＮＭＯＳトランジスタQ17 のドレインは、第２出力回路２７を構成するＰＭＯＳトランジスタQ23 のゲートに接続されているとともに、インバータ回路２９を介して第１出力回路２６を構成するＮＭＯＳトランジスタQ22 のゲートに接続されている。また、ＮＭＯＳトランジスタQ17 のドレインは、ＮＭＯＳトランジスタQ15 及びＰＭＯＳトランジスタQ16 のゲートにも接続されている。
【００９０】
前記ＮＭＯＳトランジスタQ12 ，Q13 はそれぞれＮＭＯＳトランジスタQ25 ，Q26 が並列に接続されている。ＮＭＯＳトランジスタQ25 のゲートは前記インバータ回路２８の出力信号が入力され、ＮＭＯＳトランジスタQ26 のゲートは前記インバータ回路２９の出力信号が入力されるようになっている。
【００９１】
このように構成された判定回路部１４ａは、内部クロック信号CLKSZ がＨレベルの時、ＮＭＯＳトランジスタQ14 はオン状態であって、メインパワーダウン信号CKEMZ （外部パワーダウン信号CKE ）がＨレベルの時、ＮＭＯＳトランジスタQ12 はオン状態で、ＮＭＯＳトランジスタQ13 はオフ状態である。このとき、ＮＭＯＳトランジスタQ15 のドレインの電位はＬレベルに下がり、ＮＭＯＳトランジスタQ17 のドレインの電位はＨレベルに上がる。したがって、第１出力回路２６のＰＭＯＳトランジスタQ21 はオンしＮＭＯＳトランジスタQ22 はオフすることから、第１出力回路２６の出力はＨレベルとなる。一方、第２出力回路２７のＰＭＯＳトランジスタQ23 はオフしＮＭＯＳトランジスタQ24 はオンすることから、第２出力回路２７のＰＭＯＳトランジスタQ23 はオフしＮＭＯＳトランジスタQ24 はオンすることから、第２出力回路２７の出力はＬレベルとなる。
【００９２】
このとき、インバータ回路２８からのＨレベルの出力信号に基づいてＮＭＯＳトランジスタQ25 はオン状態となる。また、インバータ回路２９からのＬレベルの出力信号に基づいてＮＭＯＳトランジスタQ26 はオフ状態となる。
【００９３】
また、ＰＭＯＳトランジスタQ16 はオフで、ＮＭＯＳトランジスタQ15 はオン状態となる。一方、ＰＭＯＳトランジスタQ18 はオンで、ＮＭＯＳトランジスタQ17 はオフ状態となる。
【００９４】
この状態から、内部クロック信号CLKSZ がＬレベルになると、ＮＭＯＳトランジスタQ14 はオフし、ＰＭＯＳトランジスタQ19 ，Q20 をオン状態にさせる。ＮＭＯＳトランジスタQ15 及びＮＭＯＳトランジスタQ17 のドレインは共にＨレベルとなる。その結果、トランジスタQ21 〜Q24 がオフして第１及び第２出力回路２６，２７はハイインピーダンスとなる。
【００９５】
そして、再び内部クロック信号CLKSZ がＨレベルになると、ＮＭＯＳトランジスタQ15 のドレインはＬレベルに下がり、ＮＭＯＳトランジスタQ17 のドレインはＨレベルのままとなる。そして、第１出力回路２６の出力はＨレベルとなり、第２出力回路２７の出力はＬレベルとなる。つまり、メインパワーダウン信号CKEMZ （外部パワーダウン信号CKE ）がＨレベルの時には、内部クロック信号CLKSZ がＨレベルになるごとに、第１出力回路２６の出力はＨレベルとなり、第２出力回路２７の出力はＬレベルとなる。そして、内部クロック信号CLKSZ がＬレベルになるごとに、第１及び第２出力回路２６，２７はハイインピーダンスとなる。
【００９６】
一方、メインパワーダウン信号CKEMZ （外部パワーダウン信号CKE ）がＬレベルの時には、内部クロック信号CLKSZ がＨレベルになるごとに、ＮＭＯＳトランジスタQ17 のドレインはＬレベルに下がり、ＮＭＯＳトランジスタQ15 のドレインはＨレベルのままとなる。そして、第１出力回路２６の出力はＬレベルとなり、第２出力回路２７の出力はＨレベルとなる。
【００９７】
この状態から、内部クロック信号CLKSZ がＬレベルになると、ＮＭＯＳトランジスタQ15 及びＮＭＯＳトランジスタQ17 のドレインは共にＨレベルとなることから、トランジスタQ21 〜Q24 がオフして第１及び第２出力回路２６，２７はハイインピーダンスとなる。
【００９８】
ラッチ回路部１４ｂは、インバータ回路３１，３２からなるラッチ回路３３を備えている。ラッチ回路３３の出力端子は第１出力回路２６の出力端子に接続され、入力端子は第２出力回路２７の出力端子に接続されている。
【００９９】
したがって、ラッチ回路３３は、内部クロック信号CLKSZ がＨレベルになるごとに、第１及び第２出力回路２６，２７から出力される出力信号をラッチする。すなわち、メインパワーダウン信号CKEMZ （外部パワーダウン信号CKE ）がＨレベルの時には、ラッチ回路３３はＨレベルの信号をラッチする。そして、メインパワーダウン信号CKEMZ （外部パワーダウン信号CKE ）がＬレベルの時には、ラッチ回路３３はＬレベルの信号をラッチする。
【０１００】
ラッチ回路３３の出力端子にはインバータ回路３４，３５が接続されている。そして、インバータ回路３４，３５を介してラッチ回路３３がラッチしているメインパワーダウン信号CKEMZ （外部パワーダウン信号CKE ）を内部パワーダウン信号CKECZ として出力する。
【０１０１】
このように、判定回路部１４ａとラッチ回路部１４ｂとからなるラッチ回路１４は、内部クロック信号CLKSZ がＬレベルからＨレベルの立ち上がった時にメインパワーダウン信号CKEMZ がＨレベルの時には、Ｈレベルの内部パワーダウン信号CKECZ を出力する。また、ラッチ回路１４は、内部クロック信号CLKSZ がＬレベルからＨレベルの立ち上がった時にメインパワーダウン信号CKEMZ がＬレベルの時には、Ｌレベルの内部パワーダウン信号CKECZ を出力する。
【０１０２】
内部パワーダウン信号CKECZ は、第１イネーブル信号生成回路１５に出力される。内部クロック信号出力制御回路を構成する第１イネーブル信号生成回路１５は、内部パワーダウン信号CKECZ の他に第１クロック信号入力バッファ１１からの内部クロック信号CLKSZ を入力する。第１イネーブル信号生成回路１５は、内部クロック信号CLKSZ のＬレベルからＨレベルの立ち上がりに応答してその時の内部パワーダウン信号CKECZ の状態（Ｈレベル又はＬレベルの状態）を保持し、その保持した内部パワーダウン信号CKECZ の状態を第１イネーブル信号ENZ1として出力する。
【０１０３】
図６は第１イネーブル信号生成回路１５の電気的構成を説明するための回路図である。第１イネーブル信号生成回路１５は制御回路部１５ａとラッチ回路部１５ｂを有する。制御回路部１５ａは、ＰＭＯＳトランジスタとＮＭＯＳトランジスタよりなるトランスファーゲート３６を備えている。
【０１０４】
トランスファーゲート３６のＰＭＯＳトランジスタのゲートは、内部クロック信号CLKSZ を入力する。トランスファーゲート３６のＮＭＯＳトランジスタのゲートは、インバータ回路３７を介して内部クロック信号CLKSZ を入力する。そして、内部クロック信号CLKSZ がＬレベルの時、トランスファーゲート３６はオンしてインバータ回路３８を介して出力されてくる内部パワーダウン信号CKECZ をラッチ回路部１５ｂに出力する。内部クロック信号CLKSZ がＨレベルの時、トランスファーゲート３６はオフしてインバータ回路３８を介して出力される内部パワーダウン信号CKECZ をラッチ回路部１５ｂに出力することはない。
【０１０５】
ラッチ回路部１５ｂは、インバータ回路３９，４０からなるラッチ回路４１を備えている。ラッチ回路４１の入力端子はトランスファーゲート３６の出力端子に接続されている。したがって、ラッチ回路４１は、内部クロック信号CLKSZ がＨレベルになるごとに、内部パワーダウン信号CKECZ をラッチし第１イネーブル信号ENZ1として出力する。すなわち、内部パワーダウン信号CKECZ （外部パワーダウン信号CKE ）がＨレベルの時には、ラッチ回路４１はＨレベルの第１イネーブル信号ENZ1を出力する。そして、内部パワーダウン信号CKECZ （外部パワーダウン信号CKE ）がＬレベルの時には、ラッチ回路４１はＬレベルの第１イネーブル信号ENZ1を出力する。
【０１０６】
第１イネーブル信号ENZ1は、第２イネーブル信号生成回路１６に出力される。内部クロック信号出力制御回路を構成する第２イネーブル信号生成回路１６は、第１イネーブル信号ENZ1の他に前記内部クロック信号CLKSZ を入力する。第２イネーブル信号生成回路１６は、内部クロック信号CLKSZ のＬレベルからＨレベルの立ち上がりに応答してその時の第１イネーブル信号ENZ1の状態（Ｈレベル又はＬレベルの状態）を保持し、その保持した第１イネーブル信号ENZ1の状態を第２イネーブル信号ENZ2として出力する。
【０１０７】
図７は第２イネーブル信号生成回路１６の電気的構成を説明するための回路図である。第２イネーブル信号生成回路１６は制御回路部１６ａとラッチ回路部１６ｂを有する。制御回路部１６ａは、ＰＭＯＳトランジスタとＮＭＯＳトランジスタよりなるトランスファーゲート４２を備えている。トランスファーゲート４２のＮＭＯＳトランジスタのゲートは、内部クロック信号CLKSZ を入力する。トランスファーゲート４２のＰＭＯＳトランジスタのゲートは、インバータ回路４３を介して内部クロック信号CLKSZ を入力する。そして、内部クロック信号CLKSZ がＨレベルの時、トランスファーゲート４２はオンしてインバータ回路４４を介して出力されてくる第１イネーブル信号ENZ1をラッチ回路部１６ｂに出力する。内部クロック信号CLKSZ がＬレベルの時、トランスファーゲート４２はオフしてインバータ回路４４を介して出力される第１イネーブル信号ENZ1をラッチ回路部１６ｂに出力することはない。
【０１０８】
ラッチ回路部１６ｂは、インバータ回路４５，４６からなるラッチ回路４７を備えている。ラッチ回路４７の入力端子はトランスファーゲート４２の出力端子に接続されている。したがって、ラッチ回路４７は、内部クロック信号CLKSZ がＬレベルになるごとに、第１イネーブル信号ENZ1をラッチし第２イネーブル信号ENZ2として出力する。すなわち、第１イネーブル信号ENZ1（内部パワーダウン信号CKECZ ）がＨレベルの時には、ラッチ回路４７はＨレベルの第２イネーブル信号ENZ2を出力する。そして、第１イネーブル信号ENZ1（内部パワーダウン信号CKECZ ）がＬレベルの時には、ラッチ回路４７はＬレベルの第２イネーブル信号ENZ2を出力する。
【０１０９】
内部クロック信号出力制御回路を構成する第１ゲート回路１７は２入力のアンド回路で構成され、前記第１クロック信号入力バッファ１１からの内部クロック信号CLKSZ と、第１イネーブル信号生成回路１５からの第１イネーブル信号ENZ1を入力する。そして、第１ゲート回路１７は第１イネーブル信号ENZ1がＨレベルの時、内部クロック信号CLKSZ を第１内部クロック信号CLKM1 として出力する。また、第１ゲート回路１７は第１イネーブル信号ENZ1がＬレベルの時、内部クロック信号CLKSZ を第１内部クロック信号CLKM1 として出力しない。
【０１１０】
次に上記のように構成した内部クロック信号生成回路１０の動作について説明する。
今、外部パワーダウン信号CKE がＨレベルの状態で、第１及び第２外部クロック信号CLK1，CLK2が出力されていると、パワーダウン信号入力バッファ１３はＨレベルのメインパワーダウン信号CKEMZ を出力する。第１クロック信号入力バッファ１１は、Ｈレベルのメインパワーダウン信号CKEMZ に基づいて活性され、第１外部クロック信号CLK1を入力して内部クロック信号CLKSZ をラッチ回路１４、第１イネーブル信号生成回路１５、第２イネーブル信号生成回路１６及び第１ゲート回路１７に出力している。
【０１１１】
したがって、ラッチ回路１４はＨレベルの内部パワーダウン信号CKECZ を、第１イネーブル信号生成回路１５はＨレベルの第１イネーブル信号ENZ1を、第２イネーブル信号生成回路１６はＨレベルの第２イネーブル信号ENZ2を出力する。
【０１１２】
その結果、第１ゲート回路１７は、内部クロック信号CLKSZ を第１内部クロック信号CLKM1 として出力する。また、第２クロック信号入力バッファ１２はＨレベルの第２イネーブル信号ENZ2に基づいて活性され、第２外部クロック信号CLK2を入力し第２内部クロック信号CLKM2 として出力している。
【０１１３】
そして、外部パワーダウン信号CKE がＨレベルからＬレベルに立ち下がると、パワーダウン信号入力バッファ１３はＬレベルのメインパワーダウン信号CKEMZ を出力する。この時、メインパワーダウン信号CKEMZ がＬレベルに立ち下がっても第２イネーブル信号ENZ2がＨレベルなので、第１クロック信号入力バッファ１１は依然活性され、第１外部クロック信号CLK1を入力し内部クロック信号CLKSZ として出力している。
【０１１４】
そして、メインパワーダウン信号CKEMZ がＬレベルに立ち下がってから内部クロック信号CLKSZ の最初のＬレベルからＨレベルへの立ち上がりに応答して、ラッチ回路１４はＬレベルのメインパワーダウン信号CKEMZ をラッチしてＬレベルの内部パワーダウン信号CKECZ を第１イネーブル信号生成回路１５に出力する。
【０１１５】
第１イネーブル信号生成回路１５は、ラッチ回路１４がＬレベルのメインパワーダウン信号CKEMZ をラッチしたＨレベルの内部クロック信号CLKSZ がＬレベルに立ち下がると、Ｌレベルの内部パワーダウン信号CKECZ をラッチしてＬレベルの第１イネーブル信号ENZ1を第２イネーブル信号生成回路１６及び第１ゲート回路１７に出力する。
【０１１６】
第１ゲート回路１７は、第１イネーブル信号ENZ1がＬレベルになることによって、内部クロック信号CLKSZ に基づく第１内部クロック信号CLKM1 を消失させる。つまり、第１外部クロック信号CLK1に基づく第１内部クロック信号CLKM1 は図８に示すように、Ｌレベルのメインパワーダウン信号CKEMZ をラッチしたＨレベルの内部クロック信号CLKSZ がＬレベルに立ち下がることによりＬレベルとなって消失する。
【０１１７】
第２イネーブル信号生成回路１６は、第１イネーブル信号生成回路１５がＬレベルの内部パワーダウン信号CKECZ をラッチしたＬレベルの内部クロック信号CLKSZ がＨレベルに立ち上がると、Ｌレベルの第１イネーブル信号ENZ1をラッチしてＬレベルの第２イネーブル信号ENZ2を第１及び第２クロック信号入力バッファ１１，１２に出力する。
【０１１８】
第１クロック信号入力バッファ１１は、Ｌレベルの第２イネーブル信号ENZ2に基づいて非活性となり、第１外部クロック信号CLK1に基づく内部クロック信号CLKSZ を消失する。同様に、第２クロック信号入力バッファ１２は、Ｌレベルの第２イネーブル信号ENZ2に基づいて非活性となり、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 を消失する。つまり、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 は図８に示すように、Ｌレベルのメインパワーダウン信号CKEMZ をラッチしたＨレベルの内部クロック信号CLKSZ がＬレベルに立ち下がり再びＨレベルに立ち上がることによりＬレベルとなって消失する。
【０１１９】
言い換えると、第２内部クロック信号CLKM2 は、第１内部クロック信号CLKM1 がＬレベルとなって消失してから内部クロック信号CLKSZ （第１内部クロック信号CLKM1 ）の半周期後にＬレベルとなって消失する。
【０１２０】
第１内部クロック信号CLKM1 及び第２内部クロック信号CLKM2 が消失した後、再び外部パワーダウン信号CKE がＬレベルからＨレベルに立ち上がると、パワーダウン信号入力バッファ１３はＬレベルからＨレベルのメインパワーダウン信号CKEMZ を出力する。第１クロック信号入力バッファ１１は、Ｈレベルのメインパワーダウン信号CKEMZ に基づいて活性され、第１外部クロック信号CLK1を入力して内部クロック信号CLKSZ をラッチ回路１４、第１イネーブル信号生成回路１５、第２イネーブル信号生成回路１６及び第１ゲート回路１７に再び出力する。
【０１２１】
ラッチ回路１４はＨレベルの内部パワーダウン信号CKECZ を、第１イネーブル信号生成回路１５はＨレベルの第１イネーブル信号ENZ1を、第２イネーブル信号生成回路１６はＨレベルの第２イネーブル信号ENZ2を出力する。
【０１２２】
そして、メインパワーダウン信号CKEMZ がＨレベルに立ち上がってから内部クロック信号CLKSZ の最初のＬレベルからＨレベルへの立ち上がりに応答して、ラッチ回路１４はＨレベルのメインパワーダウン信号CKEMZ をラッチしてＨレベルの内部パワーダウン信号CKECZ を第１イネーブル信号生成回路１５に出力する。
【０１２３】
第１イネーブル信号生成回路１５は、ラッチ回路１４がＨレベルのメインパワーダウン信号CKEMZ をラッチしたＨレベルの内部クロック信号CLKSZ がＬレベルに立ち下がると、Ｈレベルの内部パワーダウン信号CKECZ をラッチしてＨレベルの第１イネーブル信号ENZ1を第２イネーブル信号生成回路１６及び第１ゲート回路１７に出力する。
【０１２４】
第１ゲート回路１７は、第１イネーブル信号ENZ1がＨレベルになることによって、内部クロック信号CLKSZ に基づく第１内部クロック信号CLKM1 を再び出力する。つまり、第１外部クロック信号CLK1に基づく第１内部クロック信号CLKM1 は、Ｈレベルのメインパワーダウン信号CKEMZ をラッチしたＨレベルの内部クロック信号CLKSZ がＬレベルに立ち下がることにより再び発生する。
【０１２５】
第２イネーブル信号生成回路１６は、第１イネーブル信号生成回路１５がＨレベルの内部パワーダウン信号CKECZ をラッチしたＬレベルの内部クロック信号CLKSZ がＨレベルに立ち上がると、Ｈレベルの第１イネーブル信号ENZ1をラッチしてＨレベルの第２イネーブル信号ENZ2を第１及び第２クロック信号入力バッファ１１，１２に出力する。
【０１２６】
第２クロック信号入力バッファ１２は、Ｈレベルの第２イネーブル信号ENZ2に基づいて活性となり、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 を出力する。つまり、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 は、Ｈレベルのメインパワーダウン信号CKEMZ をラッチしたＨレベルの内部クロック信号CLKSZ がＬレベルに立ち下がり再びＨレベルに立ち上がることにより再び出力する。
【０１２７】
言い換えると、第２内部クロック信号CLKM2 は、第１内部クロック信号CLKM1 が発生してから内部クロック信号CLKSZ （第１内部クロック信号CLKM1 ）の半周期後に発生する。
【０１２８】
次に、上記のように構成した内部クロック信号生成回路１０の特徴を以下に記載する。
（１）本実施形態では、外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＨレベルからＬレベルに立ち下がると、第１外部クロック信号CLK1に基づく第１内部クロック信号CLKM1 は、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 より、常に半周期分早く消失する。また、外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＬレベルからＨレベルに立ち上がると、第１外部クロック信号CLK1に基づく第１内部クロック信号CLKM1 は、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 より、常に半周期分早く発生する。
【０１２９】
つまり、内部クロック信号生成回路１０は、第１内部クロック信号CLKM1 と第２内部クロック信号CLKM2 を、外部パワーダウン信号CKE がＨレベルからＬレベル及びＬレベルからＨレベルへ切り替わるタイミングに関係なく、常に一定の関係で発生及び消失させることができる。
【０１３０】
（２）本実施形態では、外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＨレベルからＬレベルに立ち下がった直後においても第１クロック信号入力バッファ１１を活性化状態にし、第１クロック信号入力バッファ１１からの第１外部クロック信号CLK1に基づく内部クロック信号CLKSZ のＨレベルの立ち上がりに基づいて、ラッチ回路１４にてメインパワーダウン信号CKEMZ のＬレベルをラッチしてＬレベルの内部パワーダウン信号CKECZ を出力させるようにした。また、第１イネーブル信号生成回路１５にて、前記内部クロック信号CLKSZ のＨレベルの立ち上がりに基づいて、内部パワーダウン信号CKECZ をラッチしてＬレベルの第１イネーブル信号ENZ1を出力させるようにした。さらに、第２イネーブル信号生成回路１６にて、その半周期後の前記内部クロック信号CLKSZ の立ち下がりに基づいて、第１イネーブル信号ENZ1をラッチしてＬレベルの第２イネーブル信号ENZ2を出力させるようにした。
【０１３１】
したがって、外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＨレベルからＬレベルに立ち下がったときには、第１外部クロック信号CLK1に基づく第１内部クロック信号CLKM1 を、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 より、常に半周期分早く消失させることができる。
【０１３２】
（３）本実施形態では、外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＬレベルからＨレベルに立ち上がった直後においても第１クロック信号入力バッファ１１を活性化状態にし、第１クロック信号入力バッファ１１からの第１外部クロック信号CLK1に基づく内部クロック信号CLKSZ のＨレベルの立ち上がりに基づいて、ラッチ回路１４にてメインパワーダウン信号CKEMZ のＨレベルをラッチしてＨレベルの内部パワーダウン信号CKECZ を出力させるようにした。また、第１イネーブル信号生成回路１５にて、前記内部クロック信号CLKSZ のＨレベルの立ち上がりに基づいて、その内部パワーダウン信号CKECZ をラッチしてＨレベルの第１イネーブル信号ENZ1を出力させるようにした。さらに、第２イネーブル信号生成回路１６にて、その半周期後の前記内部クロック信号CLKSZ の立ち下がりに基づいて、その第１イネーブル信号ENZ1をラッチしてＨレベルの第２イネーブル信号ENZ2を出力させるようにした。
【０１３３】
したがって、外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＬレベルからＨレベルに立ち上がったときには、第１外部クロック信号CLK1に基づく第１内部クロック信号CLKM1 を、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 より、常に半周期分早く発生させることができる。
【０１３４】
尚、本発明の実施の形態は上記実施形態に限定されるものではなく、次のように変更してもよい。
・前記実施形態の図７において説明した第２イネーブル信号生成回路１６を図９に示す第２イネーブル信号生成回路１６に変更してもよい。図９に示す第２イネーブル信号生成回路１６は、前記実施形態におけるラッチ回路部１６ｂのインバータ回路４６がノア回路５１にて構成されている点が相違する。
【０１３５】
ノア回路５１は２入力端子のノア回路であって、一方の入力端子が前記制御回路部１６ａのトランスファーゲート４２の出力端子に接続され、他方の入力端子が制御回路部１６ａのインバータ回路４４の出力端子に接続されている。つまり、ノア回路５１は、他方の入力端子からトランスファーゲート４２を介さずにインバータ回路４４からの信号（第１イネーブル信号ENZ1の逆相の信号）を入力するようになっている。
【０１３６】
したがって、図９に示す第２イネーブル信号生成回路１６は、第１イネーブル信号生成回路１５から出力される第１イネーブル信号ENZ1を半周期後にラッチせずに直ちにラッチし、第２イネーブル信号ENZ2を出力する。その結果、第２イネーブル信号生成回路１６から出力される第２イネーブル信号ENZ2は、図８に示す前期実施形態の第２イネーブル信号ENZ2の動作波形が破線で示すタイミングで切り替わることになる。これにともない、図９に示す第２イネーブル信号生成回路１６における第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 は、図８に示す前記実施形態の第２内部クロック信号CLKM2 の動作波形が破線で示す波形となる。つまり、第１内部クロック信号CLKM1 の立ち上がりを、第２内部クロック信号CLKM2 の立ち上がりより、常に半周期分早く発生及び消失させることができる。そして、第１内部クロック信号CLKM1 がＬレベルで消失しているのに対して、第２内部クロック信号CLKM2 はＨレベルで消失する。
【０１３７】
・前記実施形態の図２において説明した内部クロック信号生成回路１０を図１０に示す内部クロック信号生成回路１０に変更して実施してもよい。図１０に示す内部クロック信号生成回路１０は、第２イネーブル信号生成回路１６が第２クロック信号入力バッファ１２からの第２外部クロック信号CLK2と実質的に同じ位相を有する内部クロック信号CKLSZ2のＨレベルで第１イネーブル信号ENZ1をラッチさせる点と、第１イネーブル信号生成回路１５が、第１内部クロック信号CLKM1 のＨレベルで内部パワーダウン信号CKECZ をラッチさせる点とが相違する。
【０１３８】
第２クロック信号入力バッファ１２は、パワーだ運針号入力バッファ１３からのメインパワーダウン信号CKEMZ と第２イネーブル信号生成回路１６からの第２イネーブル信号ENZ2のいずれかがＨレベルであるときに活性化し、メインパワーダウン信号CKEMZ 及び第２イネーブル信号ENZ2が共にＬレベルであるときに非活性化する。
【０１３９】
この場合、内部クロック信号CLKSZ2と第２イネーブル信号ENZ2とからアンド回路１８により生成される第２内部クロック信号CLKM2 は、第１内部クロック信号CLKM1 と半周期分位相がずれているため、前記図２において説明した実施形態と同様に外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＨレベルからＬレベルに立ち下がると、第１内部クロック信号CLKM1 の立ち上がりを、第２内部クロック信号CLKM2 の立ち上がりより、常に半周期分早く消失させることができる。また、外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＬレベルからＨレベルに立ち上がると、第１内部クロック信号CLKM1 の立ち上がりを、第２内部クロック信号CLKM2 の立ち上がりより、常に半周期分早く発生させることができる。
【０１４０】
・前記実施形態の図２において説明した内部クロック信号生成回路１０を図１１に示す内部クロック信号生成回路１０に変更して実施してもよい。図１１に示す内部クロック信号生成回路１０は、第２イネーブル信号生成回路１６を省略した点と、第２内部クロック信号CLKM2 が内部クロック信号出力制御回路を構成するナンド回路よりなる第２ゲート回路５２から出力される点が相違する。
【０１４１】
そして、図１１に示す内部クロック信号生成回路１０は、第２イネーブル信号ENZ2に代えて第１イネーブル信号生成回路１５からの第１イネーブル信号ENZ1を第１及び第２クロック信号入力バッファ１１，１２に活性・非活性のための信号として出力する。また、第２ゲート回路５２は、２入力端子のナンド回路であって、一方の入力端子には第２クロック信号入力バッファ１２の出力信号が内部クロック信号出力制御回路を構成するインバータ回路６０を介して入力され、他方の入力端子には前記第１イネーブル信号生成回路１５からの第１イネーブル信号ENZ1を入力するようになっている。
【０１４２】
これにともない、内部クロック信号生成回路１０における第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 は、図１２に示す動作波形となる。つまり、第１内部クロック信号CLKM1 の立ち上がりを、第２内部クロック信号CLKM2 の立ち上がりより、常に半周期分早く発生及び消失させることができる。そして、第１内部クロック信号CLKM1 がＬレベルで消失しているのに対して、第２内部クロック信号CLKM2 はＨレベルで消失する。しかも、図１１に示す内部クロック信号生成回路１０は、図２に示す内部クロック信号生成回路１０に比べて第２イネーブル信号生成回路１６を省略した分だけ回路規模を縮小することができる。
【０１４３】
・前記実施形態の図２において説明した内部クロック信号生成回路１０を図１３に示す内部クロック信号生成回路１０に変更して実施してもよい。図１３に示す内部クロック信号生成回路１０は、第２イネーブル信号生成回路１６が第１イネーブル信号ENZ1及び内部クロック信号CLKSZ （第１内部クロック信号CLKM1 ）に代えてラッチ回路１４からの内部パワーダウン信号CKECZ と第２クロック信号入力バッファ１２からの内部クロック信号CLKSZ2を入力する点と、第２内部クロック信号CLKM2 が内部クロック信号出力制御回路を構成するナンド回路よりなる第２ゲート回路５３から出力される点が相違する。さらに、第２イネーブル信号生成回路１６の第２イネーブル信号ENZ2と内部パワーダウン信号CKECZ を受ける内部クロック信号出力制御回路を構成するオア回路よりなる第３ゲート回路５４からの第３イネーブル信号ENZ3が第１及び第２クロック信号入力バッファ１１，１２に第２イネーブル信号ENZ2に代わって出力される点が相違する。
【０１４４】
第２ゲート回路５３は、第２クロック信号入力バッファ１２からインバータ５５を介して供給される内部クロック信号CLKSZ2を第２イネーブル信号ENZ2に従って制御して生成した第２内部クロック信号CLKM2 を出力する。
【０１４５】
第２イネーブル信号生成回路１６は、第２クロック信号入力バッファ１２の立ち上がりに応答してラッチ回路１４からの内部パワーダウン信号CKECZ をラッチする。すなわち、第２イネーブル信号生成回路１６は、第１イネーブル信号生成回路１５と同じタイミングでラッチ回路１４からの内部パワーダウン信号CKECZ をラッチする。したがって、第３イネーブル信号ENZ3は、第１及び第２イネーブル信号ENZ1，ENZ2と同じタイミングで第１及び第２クロック信号入力バッファ１１，１２に出力される。したがって、この場合には、それぞれ第１及び第２内部クロック信号CLKM1 ，CLKM2 は、図１４に示す動作波形となる。従って、第１内部クロック信号CLKM1 は第２内部クロック信号CLKM2 より常に半周期早く発生・消失する。
【０１４６】
・本実施形態では、ＤＤＲ ＳＤＲＡＭに具体化したが、各内部回路がそれぞれ位相の異なる複数個のクロック信号にて動作するＳＤＲＡＭ、その他半導体記憶装置、信号処理装置等の半導体集積回路装置に具体化してもよい。
【０１４７】
・前記実施形態では、第１及び第２内部クロック信号CLKM1 ，CLKM2 に対する内部クロック信号生成回路１０であったが、互いに位相が相違する３個以上の内部クロック信号を生成する生成回路に具体化してもよい。
【０１４８】
・前記実施形態では、第１及び第２内部クロック信号CLKM1 ，CLKM2 は互いに１８０°位相がずれていたが、必ずしも１８０°でなくてもよい。
【０１４９】
【発明の効果】
【０１５２】
請求項１に記載の発明によれば、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生タイミングは変動することなく一定の位相関係をもって発生させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、一定の条件下で処理動作を開始させることができる。
【０１５３】
請求項２に記載の発明によれば、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの消失タイミングは変動することなく一定の位相関係をもって消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、一定の条件下で処理動作を停止させることができる。
【０１５４】
請求項３に記載の発明によれば、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生及び消失タイミングは変動することなく一定の位相関係をもって発生及び消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、一定の条件下で処理動作を開始及び停止させることができる。
【０１５５】
請求項４に記載の発明によれば、第１及び第２内部クロック信号の間において、それぞれの発生タイミングは変動することなく常に第１内部クロック信号を先に発生させることができることから、常に第１内部クロック信号で動作する内部回路の処理動作を先に開始させることができる。
【０１５６】
請求項５に記載の発明によれば、第１及び第２内部クロック信号の間において、それぞれの発生タイミングは変動することなく常に第１内部クロック信号を先に消失させることができることから、常に第１内部クロック信号で動作する内部回路の処理動作を先に停止させることができる。
請求項６に記載の発明によれば、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生及び消失タイミングは変動することなく一定の位相関係をもって発生及び消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、一定の条件下で処理動作を開始及び停止させることができる。
【０１５７】
請求項１０〜１３に記載の発明によれば、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生タイミング及び消失タイミングの少なくとも一方は変動することなく一定の関係をもって発生及び消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、一定の条件下で処理動作を開始及び停止させることができる。
【図面の簡単な説明】
【図１】ＤＤＲ ＳＤＲＡＭの概略構成を説明するためのブロック図
【図２】内部クロック信号生成回路の構成を説明するためのブロック図
【図３】第１クロック信号入力バッファの電気的構成を説明する回路図
【図４】第２クロック信号入力バッファの電気的構成を説明する回路図
【図５】ラッチ回路の電気的構成を説明するための回路図
【図６】第１イネーブル信号生成回路の電気的構成を説明する回路図
【図７】第２イネーブル信号生成回路の電気的構成を説明する回路図
【図８】内部クロック信号生成回路の動作を説明するための動作波形図
【図９】第２イネーブル信号生成回路の別例を示す回路図
【図１０】内部クロック信号生成回路の別例を示す回路図
【図１１】内部クロック信号生成回路の別例を示す回路図
【図１２】別例の内部クロック信号生成回路の動作波形図
【図１３】内部クロック信号生成回路の別例を示す回路図
【図１４】別例の内部クロック信号生成回路の動作波形図
【図１５】従来の内部クロック信号生成回路の構成を説明するブロック図
【図１６】従来の内部クロック信号生成回路の動作波形図
【符号の説明】
１０ 内部クロック信号生成回路
１１ 第１クロック信号入力バッファ
１２ 第２クロック信号入力バッファ
１３ パワーダウン信号入力バッファ
１４ ラッチ回路
１５ 第１イネーブル信号生成回路
１６ 第２イネーブル信号生成回路
１７ 第１ゲート回路
５２，５３ 第２ゲート回路
５４ 第３ゲート回路
CKE パワーダウン信号
CKECZ 内部パワーダウン信号
CKEMZ メインパワーダウン信号
CLK1 第１外部クロック信号
CLK2 第２外部クロック信号
CLKM1 第１内部クロック信号
CLKM2 第２内部クロック信号
CLKSZ 内部クロック信号
CLKSZ2 内部クロック信号
ENZ1 第１イネーブル信号
ENZ2 第２イネーブル信号
ENZ3 第３イネーブル信号
【発明の属する技術分野】
本発明は、位相の異なる複数個のクロック信号がそれぞれ対応する内部回路に供給され、これら内部回路が対応するそれぞれのクロック信号に基づいて動作制御される半導体記憶装置に関するものである。
【０００２】
近年、半導体集積回路装置、例えば半導体記憶装置においては、さらなる高速化が求められている。特に、シンクロナスＤＲＡＭ（ＳＤＲＡＭ）では、０°と、１８０°の位相を持つ２種類の外部クロック信号を入力し、これら２種類の外部クロック信号に基づいて０°と、１８０°の位相を持つ２種類の内部クロック信号を生成する。そして、この位相の相違する２つの内部クロック信号を用いてチップ内の各内部回路を制御して高速化を図ることが提案されている。
【０００３】
これら各内部回路は位相が相違する複数の内部クロック信号でそれぞれ制御されることから、各内部回路の間において常に同一の条件で動作が開始され停止される必要がある。そのために、複数の内部クロック信号は、常に一定の関係で発生・消失したりする必要がある。
【０００４】
【従来の技術】
従来のＳＤＲＡＭは、外部装置としてのＳＤＲＡＭコントローラから１つの外部クロック信号に基づいて内部クロック信号を生成し、その内部クロック信号を動作制御信号として各内部回路に供給している。また、ＳＤＲＡＭは、ＳＤＲＡＭコントローラから外部パワーダウン信号（クロックイネーブル信号）を入力する。外部パワーダウン信号は、内部クロック信号の活性・非活性化を制御する。つまり、外部パワーダウン信号がＬレベルのとき、外部クロック信号が入力されていても内部クロック信号の生成を停止するようになっている。反対に、外部パワーダウン信号がＨレベルのとき、外部クロック信号に基づいて内部クロック信号を生成するようになっている。
【０００５】
図１５は、外部クロック信号と外部パワーダウン信号（クロックイネーブル信号）を入力し内部クロック信号を生成し出力する従来のクロックバッファ回路部のブロック回路図を示す。
【０００６】
図１５において、クロック信号入力バッファ９１はカレントミラー形の入力バッファであって、ＳＤＲＡＭコントローラから外部クロック信号CLK を入力し同外部クロック信号CLK と同相の内部クロック信号CLKMZ を図示しない各内部回路に出力する。クロック信号入力バッファ９１は、イネーブル信号ENZ を入力する。そして、クロック信号入力バッファ９１は、イネーブル信号ENZ がＨレベルのときには活性化され、イネーブル信号ENZ がＬレベルのときには非活性となる。
【０００７】
つまり、イネーブル信号ENZ がＨレベルのときには、クロック信号入力バッファ９１は、外部クロック信号CLK に基づいて内部クロック信号CLKMZ を出力する。反対に、イネーブル信号ENZ がＬレベルのときには、クロック信号入力バッファ９１は、外部クロック信号CLK が入力されていても、図１６に示すように、内部クロック信号CLKMZ の出力を停止する。
【０００８】
このイネーブル信号ENZ は、パワーダウン信号入力バッファ９２、クロック信号監視用入力バッファ９３、ラッチ回路９４及びイネーブル信号生成回路９５にて生成されている。
【０００９】
パワーダウン信号入力バッファ９２は、カレントミラー形の入力バッファであって、ＳＤＲＡＭコントローラから外部パワーダウン信号CKE を入力し同外部パワーダウン信号CKE と同相のメインパワーダウン信号CKEMZ を出力する。すなわち、外部パワーダウン信号CKE がＨレベルのとき（非パワーダウン状態）、パワーダウン信号入力バッファ９２はＨレベルのメインパワーダウン信号CKEMZ を出力する。また、外部パワーダウン信号CKE がＬレベルのとき（パワーダウン状態）、パワーダウン信号入力バッファ９２はＬレベルのメインパワーダウン信号CKEMZ を出力する。
【００１０】
クロック信号監視用入力バッファ９３は、カレントミラー形の入力バッファであって、ＳＤＲＡＭコントローラから外部クロック信号CLK を入力し同外部クロック信号CLK と同相の監視用内部クロック信号CLKSZ を出力する。また、クロック信号監視用入力バッファ９３は、前記メインパワーダウン信号CKEMZ と前記イネーブル信号ENZ を入力する。そして、同監視用入力バッファ９３は、メインパワーダウン信号CKEMZ 及びイネーブル信号ENZ の少なくともいずれかがＨレベルのときには活性化され、メインパワーダウン信号CKEMZ 及びイネーブル信号ENZ が共にＬレベルのときには非活性となる。
【００１１】
つまり、活性のときには、クロック信号監視用入力バッファ９３は、外部クロック信号CLK に基づいて監視用内部クロック信号CLKSZ を出力する。反対に、非活性のときには、クロック信号監視用入力バッファ９３は、外部クロック信号CLK が入力されていても、図１６に示すように、監視用内部クロック信号CLKSZ の出力を停止する。
【００１２】
ラッチ回路９４は、前記メインパワーダウン信号CKEMZ と監視用内部クロック信号CLKSZ とを入力する。そして、ラッチ回路９４は、監視用内部クロック信号CLKSZ のＬレベルからＨレベルの立ち上がりに応答してそのときのメインパワーダウン信号CKEMZ の状態（Ｈレベル又はＬレベルの状態）を保持し、その保持したメインパワーダウン信号CKEMZ の状態を内部パワーダウン信号CKECZ として出力する。
【００１３】
したがって、監視用内部クロック信号CLKSZ がＬレベルからＨレベルの立ち上がったときにメインパワーダウン信号CKEMZ がＨレベルのときには、ラッチ回路９４はＨレベルの内部パワーダウン信号CKECZ を出力する。また、監視用内部クロック信号CLKSZ がＬレベルからＨレベルの立ち上がったときにメインパワーダウン信号CKEMZ がＬレベルのときには、ラッチ回路９４はＬレベルの内部パワーダウン信号CKECZ を出力する。
【００１４】
イネーブル信号生成回路９５は、内部パワーダウン信号CKECZ と監視用内部クロック信号CLKSZ を入力する。イネーブル信号生成回路９５は、監視用内部クロック信号CLKSZ がＬレベルのとき、そのときの内部パワーダウン信号CKECZ をラッチしその内部パワーダウン信号CKECZ をイネーブル信号ENZ として出力する。また、イネーブル信号生成回路９５は、監視用内部クロック信号CLKSZ がＨレベルのとき、既にラッチしている内部パワーダウン信号CKECZ をイネーブル信号ENZ として出力する。
【００１５】
つまり、イネーブル信号生成回路９５は、内部パワーダウン信号CKECZ がＬレベルのとき、Ｌレベルのイネーブル信号ENZ を出力し、内部パワーダウン信号CKECZ がＨレベルのとき、Ｈレベルのイネーブル信号ENZ を出力する。
【００１６】
このイネーブル信号ENZ は、前記したようにクロック信号入力バッファ９１に出力される。つまり、クロック信号入力バッファ９１は、内部パワーダウン信号CKECZ がＨレベルのときには、外部クロック信号CLK に基づいて内部クロック信号CLKMZ を出力する。反対に、クロック信号入力バッファ９１は、内部パワーダウン信号CKECZ がＬレベルのときには、外部クロック信号CLK が入力されていても、図１６に示すように、内部クロック信号CLKMZ の出力を停止する。
【００１７】
【発明が解決しようとする課題】
近年、データバスのさらなる高速化が求められ、この種のＳＤＲＡＭにおいても、その内部動作の高速化への要求がますます高まっている。そこで、その要求に応えるＳＤＲＡＭとしてＤＤＲ（Double-Data-Rate）ＳＤＲＡＭが提案されている。
【００１８】
ＤＤＲ ＳＤＲＡＭは、１８０°位相の異なる２つの外部クロック信号を入力し、その２つの外部クロック信号に対してそれぞれ互いに１８０°位相の異なる内部クロック信号を生成する。そして、この２つの位相の異なる内部クロック信号の一方の内部クロック信号の立ち上がりで動作する内部回路と、他方の内部クロック信号の立ち上がりで動作する内部回路をチップ内に設け、それぞれデータ処理を分担させることによって高速化を図っている。
【００１９】
ところで、この２つの位相の異なる内部クロック信号において、それぞれの発生及び消失のタイミングは、それぞれ変動することなく常に一定の関係をもって発生及び消失することが望ましい。
【００２０】
つまり、例えば、一方の内部クロック信号が他方の内部クロック信号より常に先に発生及び消失する常に一定の関係を有する場合、一方の内部クロック信号で動作する内部回路と、他方の内部クロック信号で動作する内部回路との間では、動作処理数が常に一定の関係が成立することから、以後行う両内部回路の処理動作は常に同じ条件で処理動作が遂行される。
【００２１】
これに対して、一方の内部クロック信号と他方の内部クロック信号との間でその発生及び消失の後先がそれぞれその時々で変動する場合には、一方の内部クロック信号で動作する内部回路と、他方の内部クロック信号で動作する内部回路との間では、動作処理数が不定となり、以後行う両内部回路の処理動作は条件が異なり支障をきたして処理不能となるおそれがあるからである。
【００２２】
ところで、２つの位相の異なる内部クロック信号は、それぞれの外部クロック信号入力バッファにて生成される。これら外部クロック信号入力バッファは、外部装置から入力されるパワーダウン信号がＨレベルのときには活性化され、パワーダウン信号がＬレベルのときには非活性となる。つまり、各内部クロック信号の発生及び消失のタイミングは、パワーダウン信号によって決定される。
【００２３】
しかしながら、パワーダウン信号のＬレベルからＨレベルへの立ち上がり及びＨレベルからＬレベルへの立ち下がりのそれぞれ切り替わるタイミングは、外部クロック信号に関係なく行われる。その結果、切り替わるタイミングによって、一方の内部クロック信号が他方の内部クロック信号より先に発生及び消失したり、反対に一方の内部クロック信号が他方の内部クロック信号より後に発生及び消失したりする。すなわち、一方の内部クロック信号と他方の内部クロック信号との間における発生及び消失のタイミングは、常に一定の関係はなくパワーダウン信号によって変動する。
【００２４】
そこで、ＤＤＲ ＳＤＲＡＭでは、この２つの位相の異なる内部クロック信号を使用してそれぞれの内部回路を確実に動作させるには、両内部クロック信号の間において、それぞれの発生及び消失のタイミングをそれぞれ変動することなく常に一定の関係をもって発生及び消失することが望まれている。
【００２５】
本発明の目的は、外部から相互に位相が異なる複数のクロック信号を入力する半導体記憶装置において、これら入力した外部クロック信号から内部クロック信号を好適に生成し、これら内部クロック信号に基づき各内部回路をそれぞれ好適に制御することのできる半導体記憶装置を提供することにある。
【００２６】
【課題を解決するための手段】
【００３２】
請求項１に記載の発明によれば、第１内部クロック信号を生成するための内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が非活性から活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を発生させる。また、内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、前記内部クロック信号に応答して第１イネーブル信号として第１イネーブル信号生成回路により保持されて出力される。この第１イネーブル信号は、内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と内部クロック信号とが入力される第１ゲート回路により第１内部クロック信号が発生される。
【００３３】
従って、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生タイミングは変動することなく一定の位相関係をもって発生させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、常に一定の条件下で処理動作を開始させることができる。
【００３４】
請求項２に記載の発明によれば、第１内部クロック信号を生成するための内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が活性から非活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を消失させる。また、内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、前記内部クロック信号に応答して第１イネーブル信号として第１イネーブル信号生成回路により保持されて出力される。この第１イネーブル信号は、内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と内部クロック信号とが入力される第１ゲート回路により第１内部クロック信号が消失される。
【００３５】
従って、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの消失タイミングは変動することなく一定の位相関係をもって消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、常に一定の条件下で処理動作を停止させることができる。
【００３６】
請求項３に記載の発明によれば、第１内部クロック信号を生成するための内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が非活性から活性、及び、活性から非活性に切り替わると、その切り替わりタイミングに関係なく、一定の位相関係で第１及び第２内部クロック信号を発生及び消失させる。また、内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、前記内部クロック信号に応答して第１イネーブル信号として第１イネーブル信号生成回路により保持されて出力される。この第１イネーブル信号は、内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と内部クロック信号とが入力される第１ゲート回路により第１内部クロック信号が発生及び消失される。
【００３７】
従って、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生及び消失タイミングは変動することなく一定の位相関係をもって発生及び消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、常に一定の条件下で処理動作を開始及び停止させることができる。
【００３８】
請求項４に記載の発明によれば、内部クロック信号出力制御回路は常に第１内部クロック信号を発生させた後に第２内部クロック信号を発生させる。
従って、第１及び第２内部クロック信号の間において、それぞれの発生タイミングは変動することなく常に第１内部クロック信号を先に発生させることができることから、常に第１内部クロック信号で動作する内部回路の処理動作を先に開始させることができる。
【００３９】
請求項５に記載の発明によれば、内部クロック信号出力制御回路は常に第１内部クロック信号を消失させた後に第２内部クロック信号を消失させる。
従って、第１及び第２内部クロック信号の間において、それぞれの発生タイミングは変動することなく常に第１内部クロック信号を先に消失させることができることから、常に第１内部クロック信号で動作する内部回路の処理動作を先に停止させることができる。
【００４０】
請求項６に記載の発明によれば、ラッチ回路により第１クロック信号入力バッファからの内部クロック信号の立ち上がりに応答して内部パワーダウン信号がラッチされる。また、第１イネーブル信号生成回路により内部クロック信号の立ち下がりに応答して第１イネーブル信号が保持される。また、第２イネーブル信号生成回路により内部クロック信号の立ち上がりに応答して第２イネーブル信号が保持される。
【００４１】
従って、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生及び消失タイミングは変動することなく一定の位相関係をもって発生及び消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、一定の条件下で処理動作を開始及び停止させることができる。
【００４２】
請求項７に記載の発明によれば、第１内部クロック信号を生成するための第３内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号を生成するための第４内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が非活性から活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を発生させる。また、第３内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、前記第１内部クロック信号に応答して第１イネーブル信号として第１イネーブル信号生成回路により保持されて出力される。この第１イネーブル信号が、第４内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と第３内部クロック信号とが入力される第１ゲート回路により第１内部クロック信号が発生される。また、第２イネーブル信号と第４内部クロック信号とが入力される第２ゲート回路により第２内部クロック信号が発生される。
【００４３】
請求項８に記載の発明によれば、第１内部クロック信号を生成するための第３内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号を生成するための第４内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が活性から非活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を消失させる。また、第３内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、前記第１内部クロック信号に応答して第１イネーブル信号として第１イネーブル信号生成回路により保持されて出力される。この第１イネーブル信号が、第４内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と第３内部クロック信号とが入力される第１ゲート回路により第１内部クロック信号が消失される。また、第２イネーブル信号と第４内部クロック信号とが入力される第２ゲート回路により第２内部クロック信号が消失される。
【００４４】
請求項９に記載の発明によれば、第１内部クロック信号を生成するための第３内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号を生成するための第４内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が非活性から活性、及び、活性から非活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を発生及び消失させる。また、第３内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、前記第１内部クロック信号に応答して第１イネーブル信号として第１イネーブル信号生成回路により保持されて出力される。この第１イネーブル信号が、第４内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と第３内部クロック信号とが入力される第１ゲート回路により第１内部クロック信号が発生及び消失される。また、第２イネーブル信号と第４内部クロック信号とが入力される第２ゲート回路により第２内部クロック信号が発生及び消失される。
【００４９】
請求項１０に記載の発明によれば、第１内部クロック信号を生成するための第３内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号を生成するための第４内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が非活性から活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を発生及び消失させる。また、第３内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、第１イネーブル信号生成回路により第３内部クロック信号に応答して第１イネーブル信号として保持されて出力される。また、ラッチ回路によりラッチされた第２の内部パワーダウン信号が、第４内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と第３内部クロック信号とに基づいて第１ゲート回路により第１内部クロック信号が発生される。第２イネーブル信号と第４内部クロック信号とに基づいて第２ゲート回路により第２内部クロック信号が発生される。さらに、第２イネーブル信号とラッチ回路がラッチした第２の内部パワーダウン信号とを受け取る第３ゲート回路は、それらにより生成した第３イネーブル信号を第１及び第２クロック信号入力バッファに対して活性・非活性制御するために供給する。
【００５０】
請求項１１に記載の発明によれば、第１内部クロック信号を生成するための第３内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号を生成するための第４内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が活性から非活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を発生及び消失させる。また、第３内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、第１イネーブル信号生成回路により第３内部クロック信号に応答して第１イネーブル信号として保持されて出力される。また、ラッチ回路によりラッチされた第２の内部パワーダウン信号が、第４内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と第３内部クロック信号とに基づいて第１ゲート回路により第１内部クロック信号が消失される。第２イネーブル信号と第４内部クロック信号とに基づいて第２ゲート回路により第２内部クロック信号が消失される。さらに、第２イネーブル信号とラッチ回路がラッチした第２の内部パワーダウン信号とを受け取る第３ゲート回路は、それらにより生成した第３イネーブル信号を第１及び第２クロック信号入力バッファに対して活性・非活性制御するために供給する。
【００５１】
請求項１２に記載の発明によれば、第１内部クロック信号を生成するための第３内部クロック信号が第１クロック信号入力バッファにより生成され、第２内部クロック信号を生成するための第４内部クロック信号が第２クロック信号入力バッファにより生成される。また、内部クロック信号出力制御回路は、外部パワーダウン信号が非活性から活性、及び活性から非活性に切り替わった時、その切り替わりタイミングに関係なく、一定の位相関係で前記第１及び第２内部クロック信号を発生及び消失させる。また、第３内部クロック信号に応答して内部パワーダウン信号がラッチ回路によりラッチされる。そのラッチ回路によりラッチされた第２の内部パワーダウン信号が、第１イネーブル信号生成回路により第３内部クロック信号に応答して第１イネーブル信号として保持されて出力される。また、ラッチ回路によりラッチされた第２の内部パワーダウン信号が、第４内部クロック信号に応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。また、第１イネーブル信号と第３内部クロック信号とに基づいて第１ゲート回路により第１内部クロック信号が発生及び消失される。第２イネーブル信号と第４内部クロック信号とに基づいて第２ゲート回路により第２内部クロック信号が発生及び消失される。さらに、第２イネーブル信号とラッチ回路がラッチした第２の内部パワーダウン信号とを受け取る第３ゲート回路は、それらにより生成した第３イネーブル信号を第１及び第２クロック信号入力バッファに対して活性・非活性制御するために供給する。
請求項１３に記載の発明によれば、内部パワーダウン信号が、ラッチ回路により第３内部クロック信号の立ち上がりに応答してラッチされる。また、ラッチ回路によりラッチされた第２の内部パワーダウン信号が、第１イネーブル信号生成回路により第３内部クロック信号の立ち下がりに応答して第１イネーブル信号として保持されて出力される。また、ラッチ回路によりラッチされた第２の内部パワーダウン信号が、第４内部クロック信号の立ち上がりに応答して第２イネーブル信号として第２イネーブル信号生成回路により保持されて出力される。
【００５２】
従って、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生及び消失タイミングは変動することなく一定の位相関係をもって発生及び消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、一定の条件下で処理動作を開始及び停止させることができる。
【００５３】
【発明の実施の形態】
以下、本発明をＤＤＲ ＳＤＲＡＭに具体化した一実施形態を図面に従って説明する。
【００５４】
図１は、ＤＤＲ ＳＤＲＡＭの概略を説明するためのブロック図である。
ＤＤＲ ＳＤＲＡＭは、クロックバッファ回路部１、コマンドデコーダ回路部２、アドレスバッファ回路部３、入出力データ回路部４、コントロール信号ラッチ回路部５、モードレジスタ回路部６、コラムアドレスカウンタ回路部７、ＤＬＬ回路部８及びＤＲＡＭコア回路部９等を有する。
【００５５】
クロックバッファ回路部１は、外部パワーダウン信号CKE 及び互いに１８０°の位相差を有する第１及び第２外部クロック信号CLK1，CLK2を外部装置から入力する。クロックバッファ回路部１は、外部パワーダウン信号CKE がＨレベルのとき（非パワーダウン状態）、第１及び第２外部クロック信号CLK1，CLK2をそれぞれ同相の第１及び第２内部クロック信号CLKM1 ，CLKM2 として出力する。また、クロックバッファ回路部１は、外部パワーダウン信号CKE がＬレベルのとき（パワーダウン状態）、第１及び第２外部クロック信号CLK1，CLK2に基づく第１及び第２内部クロック信号CLKM1 ，CLKM2 を出力しないようになっている。クロックバッファ回路部１は、外部パワーダウン信号CKE 及び第１、第２内部クロック信号CLKM1 ，CLKM2 をコマンドデコーダ回路部２に出力するとともに、ＤＬＬ回路部８に出力する。
【００５６】
コマンドデコーダ回路部２は、クロックバッファ回路部１からの第１及び第２内部クロック信号CLKM1 ，CLKM2 に応答して、外部装置から外部コマンドCOM を入力する。外部コマンドCOM は、本実施形態では、コラムアドレスストローブ信号CAS 、ライトイネーブル信号WE、チップセレクト信号CS、ロウアドレスストローブ信号RAS 及びオートプリチャージイネーブル信号APとから構成されている。そして、コマンドデコーダ回路部２は、外部パワーダウン信号CKE 及び第１及び第２内部クロック信号CLKM1 ，CLKM2 に応答して、その時に外部コマンドCOM 、すなわち、各信号CAS ，WE，CS，RAS ，APの状態（Ｈレベル又はＬレベル）からライトコマンド、リードコマンド、リフレッシュコマンド等の各種のコマンドをデコードする。そして、コマンドデコーダ回路部２は外部コマンドCOM からこれらデコードした各種コマンドを内部コマンド及びイネーブル信号等としてアドレスバッファ回路部３、入出力データ回路部４、コントロール信号ラッチ回路部５及びモードレジスタ回路部６に出力する。
【００５７】
アドレスバッファ回路部３は、コマンドデコーダ回路部２からの内部コマンドに基づいて外部装置からアドレス信号A0〜A11 とバンクアドレス信号BA0 ，BA1 を入力する。アドレスバッファ回路部３は、入力したアドレス信号A0〜A11 及びバンクアドレス信号BA0 ，BA1 に基づくアドレスデータをコントロール信号ラッチ回路部５、モードレジスタ回路部６及びコラムアドレスカウンタ回路部７に出力する。また、アドレスバッファ回路部３は、アドレス信号A0〜A11 に基づくロウアドレスデータをＤＲＡＭコア回路部９に出力する。
【００５８】
入出力データ回路部４は、コマンドデコーダ回路部２からのイネーブル信号に基づいて活性化され、外部装置からデータストローブ信号DQS 、ライトデータDQ0 〜DQ7 、データマスク信号DMを入力する。入出力データ回路部４は、データストローブ信号DQS の立ち上がり及び立ち下がりに応答してライトデータDQ0 〜DQ7 を入力しラッチする。
【００５９】
そして、入出力データ回路部４は、ラッチしたライトデータDQ0 〜DQ7 をＤＲＡＭコア回路部９に出力する。また、入出力データ回路部４は、コマンドデコーダ回路部２からの内部コマンドに基づいてＤＲＡＭコア回路部９からリードデータDQ0 〜DQ7 を出力するようになっている。
【００６０】
コントロール信号ラッチ回路部５は、前記コマンドデコーダ回路部２からの内部コマンド及びアドレスバッファ回路部３からのアドレスデータを入力する。そして、コントロール信号ラッチ回路部５は、これら内部コマンド及びアドレスデータに基づいてＤＲＡＭコア回路部９に対してライトデータの書き込み、リードデータの読み出し、リフレッシュ、セルフリフレッシュ等の各種の処理動作のための制御信号を出力する。
【００６１】
モードレジスタ回路部６は、コマンドデコーダ回路部２からの内部コマンド及びアドレスバッファ回路部３からのアドレスデータを入力する。そして、モードレジスタ回路部６は、これら内部コマンド及びアドレスデータに基づいてＤＲＡＭコア回路部９に対して行う各種の処理動作のモードを保持するようになっている。
【００６２】
コラムアドレスカウンタ回路部７は、アドレスバッファ回路部３からアドレス信号A0〜A11 に基づくコラムアドレスデータを入力する。そして、コラムアドレスカウンタ回路部７は、モードレジスタ回路部６のモードに基づいてコラムアドレスデータをＤＲＡＭコア回路部９に出力する。
【００６３】
ＤＬＬ回路部８は、クロックバッファ回路部１からの第１及び第２内部クロック信号CLKM1 ，CLKM2 を入力し、種々の周波数のクロックを生成し、入出力データ回路部４等に出力するようになっている。
【００６４】
ＤＲＡＭコア回路部９は、アドレスバッファ回路部３からのロウアドレスデータ、コントロール信号ラッチ回路部５からの制御信号、コラムアドレスカウンタ回路部７からのコラムアドレスデータを入力する。ＤＲＡＭコア回路部９は、制御信号及びアドレスデータに基づいて内蔵したメモリセルアレイに対してライトデータの書き込み、リードデータの読み出し、リフレッシュ、セルフリフレッシュ等の各種の処理動作を実行する。したがって、ＤＲＡＭコア回路部９は、入出力データ回路部４から入力されたライトデータDQ0 〜DQ7 を制御信号及びアドレスデータに基づいて所定のアドレスのメモリセルに書き込む。
【００６５】
次に、前記第１及び第２外部クロック信号CLK1，CLK2から第１及び第２内部クロック信号CLKM1 ，CLKM2 を生成する前記クロックバッファ回路部１内に設けた内部クロック信号生成回路１０を図２に従って説明する。
【００６６】
図２において、内部クロック信号生成回路１０は、第１クロック信号入力バッファ１１、第２クロック信号入力バッファ１２、パワーダウン信号入力バッファ１３、ラッチ回路１４、第１イネーブル信号生成回路１５、第２イネーブル信号生成回路１６及び第１ゲート回路１７を備えている。
【００６７】
クロック信号入力回路としての第１クロック信号入力バッファ１１は、外部装置から第１外部クロック信号CLK1を入力し同外部クロック信号CLK1と同相の第１内部クロック信号CLKM1 となる内部クロック信号CLKSZ を出力する。第１クロック信号入力バッファ１１は、メインパワーダウン信号CKEMZ 及び第２イネーブル信号ENZ2を入力する。そして、第１クロック信号入力バッファ１１は、メインパワーダウン信号CKEMZ 及び第２イネーブル信号ENZ2の少なくともいずれかがＨレベルの時には活性化され、メインパワーダウン信号CKEMZ 及び第２イネーブル信号ENZ2が共にＬレベルの時には非活性となる。
【００６８】
図３は、第１クロック信号入力バッファ１１の電気的構成を説明するための回路図である。第１クロック信号入力バッファ１１は、差動増幅回路部１１ａと制御回路部１１ｂとからなる。差動増幅回路部１１ａはカレントミラー形であって、差動増幅部を構成するＮチャネルＭＯＳトランジスタ（以下、ＮＭＯＳトランジスタという）Q1，Q2、定電流部を構成するＮＭＯＳトランジスタQ3、カレントミラー部を構成するＰチャネルＭＯＳトランジスタ（以下、ＰＭＯＳトランジスタという）Q4，Q5を有する。増幅用のＮＭＯＳトランジスタQ1，Q2は、それぞれソースが、ＮＭＯＳトランジスタQ3を介して接地されている。
【００６９】
ＮＭＯＳトランジスタQ1のドレインは、ＰＭＯＳトランジスタQ4を介して高電位電源電圧の電源線に接続されている。ＮＭＯＳトランジスタQ2のドレインは、ＰＭＯＳトランジスタQ5を介して高電位電源電圧の電源線に接続されている。また、ＰＭＯＳトランジスタQ4，Q5のゲートは、ＮＭＯＳトランジスタQ2のドレインに接続されている。さらにまた、ＮＭＯＳトランジスタQ1のドレインは、インバータ回路２１に接続されている。
【００７０】
そして、ＮＭＯＳトランジスタQ1のゲートには、第１外部クロック信号CLK1が入力される。ＮＭＯＳトランジスタQ2のゲートには、基準電圧Vrefが入力される。また、ＮＭＯＳトランジスタQ3のゲートには、制御回路部１１ｂから制御信号CON が入力される。
【００７１】
制御回路部１１ｂはＰＭＯＳトランジスタとＮＭＯＳトランジスタよりなるトランスファーゲート２２を有している。トランスファーゲート２２のＰＭＯＳトランジスタのゲートは、メインパワーダウン信号CKEMZ を入力する。トランスファーゲート２２のＮＭＯＳトランジスタのゲートは、インバータ回路２３を介してメインパワーダウン信号CKEMZ を入力する。そして、メインパワーダウン信号CKEMZ がＬレベルの時、トランスファーゲート２２はオンして第２イネーブル信号ENZ2を制御信号CON としてＮＭＯＳトランジスタQ3のゲートに出力する。メインパワーダウン信号CKEMZ がＨレベルの時、トランスファーゲート２２はオフして第２イネーブル信号ENZ2を制御信号CON としてＮＭＯＳトランジスタQ3のゲートに出力することはない。
【００７２】
制御回路部１１ｂは、ＰＭＯＳトランジスタQ6を備えている。ＰＭＯＳトランジスタQ6のソースは高電位電源の電源線に接続され、ドレインは、ＮＭＯＳトランジスタQ3のゲートに接続されている。ＰＭＯＳトランジスタQ6のゲートは、前記インバータ回路２３を介してメインパワーダウン信号CKEMZ を入力する。したがって、メインパワーダウン信号CKEMZ がＨレベルの時、ＰＭＯＳトランジスタQ6は、Ｈレベルの信号を制御信号CON としてＮＭＯＳトランジスタQ3のゲートに出力する。
【００７３】
つまり、制御回路部１１ｂは、メインパワーダウン信号CKEMZ 及び第２イネーブル信号ENZ2の少なくともいずれかがＨレベルの時には、Ｈレベルの制御信号CON をＮＭＯＳトランジスタQ3のゲートに出力する。このとき、ＮＭＯＳトランジスタQ3はオンとなり、差動増幅回路部１１ａは活性状態となる。
【００７４】
一方、メインパワーダウン信号CKEMZ 及び第２イネーブル信号ENZ2が共にＬレベルの時には、制御回路部１１ｂは、Ｌレベルの制御信号CON をＮＭＯＳトランジスタQ3のゲートに出力する。このとき、ＮＭＯＳトランジスタQ3はオフとなり、差動増幅回路部１１ａは非活性状態となる。
【００７５】
したがって、差動増幅回路部１１ａが活性状態にあるときには、同差動増幅回路部１１ａは、第１外部クロック信号CLK1に基づいて内部クロック信号CLKSZ （第１内部クロック信号CLKM1 ）をインバータ回路２１から出力する。反対に、差動増幅回路部１１ａが非活性状態にあるときには、同差動増幅回路部１１ａは、第１外部クロック信号CLK1が入力されていても、内部クロック信号CLKSZ （第１内部クロック信号CLKM1 ）の出力を停止する。
【００７６】
クロック信号入力回路としての第２クロック信号入力バッファ１２は、外部装置から第２外部クロック信号CLK2を入力し同外部クロック信号CLK2と同相の第２内部クロック信号CLKM2 を出力する。第２クロック信号入力バッファ１２は、第２イネーブル信号ENZ2を入力する。そして、第２クロック信号入力バッファ１２は、第２イネーブル信号ENZ2がＨレベルの時には活性化され、第２イネーブル信号ENZ2がＬレベルの時には非活性となる。
【００７７】
図４は、第２クロック信号入力バッファ１２の電気的構成を説明するための回路図である。第２クロック信号入力バッファ１２は、カレントミラー形の差動増幅回路であって、差動増幅部を構成するＮＭＯＳトランジスタQ7，Q8、定電流部を構成するＮＭＯＳトランジスタQ9、カレントミラー部を構成するＰＭＯＳトランジスタQ10，Q11を有する。増幅用のＮＭＯＳトランジスタQ7，Q8は、それぞれソースが、ＮＭＯＳトランジスタQ9を介して接地されている。
【００７８】
ＮＭＯＳトランジスタQ7のドレインは、ＰＭＯＳトランジスタQ10 を介して高電位電源電圧の電源線に接続されている。ＮＭＯＳトランジスタQ8のドレインは、ＰＭＯＳトランジスタQ11 を介して高電位電源電圧の電源線に接続されている。また、ＰＭＯＳトランジスタQ10 ，Q11 のゲートは、ＮＭＯＳトランジスタQ8のドレインに接続されている。さらにまた、ＮＭＯＳトランジスタQ7のドレインは、インバータ回路２４に接続されている。
【００７９】
そして、ＮＭＯＳトランジスタQ7のゲートには、第２外部クロック信号CLK2が入力される。ＮＭＯＳトランジスタQ8のゲートには、基準電圧Vrefが入力される。また、ＮＭＯＳトランジスタQ9のゲートには、第２イネーブル信号ENZ2が入力される。
【００８０】
つまり、第２クロック信号入力バッファ１２は、第２イネーブル信号ENZ2がＨレベルの時には、ＮＭＯＳトランジスタQ9がオンとなり活性状態となる。一方、第２イネーブル信号ENZ2がＬレベルの時には、第２クロック信号入力バッファ１２は、ＮＭＯＳトランジスタQ9がオフとなり非活性状態となる。
【００８１】
したがって、第２クロック信号入力バッファ１２が活性状態にあるときには、同第２クロック信号入力バッファ１２は、第２外部クロック信号CLK2に基づいて第２内部クロック信号CLKM2 をインバータ回路２４から出力する。反対に、第２クロック信号入力バッファ１２が非活性状態にあるときには、同第２クロック信号入力バッファ１２は、第２外部クロック信号CLK2が入力されていても、第２内部クロック信号CLKM2 の出力を停止する。
【００８２】
外部制御信号入力回路としてのパワーダウン信号入力バッファ１３は、外部装置から外部パワーダウン信号CKE を入力し同外部パワーダウン信号CKE と同相のメインパワーダウン信号CKEMZ を出力する。したがって、外部パワーダウン信号CKE がＨレベルの時、パワーダウン信号入力バッファ１３は、Ｈレベルのメインパワーダウン信号CKEMZ を出力する。また、外部パワーダウン信号CKE がＬレベルの時、パワーダウン信号入力バッファ１３は、Ｌレベルのメインパワーダウン信号CKEMZ を出力する。
【００８３】
このメインパワーダウン信号CKEMZ は、前記第１クロック信号入力バッファ１１に出力される。したがって、前記第１クロック信号入力バッファ１１は、メインパワーダウン信号CKEMZ 、すなわち外部パワーダウン信号CKE がＨレベルの時には、活性化される。また、前記第１クロック信号入力バッファ１１は、メインパワーダウン信号CKEMZ 、すなわち外部パワーダウン信号CKE がＬレベルの時には、前記第２イネーブル信号ENZ2がＬレベルになっている時にのみ非活性となる。
【００８４】
また、このメインパワーダウン信号CKEMZ は、ラッチ回路１４にも出力される。内部クロック信号出力制御回路を構成するラッチ回路１４は、メインパワーダウン信号CKEMZ の他に第１クロック信号入力バッファ１１からの内部クロック信号CLKSZ を入力する。ラッチ回路１４は、内部クロック信号CLKSZ のＬレベルからＨレベルの立ち上がりに応答してその時のメインパワーダウン信号CKEMZ の状態（Ｈレベル又はＬレベルの状態）を判定し保持し、その保持したメインパワーダウン信号CKEMZ の状態を内部パワーダウン信号CKECZ として出力する。
【００８５】
図５は、ラッチ回路１４の電気的構成を説明するための回路図である。
ラッチ回路１４は、判定回路部１４ａとラッチ回路部１４ｂとを有する。判定回路部１４ａは、増幅部を構成するＮＭＯＳトランジスタQ12 ，Q13 、定電流部を構成するＮＭＯＳトランジスタQ14 を有する。増幅用のＮＭＯＳトランジスタQ12 ，Q13 は、それぞれソースが、ＮＭＯＳトランジスタQ14 を介して接地されている。
【００８６】
ＮＭＯＳトランジスタQ12 のドレインは、ゲート同士が接続されたＮＭＯＳトランジスタQ15 及びＰＭＯＳトランジスタQ16 を介して高電位電源電圧の電源線に接続されている。ＮＭＯＳトランジスタQ13 のドレインは、ゲート同士が接続されたＮＭＯＳトランジスタQ17 及びＰＭＯＳトランジスタQ18 を介して高電位電源電圧の電源線に接続されている。ＰＭＯＳトランジスタQ16 ，Q18 には、ＰＭＯＳトランジスタQ19 ，Q20 がそれぞれ並列に接続されている。
【００８７】
そして、ＮＭＯＳトランジスタQ14 及びＰＭＯＳトランジスタQ19 ，Q20 のゲートには、前記内部クロック信号CLKSZ が入力される。ＮＭＯＳトランジスタQ12 のゲートには、前記メインパワーダウン信号CKEMZ が入力される。さらに、ＮＭＯＳトランジスタQ13 のゲートには、インバータ回路２５を介してメインパワーダウン信号CKEMZ が入力される。
【００８８】
また、判定回路部１４ａは、ＰＭＯＳトランジスタQ21 とＮＭＯＳトランジスタQ22 よりなる第１出力回路２６とＰＭＯＳトランジスタQ23 とＮＭＯＳトランジスタQ24 よりなる第２出力回路２７を備えている。そして、ＮＭＯＳトランジスタQ15 のドレインは、第１出力回路２６を構成するＰＭＯＳトランジスタQ21 のゲートに接続されているとともに、インバータ回路２８を介して第２出力回路２７を構成するＮＭＯＳトランジスタQ24 のゲートに接続されている。また、ＮＭＯＳトランジスタQ15 のドレインは、ＮＭＯＳトランジスタQ17 及びＰＭＯＳトランジスタQ18 のゲートにも接続されている。
【００８９】
一方、ＮＭＯＳトランジスタQ17 のドレインは、第２出力回路２７を構成するＰＭＯＳトランジスタQ23 のゲートに接続されているとともに、インバータ回路２９を介して第１出力回路２６を構成するＮＭＯＳトランジスタQ22 のゲートに接続されている。また、ＮＭＯＳトランジスタQ17 のドレインは、ＮＭＯＳトランジスタQ15 及びＰＭＯＳトランジスタQ16 のゲートにも接続されている。
【００９０】
前記ＮＭＯＳトランジスタQ12 ，Q13 はそれぞれＮＭＯＳトランジスタQ25 ，Q26 が並列に接続されている。ＮＭＯＳトランジスタQ25 のゲートは前記インバータ回路２８の出力信号が入力され、ＮＭＯＳトランジスタQ26 のゲートは前記インバータ回路２９の出力信号が入力されるようになっている。
【００９１】
このように構成された判定回路部１４ａは、内部クロック信号CLKSZ がＨレベルの時、ＮＭＯＳトランジスタQ14 はオン状態であって、メインパワーダウン信号CKEMZ （外部パワーダウン信号CKE ）がＨレベルの時、ＮＭＯＳトランジスタQ12 はオン状態で、ＮＭＯＳトランジスタQ13 はオフ状態である。このとき、ＮＭＯＳトランジスタQ15 のドレインの電位はＬレベルに下がり、ＮＭＯＳトランジスタQ17 のドレインの電位はＨレベルに上がる。したがって、第１出力回路２６のＰＭＯＳトランジスタQ21 はオンしＮＭＯＳトランジスタQ22 はオフすることから、第１出力回路２６の出力はＨレベルとなる。一方、第２出力回路２７のＰＭＯＳトランジスタQ23 はオフしＮＭＯＳトランジスタQ24 はオンすることから、第２出力回路２７のＰＭＯＳトランジスタQ23 はオフしＮＭＯＳトランジスタQ24 はオンすることから、第２出力回路２７の出力はＬレベルとなる。
【００９２】
このとき、インバータ回路２８からのＨレベルの出力信号に基づいてＮＭＯＳトランジスタQ25 はオン状態となる。また、インバータ回路２９からのＬレベルの出力信号に基づいてＮＭＯＳトランジスタQ26 はオフ状態となる。
【００９３】
また、ＰＭＯＳトランジスタQ16 はオフで、ＮＭＯＳトランジスタQ15 はオン状態となる。一方、ＰＭＯＳトランジスタQ18 はオンで、ＮＭＯＳトランジスタQ17 はオフ状態となる。
【００９４】
この状態から、内部クロック信号CLKSZ がＬレベルになると、ＮＭＯＳトランジスタQ14 はオフし、ＰＭＯＳトランジスタQ19 ，Q20 をオン状態にさせる。ＮＭＯＳトランジスタQ15 及びＮＭＯＳトランジスタQ17 のドレインは共にＨレベルとなる。その結果、トランジスタQ21 〜Q24 がオフして第１及び第２出力回路２６，２７はハイインピーダンスとなる。
【００９５】
そして、再び内部クロック信号CLKSZ がＨレベルになると、ＮＭＯＳトランジスタQ15 のドレインはＬレベルに下がり、ＮＭＯＳトランジスタQ17 のドレインはＨレベルのままとなる。そして、第１出力回路２６の出力はＨレベルとなり、第２出力回路２７の出力はＬレベルとなる。つまり、メインパワーダウン信号CKEMZ （外部パワーダウン信号CKE ）がＨレベルの時には、内部クロック信号CLKSZ がＨレベルになるごとに、第１出力回路２６の出力はＨレベルとなり、第２出力回路２７の出力はＬレベルとなる。そして、内部クロック信号CLKSZ がＬレベルになるごとに、第１及び第２出力回路２６，２７はハイインピーダンスとなる。
【００９６】
一方、メインパワーダウン信号CKEMZ （外部パワーダウン信号CKE ）がＬレベルの時には、内部クロック信号CLKSZ がＨレベルになるごとに、ＮＭＯＳトランジスタQ17 のドレインはＬレベルに下がり、ＮＭＯＳトランジスタQ15 のドレインはＨレベルのままとなる。そして、第１出力回路２６の出力はＬレベルとなり、第２出力回路２７の出力はＨレベルとなる。
【００９７】
この状態から、内部クロック信号CLKSZ がＬレベルになると、ＮＭＯＳトランジスタQ15 及びＮＭＯＳトランジスタQ17 のドレインは共にＨレベルとなることから、トランジスタQ21 〜Q24 がオフして第１及び第２出力回路２６，２７はハイインピーダンスとなる。
【００９８】
ラッチ回路部１４ｂは、インバータ回路３１，３２からなるラッチ回路３３を備えている。ラッチ回路３３の出力端子は第１出力回路２６の出力端子に接続され、入力端子は第２出力回路２７の出力端子に接続されている。
【００９９】
したがって、ラッチ回路３３は、内部クロック信号CLKSZ がＨレベルになるごとに、第１及び第２出力回路２６，２７から出力される出力信号をラッチする。すなわち、メインパワーダウン信号CKEMZ （外部パワーダウン信号CKE ）がＨレベルの時には、ラッチ回路３３はＨレベルの信号をラッチする。そして、メインパワーダウン信号CKEMZ （外部パワーダウン信号CKE ）がＬレベルの時には、ラッチ回路３３はＬレベルの信号をラッチする。
【０１００】
ラッチ回路３３の出力端子にはインバータ回路３４，３５が接続されている。そして、インバータ回路３４，３５を介してラッチ回路３３がラッチしているメインパワーダウン信号CKEMZ （外部パワーダウン信号CKE ）を内部パワーダウン信号CKECZ として出力する。
【０１０１】
このように、判定回路部１４ａとラッチ回路部１４ｂとからなるラッチ回路１４は、内部クロック信号CLKSZ がＬレベルからＨレベルの立ち上がった時にメインパワーダウン信号CKEMZ がＨレベルの時には、Ｈレベルの内部パワーダウン信号CKECZ を出力する。また、ラッチ回路１４は、内部クロック信号CLKSZ がＬレベルからＨレベルの立ち上がった時にメインパワーダウン信号CKEMZ がＬレベルの時には、Ｌレベルの内部パワーダウン信号CKECZ を出力する。
【０１０２】
内部パワーダウン信号CKECZ は、第１イネーブル信号生成回路１５に出力される。内部クロック信号出力制御回路を構成する第１イネーブル信号生成回路１５は、内部パワーダウン信号CKECZ の他に第１クロック信号入力バッファ１１からの内部クロック信号CLKSZ を入力する。第１イネーブル信号生成回路１５は、内部クロック信号CLKSZ のＬレベルからＨレベルの立ち上がりに応答してその時の内部パワーダウン信号CKECZ の状態（Ｈレベル又はＬレベルの状態）を保持し、その保持した内部パワーダウン信号CKECZ の状態を第１イネーブル信号ENZ1として出力する。
【０１０３】
図６は第１イネーブル信号生成回路１５の電気的構成を説明するための回路図である。第１イネーブル信号生成回路１５は制御回路部１５ａとラッチ回路部１５ｂを有する。制御回路部１５ａは、ＰＭＯＳトランジスタとＮＭＯＳトランジスタよりなるトランスファーゲート３６を備えている。
【０１０４】
トランスファーゲート３６のＰＭＯＳトランジスタのゲートは、内部クロック信号CLKSZ を入力する。トランスファーゲート３６のＮＭＯＳトランジスタのゲートは、インバータ回路３７を介して内部クロック信号CLKSZ を入力する。そして、内部クロック信号CLKSZ がＬレベルの時、トランスファーゲート３６はオンしてインバータ回路３８を介して出力されてくる内部パワーダウン信号CKECZ をラッチ回路部１５ｂに出力する。内部クロック信号CLKSZ がＨレベルの時、トランスファーゲート３６はオフしてインバータ回路３８を介して出力される内部パワーダウン信号CKECZ をラッチ回路部１５ｂに出力することはない。
【０１０５】
ラッチ回路部１５ｂは、インバータ回路３９，４０からなるラッチ回路４１を備えている。ラッチ回路４１の入力端子はトランスファーゲート３６の出力端子に接続されている。したがって、ラッチ回路４１は、内部クロック信号CLKSZ がＨレベルになるごとに、内部パワーダウン信号CKECZ をラッチし第１イネーブル信号ENZ1として出力する。すなわち、内部パワーダウン信号CKECZ （外部パワーダウン信号CKE ）がＨレベルの時には、ラッチ回路４１はＨレベルの第１イネーブル信号ENZ1を出力する。そして、内部パワーダウン信号CKECZ （外部パワーダウン信号CKE ）がＬレベルの時には、ラッチ回路４１はＬレベルの第１イネーブル信号ENZ1を出力する。
【０１０６】
第１イネーブル信号ENZ1は、第２イネーブル信号生成回路１６に出力される。内部クロック信号出力制御回路を構成する第２イネーブル信号生成回路１６は、第１イネーブル信号ENZ1の他に前記内部クロック信号CLKSZ を入力する。第２イネーブル信号生成回路１６は、内部クロック信号CLKSZ のＬレベルからＨレベルの立ち上がりに応答してその時の第１イネーブル信号ENZ1の状態（Ｈレベル又はＬレベルの状態）を保持し、その保持した第１イネーブル信号ENZ1の状態を第２イネーブル信号ENZ2として出力する。
【０１０７】
図７は第２イネーブル信号生成回路１６の電気的構成を説明するための回路図である。第２イネーブル信号生成回路１６は制御回路部１６ａとラッチ回路部１６ｂを有する。制御回路部１６ａは、ＰＭＯＳトランジスタとＮＭＯＳトランジスタよりなるトランスファーゲート４２を備えている。トランスファーゲート４２のＮＭＯＳトランジスタのゲートは、内部クロック信号CLKSZ を入力する。トランスファーゲート４２のＰＭＯＳトランジスタのゲートは、インバータ回路４３を介して内部クロック信号CLKSZ を入力する。そして、内部クロック信号CLKSZ がＨレベルの時、トランスファーゲート４２はオンしてインバータ回路４４を介して出力されてくる第１イネーブル信号ENZ1をラッチ回路部１６ｂに出力する。内部クロック信号CLKSZ がＬレベルの時、トランスファーゲート４２はオフしてインバータ回路４４を介して出力される第１イネーブル信号ENZ1をラッチ回路部１６ｂに出力することはない。
【０１０８】
ラッチ回路部１６ｂは、インバータ回路４５，４６からなるラッチ回路４７を備えている。ラッチ回路４７の入力端子はトランスファーゲート４２の出力端子に接続されている。したがって、ラッチ回路４７は、内部クロック信号CLKSZ がＬレベルになるごとに、第１イネーブル信号ENZ1をラッチし第２イネーブル信号ENZ2として出力する。すなわち、第１イネーブル信号ENZ1（内部パワーダウン信号CKECZ ）がＨレベルの時には、ラッチ回路４７はＨレベルの第２イネーブル信号ENZ2を出力する。そして、第１イネーブル信号ENZ1（内部パワーダウン信号CKECZ ）がＬレベルの時には、ラッチ回路４７はＬレベルの第２イネーブル信号ENZ2を出力する。
【０１０９】
内部クロック信号出力制御回路を構成する第１ゲート回路１７は２入力のアンド回路で構成され、前記第１クロック信号入力バッファ１１からの内部クロック信号CLKSZ と、第１イネーブル信号生成回路１５からの第１イネーブル信号ENZ1を入力する。そして、第１ゲート回路１７は第１イネーブル信号ENZ1がＨレベルの時、内部クロック信号CLKSZ を第１内部クロック信号CLKM1 として出力する。また、第１ゲート回路１７は第１イネーブル信号ENZ1がＬレベルの時、内部クロック信号CLKSZ を第１内部クロック信号CLKM1 として出力しない。
【０１１０】
次に上記のように構成した内部クロック信号生成回路１０の動作について説明する。
今、外部パワーダウン信号CKE がＨレベルの状態で、第１及び第２外部クロック信号CLK1，CLK2が出力されていると、パワーダウン信号入力バッファ１３はＨレベルのメインパワーダウン信号CKEMZ を出力する。第１クロック信号入力バッファ１１は、Ｈレベルのメインパワーダウン信号CKEMZ に基づいて活性され、第１外部クロック信号CLK1を入力して内部クロック信号CLKSZ をラッチ回路１４、第１イネーブル信号生成回路１５、第２イネーブル信号生成回路１６及び第１ゲート回路１７に出力している。
【０１１１】
したがって、ラッチ回路１４はＨレベルの内部パワーダウン信号CKECZ を、第１イネーブル信号生成回路１５はＨレベルの第１イネーブル信号ENZ1を、第２イネーブル信号生成回路１６はＨレベルの第２イネーブル信号ENZ2を出力する。
【０１１２】
その結果、第１ゲート回路１７は、内部クロック信号CLKSZ を第１内部クロック信号CLKM1 として出力する。また、第２クロック信号入力バッファ１２はＨレベルの第２イネーブル信号ENZ2に基づいて活性され、第２外部クロック信号CLK2を入力し第２内部クロック信号CLKM2 として出力している。
【０１１３】
そして、外部パワーダウン信号CKE がＨレベルからＬレベルに立ち下がると、パワーダウン信号入力バッファ１３はＬレベルのメインパワーダウン信号CKEMZ を出力する。この時、メインパワーダウン信号CKEMZ がＬレベルに立ち下がっても第２イネーブル信号ENZ2がＨレベルなので、第１クロック信号入力バッファ１１は依然活性され、第１外部クロック信号CLK1を入力し内部クロック信号CLKSZ として出力している。
【０１１４】
そして、メインパワーダウン信号CKEMZ がＬレベルに立ち下がってから内部クロック信号CLKSZ の最初のＬレベルからＨレベルへの立ち上がりに応答して、ラッチ回路１４はＬレベルのメインパワーダウン信号CKEMZ をラッチしてＬレベルの内部パワーダウン信号CKECZ を第１イネーブル信号生成回路１５に出力する。
【０１１５】
第１イネーブル信号生成回路１５は、ラッチ回路１４がＬレベルのメインパワーダウン信号CKEMZ をラッチしたＨレベルの内部クロック信号CLKSZ がＬレベルに立ち下がると、Ｌレベルの内部パワーダウン信号CKECZ をラッチしてＬレベルの第１イネーブル信号ENZ1を第２イネーブル信号生成回路１６及び第１ゲート回路１７に出力する。
【０１１６】
第１ゲート回路１７は、第１イネーブル信号ENZ1がＬレベルになることによって、内部クロック信号CLKSZ に基づく第１内部クロック信号CLKM1 を消失させる。つまり、第１外部クロック信号CLK1に基づく第１内部クロック信号CLKM1 は図８に示すように、Ｌレベルのメインパワーダウン信号CKEMZ をラッチしたＨレベルの内部クロック信号CLKSZ がＬレベルに立ち下がることによりＬレベルとなって消失する。
【０１１７】
第２イネーブル信号生成回路１６は、第１イネーブル信号生成回路１５がＬレベルの内部パワーダウン信号CKECZ をラッチしたＬレベルの内部クロック信号CLKSZ がＨレベルに立ち上がると、Ｌレベルの第１イネーブル信号ENZ1をラッチしてＬレベルの第２イネーブル信号ENZ2を第１及び第２クロック信号入力バッファ１１，１２に出力する。
【０１１８】
第１クロック信号入力バッファ１１は、Ｌレベルの第２イネーブル信号ENZ2に基づいて非活性となり、第１外部クロック信号CLK1に基づく内部クロック信号CLKSZ を消失する。同様に、第２クロック信号入力バッファ１２は、Ｌレベルの第２イネーブル信号ENZ2に基づいて非活性となり、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 を消失する。つまり、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 は図８に示すように、Ｌレベルのメインパワーダウン信号CKEMZ をラッチしたＨレベルの内部クロック信号CLKSZ がＬレベルに立ち下がり再びＨレベルに立ち上がることによりＬレベルとなって消失する。
【０１１９】
言い換えると、第２内部クロック信号CLKM2 は、第１内部クロック信号CLKM1 がＬレベルとなって消失してから内部クロック信号CLKSZ （第１内部クロック信号CLKM1 ）の半周期後にＬレベルとなって消失する。
【０１２０】
第１内部クロック信号CLKM1 及び第２内部クロック信号CLKM2 が消失した後、再び外部パワーダウン信号CKE がＬレベルからＨレベルに立ち上がると、パワーダウン信号入力バッファ１３はＬレベルからＨレベルのメインパワーダウン信号CKEMZ を出力する。第１クロック信号入力バッファ１１は、Ｈレベルのメインパワーダウン信号CKEMZ に基づいて活性され、第１外部クロック信号CLK1を入力して内部クロック信号CLKSZ をラッチ回路１４、第１イネーブル信号生成回路１５、第２イネーブル信号生成回路１６及び第１ゲート回路１７に再び出力する。
【０１２１】
ラッチ回路１４はＨレベルの内部パワーダウン信号CKECZ を、第１イネーブル信号生成回路１５はＨレベルの第１イネーブル信号ENZ1を、第２イネーブル信号生成回路１６はＨレベルの第２イネーブル信号ENZ2を出力する。
【０１２２】
そして、メインパワーダウン信号CKEMZ がＨレベルに立ち上がってから内部クロック信号CLKSZ の最初のＬレベルからＨレベルへの立ち上がりに応答して、ラッチ回路１４はＨレベルのメインパワーダウン信号CKEMZ をラッチしてＨレベルの内部パワーダウン信号CKECZ を第１イネーブル信号生成回路１５に出力する。
【０１２３】
第１イネーブル信号生成回路１５は、ラッチ回路１４がＨレベルのメインパワーダウン信号CKEMZ をラッチしたＨレベルの内部クロック信号CLKSZ がＬレベルに立ち下がると、Ｈレベルの内部パワーダウン信号CKECZ をラッチしてＨレベルの第１イネーブル信号ENZ1を第２イネーブル信号生成回路１６及び第１ゲート回路１７に出力する。
【０１２４】
第１ゲート回路１７は、第１イネーブル信号ENZ1がＨレベルになることによって、内部クロック信号CLKSZ に基づく第１内部クロック信号CLKM1 を再び出力する。つまり、第１外部クロック信号CLK1に基づく第１内部クロック信号CLKM1 は、Ｈレベルのメインパワーダウン信号CKEMZ をラッチしたＨレベルの内部クロック信号CLKSZ がＬレベルに立ち下がることにより再び発生する。
【０１２５】
第２イネーブル信号生成回路１６は、第１イネーブル信号生成回路１５がＨレベルの内部パワーダウン信号CKECZ をラッチしたＬレベルの内部クロック信号CLKSZ がＨレベルに立ち上がると、Ｈレベルの第１イネーブル信号ENZ1をラッチしてＨレベルの第２イネーブル信号ENZ2を第１及び第２クロック信号入力バッファ１１，１２に出力する。
【０１２６】
第２クロック信号入力バッファ１２は、Ｈレベルの第２イネーブル信号ENZ2に基づいて活性となり、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 を出力する。つまり、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 は、Ｈレベルのメインパワーダウン信号CKEMZ をラッチしたＨレベルの内部クロック信号CLKSZ がＬレベルに立ち下がり再びＨレベルに立ち上がることにより再び出力する。
【０１２７】
言い換えると、第２内部クロック信号CLKM2 は、第１内部クロック信号CLKM1 が発生してから内部クロック信号CLKSZ （第１内部クロック信号CLKM1 ）の半周期後に発生する。
【０１２８】
次に、上記のように構成した内部クロック信号生成回路１０の特徴を以下に記載する。
（１）本実施形態では、外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＨレベルからＬレベルに立ち下がると、第１外部クロック信号CLK1に基づく第１内部クロック信号CLKM1 は、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 より、常に半周期分早く消失する。また、外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＬレベルからＨレベルに立ち上がると、第１外部クロック信号CLK1に基づく第１内部クロック信号CLKM1 は、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 より、常に半周期分早く発生する。
【０１２９】
つまり、内部クロック信号生成回路１０は、第１内部クロック信号CLKM1 と第２内部クロック信号CLKM2 を、外部パワーダウン信号CKE がＨレベルからＬレベル及びＬレベルからＨレベルへ切り替わるタイミングに関係なく、常に一定の関係で発生及び消失させることができる。
【０１３０】
（２）本実施形態では、外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＨレベルからＬレベルに立ち下がった直後においても第１クロック信号入力バッファ１１を活性化状態にし、第１クロック信号入力バッファ１１からの第１外部クロック信号CLK1に基づく内部クロック信号CLKSZ のＨレベルの立ち上がりに基づいて、ラッチ回路１４にてメインパワーダウン信号CKEMZ のＬレベルをラッチしてＬレベルの内部パワーダウン信号CKECZ を出力させるようにした。また、第１イネーブル信号生成回路１５にて、前記内部クロック信号CLKSZ のＨレベルの立ち上がりに基づいて、内部パワーダウン信号CKECZ をラッチしてＬレベルの第１イネーブル信号ENZ1を出力させるようにした。さらに、第２イネーブル信号生成回路１６にて、その半周期後の前記内部クロック信号CLKSZ の立ち下がりに基づいて、第１イネーブル信号ENZ1をラッチしてＬレベルの第２イネーブル信号ENZ2を出力させるようにした。
【０１３１】
したがって、外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＨレベルからＬレベルに立ち下がったときには、第１外部クロック信号CLK1に基づく第１内部クロック信号CLKM1 を、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 より、常に半周期分早く消失させることができる。
【０１３２】
（３）本実施形態では、外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＬレベルからＨレベルに立ち上がった直後においても第１クロック信号入力バッファ１１を活性化状態にし、第１クロック信号入力バッファ１１からの第１外部クロック信号CLK1に基づく内部クロック信号CLKSZ のＨレベルの立ち上がりに基づいて、ラッチ回路１４にてメインパワーダウン信号CKEMZ のＨレベルをラッチしてＨレベルの内部パワーダウン信号CKECZ を出力させるようにした。また、第１イネーブル信号生成回路１５にて、前記内部クロック信号CLKSZ のＨレベルの立ち上がりに基づいて、その内部パワーダウン信号CKECZ をラッチしてＨレベルの第１イネーブル信号ENZ1を出力させるようにした。さらに、第２イネーブル信号生成回路１６にて、その半周期後の前記内部クロック信号CLKSZ の立ち下がりに基づいて、その第１イネーブル信号ENZ1をラッチしてＨレベルの第２イネーブル信号ENZ2を出力させるようにした。
【０１３３】
したがって、外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＬレベルからＨレベルに立ち上がったときには、第１外部クロック信号CLK1に基づく第１内部クロック信号CLKM1 を、第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 より、常に半周期分早く発生させることができる。
【０１３４】
尚、本発明の実施の形態は上記実施形態に限定されるものではなく、次のように変更してもよい。
・前記実施形態の図７において説明した第２イネーブル信号生成回路１６を図９に示す第２イネーブル信号生成回路１６に変更してもよい。図９に示す第２イネーブル信号生成回路１６は、前記実施形態におけるラッチ回路部１６ｂのインバータ回路４６がノア回路５１にて構成されている点が相違する。
【０１３５】
ノア回路５１は２入力端子のノア回路であって、一方の入力端子が前記制御回路部１６ａのトランスファーゲート４２の出力端子に接続され、他方の入力端子が制御回路部１６ａのインバータ回路４４の出力端子に接続されている。つまり、ノア回路５１は、他方の入力端子からトランスファーゲート４２を介さずにインバータ回路４４からの信号（第１イネーブル信号ENZ1の逆相の信号）を入力するようになっている。
【０１３６】
したがって、図９に示す第２イネーブル信号生成回路１６は、第１イネーブル信号生成回路１５から出力される第１イネーブル信号ENZ1を半周期後にラッチせずに直ちにラッチし、第２イネーブル信号ENZ2を出力する。その結果、第２イネーブル信号生成回路１６から出力される第２イネーブル信号ENZ2は、図８に示す前期実施形態の第２イネーブル信号ENZ2の動作波形が破線で示すタイミングで切り替わることになる。これにともない、図９に示す第２イネーブル信号生成回路１６における第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 は、図８に示す前記実施形態の第２内部クロック信号CLKM2 の動作波形が破線で示す波形となる。つまり、第１内部クロック信号CLKM1 の立ち上がりを、第２内部クロック信号CLKM2 の立ち上がりより、常に半周期分早く発生及び消失させることができる。そして、第１内部クロック信号CLKM1 がＬレベルで消失しているのに対して、第２内部クロック信号CLKM2 はＨレベルで消失する。
【０１３７】
・前記実施形態の図２において説明した内部クロック信号生成回路１０を図１０に示す内部クロック信号生成回路１０に変更して実施してもよい。図１０に示す内部クロック信号生成回路１０は、第２イネーブル信号生成回路１６が第２クロック信号入力バッファ１２からの第２外部クロック信号CLK2と実質的に同じ位相を有する内部クロック信号CKLSZ2のＨレベルで第１イネーブル信号ENZ1をラッチさせる点と、第１イネーブル信号生成回路１５が、第１内部クロック信号CLKM1 のＨレベルで内部パワーダウン信号CKECZ をラッチさせる点とが相違する。
【０１３８】
第２クロック信号入力バッファ１２は、パワーだ運針号入力バッファ１３からのメインパワーダウン信号CKEMZ と第２イネーブル信号生成回路１６からの第２イネーブル信号ENZ2のいずれかがＨレベルであるときに活性化し、メインパワーダウン信号CKEMZ 及び第２イネーブル信号ENZ2が共にＬレベルであるときに非活性化する。
【０１３９】
この場合、内部クロック信号CLKSZ2と第２イネーブル信号ENZ2とからアンド回路１８により生成される第２内部クロック信号CLKM2 は、第１内部クロック信号CLKM1 と半周期分位相がずれているため、前記図２において説明した実施形態と同様に外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＨレベルからＬレベルに立ち下がると、第１内部クロック信号CLKM1 の立ち上がりを、第２内部クロック信号CLKM2 の立ち上がりより、常に半周期分早く消失させることができる。また、外部パワーダウン信号CKE （メインパワーダウン信号CKEMZ ）がＬレベルからＨレベルに立ち上がると、第１内部クロック信号CLKM1 の立ち上がりを、第２内部クロック信号CLKM2 の立ち上がりより、常に半周期分早く発生させることができる。
【０１４０】
・前記実施形態の図２において説明した内部クロック信号生成回路１０を図１１に示す内部クロック信号生成回路１０に変更して実施してもよい。図１１に示す内部クロック信号生成回路１０は、第２イネーブル信号生成回路１６を省略した点と、第２内部クロック信号CLKM2 が内部クロック信号出力制御回路を構成するナンド回路よりなる第２ゲート回路５２から出力される点が相違する。
【０１４１】
そして、図１１に示す内部クロック信号生成回路１０は、第２イネーブル信号ENZ2に代えて第１イネーブル信号生成回路１５からの第１イネーブル信号ENZ1を第１及び第２クロック信号入力バッファ１１，１２に活性・非活性のための信号として出力する。また、第２ゲート回路５２は、２入力端子のナンド回路であって、一方の入力端子には第２クロック信号入力バッファ１２の出力信号が内部クロック信号出力制御回路を構成するインバータ回路６０を介して入力され、他方の入力端子には前記第１イネーブル信号生成回路１５からの第１イネーブル信号ENZ1を入力するようになっている。
【０１４２】
これにともない、内部クロック信号生成回路１０における第２外部クロック信号CLK2に基づく第２内部クロック信号CLKM2 は、図１２に示す動作波形となる。つまり、第１内部クロック信号CLKM1 の立ち上がりを、第２内部クロック信号CLKM2 の立ち上がりより、常に半周期分早く発生及び消失させることができる。そして、第１内部クロック信号CLKM1 がＬレベルで消失しているのに対して、第２内部クロック信号CLKM2 はＨレベルで消失する。しかも、図１１に示す内部クロック信号生成回路１０は、図２に示す内部クロック信号生成回路１０に比べて第２イネーブル信号生成回路１６を省略した分だけ回路規模を縮小することができる。
【０１４３】
・前記実施形態の図２において説明した内部クロック信号生成回路１０を図１３に示す内部クロック信号生成回路１０に変更して実施してもよい。図１３に示す内部クロック信号生成回路１０は、第２イネーブル信号生成回路１６が第１イネーブル信号ENZ1及び内部クロック信号CLKSZ （第１内部クロック信号CLKM1 ）に代えてラッチ回路１４からの内部パワーダウン信号CKECZ と第２クロック信号入力バッファ１２からの内部クロック信号CLKSZ2を入力する点と、第２内部クロック信号CLKM2 が内部クロック信号出力制御回路を構成するナンド回路よりなる第２ゲート回路５３から出力される点が相違する。さらに、第２イネーブル信号生成回路１６の第２イネーブル信号ENZ2と内部パワーダウン信号CKECZ を受ける内部クロック信号出力制御回路を構成するオア回路よりなる第３ゲート回路５４からの第３イネーブル信号ENZ3が第１及び第２クロック信号入力バッファ１１，１２に第２イネーブル信号ENZ2に代わって出力される点が相違する。
【０１４４】
第２ゲート回路５３は、第２クロック信号入力バッファ１２からインバータ５５を介して供給される内部クロック信号CLKSZ2を第２イネーブル信号ENZ2に従って制御して生成した第２内部クロック信号CLKM2 を出力する。
【０１４５】
第２イネーブル信号生成回路１６は、第２クロック信号入力バッファ１２の立ち上がりに応答してラッチ回路１４からの内部パワーダウン信号CKECZ をラッチする。すなわち、第２イネーブル信号生成回路１６は、第１イネーブル信号生成回路１５と同じタイミングでラッチ回路１４からの内部パワーダウン信号CKECZ をラッチする。したがって、第３イネーブル信号ENZ3は、第１及び第２イネーブル信号ENZ1，ENZ2と同じタイミングで第１及び第２クロック信号入力バッファ１１，１２に出力される。したがって、この場合には、それぞれ第１及び第２内部クロック信号CLKM1 ，CLKM2 は、図１４に示す動作波形となる。従って、第１内部クロック信号CLKM1 は第２内部クロック信号CLKM2 より常に半周期早く発生・消失する。
【０１４６】
・本実施形態では、ＤＤＲ ＳＤＲＡＭに具体化したが、各内部回路がそれぞれ位相の異なる複数個のクロック信号にて動作するＳＤＲＡＭ、その他半導体記憶装置、信号処理装置等の半導体集積回路装置に具体化してもよい。
【０１４７】
・前記実施形態では、第１及び第２内部クロック信号CLKM1 ，CLKM2 に対する内部クロック信号生成回路１０であったが、互いに位相が相違する３個以上の内部クロック信号を生成する生成回路に具体化してもよい。
【０１４８】
・前記実施形態では、第１及び第２内部クロック信号CLKM1 ，CLKM2 は互いに１８０°位相がずれていたが、必ずしも１８０°でなくてもよい。
【０１４９】
【発明の効果】
【０１５２】
請求項１に記載の発明によれば、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生タイミングは変動することなく一定の位相関係をもって発生させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、一定の条件下で処理動作を開始させることができる。
【０１５３】
請求項２に記載の発明によれば、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの消失タイミングは変動することなく一定の位相関係をもって消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、一定の条件下で処理動作を停止させることができる。
【０１５４】
請求項３に記載の発明によれば、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生及び消失タイミングは変動することなく一定の位相関係をもって発生及び消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、一定の条件下で処理動作を開始及び停止させることができる。
【０１５５】
請求項４に記載の発明によれば、第１及び第２内部クロック信号の間において、それぞれの発生タイミングは変動することなく常に第１内部クロック信号を先に発生させることができることから、常に第１内部クロック信号で動作する内部回路の処理動作を先に開始させることができる。
【０１５６】
請求項５に記載の発明によれば、第１及び第２内部クロック信号の間において、それぞれの発生タイミングは変動することなく常に第１内部クロック信号を先に消失させることができることから、常に第１内部クロック信号で動作する内部回路の処理動作を先に停止させることができる。
請求項６に記載の発明によれば、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生及び消失タイミングは変動することなく一定の位相関係をもって発生及び消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、一定の条件下で処理動作を開始及び停止させることができる。
【０１５７】
請求項１０〜１３に記載の発明によれば、第１及び第２内部クロック信号の間において、第１及び第２イネーブル信号に基づいてそれぞれの発生タイミング及び消失タイミングの少なくとも一方は変動することなく一定の関係をもって発生及び消失させることができることから、これら第１及び第２内部クロック信号で動作する各内部回路を、一定の条件下で処理動作を開始及び停止させることができる。
【図面の簡単な説明】
【図１】ＤＤＲ ＳＤＲＡＭの概略構成を説明するためのブロック図
【図２】内部クロック信号生成回路の構成を説明するためのブロック図
【図３】第１クロック信号入力バッファの電気的構成を説明する回路図
【図４】第２クロック信号入力バッファの電気的構成を説明する回路図
【図５】ラッチ回路の電気的構成を説明するための回路図
【図６】第１イネーブル信号生成回路の電気的構成を説明する回路図
【図７】第２イネーブル信号生成回路の電気的構成を説明する回路図
【図８】内部クロック信号生成回路の動作を説明するための動作波形図
【図９】第２イネーブル信号生成回路の別例を示す回路図
【図１０】内部クロック信号生成回路の別例を示す回路図
【図１１】内部クロック信号生成回路の別例を示す回路図
【図１２】別例の内部クロック信号生成回路の動作波形図
【図１３】内部クロック信号生成回路の別例を示す回路図
【図１４】別例の内部クロック信号生成回路の動作波形図
【図１５】従来の内部クロック信号生成回路の構成を説明するブロック図
【図１６】従来の内部クロック信号生成回路の動作波形図
【符号の説明】
１０ 内部クロック信号生成回路
１１ 第１クロック信号入力バッファ
１２ 第２クロック信号入力バッファ
１３ パワーダウン信号入力バッファ
１４ ラッチ回路
１５ 第１イネーブル信号生成回路
１６ 第２イネーブル信号生成回路
１７ 第１ゲート回路
５２，５３ 第２ゲート回路
５４ 第３ゲート回路
CKE パワーダウン信号
CKECZ 内部パワーダウン信号
CKEMZ メインパワーダウン信号
CLK1 第１外部クロック信号
CLK2 第２外部クロック信号
CLKM1 第１内部クロック信号
CLKM2 第２内部クロック信号
CLKSZ 内部クロック信号
CLKSZ2 内部クロック信号
ENZ1 第１イネーブル信号
ENZ2 第２イネーブル信号
ENZ3 第３イネーブル信号
Claims (13)
- 互いに位相が相違する第１及び第２外部クロック信号をそれぞれ入力し互いに位相が相違する第１及び第２内部クロック信号をそれぞれ生成する内部クロック信号生成回路を備える半導体記憶装置において、
前記第１内部クロック信号を生成するための内部クロック信号を生成する第１クロック信号入力バッファと、
前記第２内部クロック信号を生成する第２クロック信号入力バッファと、
前記クロック信号入力バッファの活性・非活性を制御する外部パワーダウン信号を入力して内部パワーダウン信号を生成するパワーダウン信号入力バッファと、
前記外部パワーダウン信号が、非活性から活性に切り替わったとき、その切り替わりタイミングに関係なく、前記第１及び第２内部クロック信号を一定の位相関係で発生させるように前記外部パワーダウン信号に基づいて制御する内部クロック信号出力制御回路と、を備え、
前記内部クロック信号出力制御回路は、
前記内部クロック信号に応答して前記内部パワーダウン信号をラッチするラッチ回路と、
前記ラッチ回路がラッチした第２の内部パワーダウン信号を、前記内部クロック信号に応答して第１イネーブル信号として保持し出力する第１イネーブル信号生成回路と、
前記第１イネーブル信号生成回路が保持した前記第１イネーブル信号を、前記内部クロック信号に応答して第２イネーブル信号として保持し出力する第２イネーブル信号生成回路と、
前記第１イネーブル信号と前記内部クロック信号とが入力され前記第１内部クロック信号を発生する第１ゲート回路と、
を備えることを特徴とする半導体記憶装置。 - 互いに位相が相違する第１及び第２外部クロック信号をそれぞれ入力し互いに位相が相違する第１及び第２内部クロック信号をそれぞれ生成する内部クロック信号生成回路を備える半導体記憶装置において、
前記第１内部クロック信号を生成するための内部クロック信号を生成する第１クロック信号入力バッファと、
前記第２内部クロック信号を生成する第２クロック信号入力バッファと、
前記クロック信号入力バッファの活性・非活性を制御する外部パワーダウン信号を入力して内部パワーダウン信号を生成するパワーダウン信号入力バッファと、
前記外部パワーダウン信号が、活性から非活性に切り替わったとき、その切り替わりタイミングに関係なく、前記第１及び第２内部クロック信号を一定の位相関係で消失させるように前記外部パワーダウン信号に基づいて制御する内部クロック信号出力制御回路と、を備え、
前記内部クロック信号出力制御回路は、
前記内部クロック信号に応答して前記内部パワーダウン信号をラッチするラッチ回路と、
前記ラッチ回路がラッチした第２の内部パワーダウン信号を、前記内部クロック信号に応答して第１イネーブル信号として保持し出力する第１イネーブル信号生成回路と、
前記第１イネーブル信号生成回路が保持した前記第１イネーブル信号を、前記内部クロック信号に応答して第２イネーブル信号として保持し出力する第２イネーブル信号生成回路と、
前記第１イネーブル信号と前記内部クロック信号とが入力され前記第１内部クロック信号を消失する第１ゲート回路と、
を備えることを特徴とする半導体記憶装置。 - 互いに位相が相違する第１及び第２外部クロック信号をそれぞれ入力し互いに位相が相違する第１及び第２内部クロック信号をそれぞれ生成する内部クロック信号生成回路を備える半導体記憶装置において、
前記第１内部クロック信号を生成するための内部クロック信号を生成する第１クロック信号入力バッファと、
前記第２内部クロック信号を生成する第２クロック信号入力バッファと、
前記クロック信号入力バッファの活性・非活性を制御する外部パワーダウン信号を入力して内部パワーダウン信号を生成するパワーダウン信号入力バッファと、
前記外部パワーダウン信号が、非活性から活性、及び、活性から非活性に切り替わったとき、その切り替わりタイミングに関係なく、前記第１及び第２内部クロック信号を一定の位相関係で発生及び消失させるように前記外部パワーダウン信号に基づいて制御する内部クロック信号出力制御回路と、を備え、
前記内部クロック信号出力制御回路は、
前記内部クロック信号に応答して前記内部パワーダウン信号をラッチするラッチ回路と、
前記ラッチ回路がラッチした第２の内部パワーダウン信号を、前記内部クロック信号に応答して第１イネーブル信号として保持し出力する第１イネーブル信号生成回路と、
前記第１イネーブル信号生成回路が保持した前記第１イネーブル信号を、前記内部クロック信号に応答して第２イネーブル信号として保持し出力する第２イネーブル信号生成回路と、
前記第１イネーブル信号と前記内部クロック信号とが入力され前記第１内部クロック信号を発生又は消失する第１ゲート回路と、
を備えることを特徴とする半導体記憶装置。 - 請求項１又は３に記載の半導体記憶装置において、
前記内部クロック信号出力制御回路は、前記外部パワーダウン信号が非活性から活性に切り替わったとき、その外部パワーダウン信号の切り替わりに基づいて常に前記第１内部クロック信号を発生させた後に前記第２内部クロック信号を発生させることを特徴とする半導体記憶装置。 - 請求項２又は３に記載の半導体記憶装置において、
前記内部クロック信号出力制御回路は、前記外部パワーダウン信号が活性から非活性に切り替わったとき、その外部パワーダウン信号の切り替わりに基づいて常に前記第１内部クロック信号を消失させた後に前記第２内部クロック信号を消失させることを特徴とする半導体記憶装置。 - 請求項１乃至５のいずれか１に記載の半導体記憶装置において、
前記ラッチ回路は、前記内部クロック信号の立ち上がりに応答して前記内部パワーダウン信号をラッチし、
前記第１イネーブル信号生成回路は前記内部クロック信号の立ち下がりに応答して前記第１イネーブル信号として保持して出力し、
前記第２イネーブル信号生成回路は前記内部クロック信号の立ち上がりに応答して前記第２イネーブル信号として保持して出力する
ことを特徴とする半導体記憶装置。 - 互いに位相が相違する第１及び第２外部クロック信号をそれぞれ入力し互いに位相が相違する第１及び第２内部クロック信号をそれぞれ生成する内部クロック信号生成回路を備える半導体記憶装置において、
前記第１内部クロック信号を生成するための第３内部クロック信号を生成する第１クロック信号入力バッファと、
前記第２内部クロック信号を生成するための第４内部クロック信号を生成する第２クロック信号入力バッファと、
前記クロック信号入力バッファの活性・非活性を制御する外部パワーダウン信号を入力して内部パワーダウン信号を生成するパワーダウン信号入力バッファと、
前記外部パワーダウン信号が、非活性から活性に切り替わったとき、その切り替わりタイミングに関係なく、前記第１及び第２内部クロック信号を一定の位相関係で発生させるように前記外部パワーダウン信号に基づいて制御する内部クロック信号出力制御回路と、を備え、
前記内部クロック信号出力制御回路は、
前記第３内部クロック信号に応答して前記内部パワーダウン信号をラッチするラッチ回路と、
前記ラッチ回路がラッチした第２の内部パワーダウン信号を、前記第１内部クロック信号に応答して第１イネーブル信号として保持し出力する第１イネーブル信号生成回路と、
前記第１イネーブル信号生成回路が保持した前記第１イネーブル信号を、前記第４内部クロック信号に応答して第２イネーブル信号として保持し出力する第２イネーブル信号生成回路と、
前記第１イネーブル信号と前記第３内部クロック信号とが入力され前記第１内部クロック信号を発生する回路と、
前記第２イネーブル信号と前記第４内部クロック信号とが入力され前記第２内部クロック信号を発生する回路と、
を備えることを特徴とする半導体記憶装置。 - 互いに位相が相違する第１及び第２外部クロック信号をそれぞれ入力し互いに位相が相違する第１及び第２内部クロック信号をそれぞれ生成する内部クロック信号生成回路を備える半導体記憶装置において、
前記第１内部クロック信号を生成するための第３内部クロック信号を生成する第１クロック信号入力バッファと、
前記第２内部クロック信号を生成するための第４内部クロック信号を生成する第２クロック信号入力バッファと、
前記クロック信号入力バッファの活性・非活性を制御する外部パワーダウン信号を入力して内部パワーダウン信号を生成するパワーダウン信号入力バッファと、
前記外部パワーダウン信号が、活性から非活性に切り替わったとき、その切り替わりタイミングに関係なく、前記第１及び第２内部クロック信号を一定の位相関係で消失させるように前記外部パワーダウン信号に基づいて制御する内部クロック信号出力制御回路と、を備え、
前記内部クロック信号出力制御回路は、
前記第３内部クロック信号に応答して前記内部パワーダウン信号をラッチするラッチ回路と、
前記ラッチ回路がラッチした第２の内部パワーダウン信号を、前記第１内部クロック信号に応答して第１イネーブル信号として保持し出力する第１イネーブル信号生成回路と、
前記第１イネーブル信号生成回路が保持した前記第１イネーブル信号を、前記第４内部クロック信号に応答して第２イネーブル信号として保持し出力する第２イネーブル信号生成回路と、
前記第１イネーブル信号と前記第３内部クロック信号とが入力され前記第１内部クロック信号を消失する回路と、
前記第２イネーブル信号と前記第４内部クロック信号とが入力され前記第２内部クロック信号を消失する回路と、
を備えることを特徴とする半導体記憶装置。 - 互いに位相が相違する第１及び第２外部クロック信号をそれぞれ入力し互いに位相が相違する第１及び第２内部クロック信号をそれぞれ生成する内部クロック信号生成回路を備える半導体記憶装置において、
前記第１内部クロック信号を生成するための第３内部クロック信号を生成する第１クロック信号入力バッファと、
前記第２内部クロック信号を生成するための第４内部クロック信号を生成する第２クロック信号入力バッファと、
前記クロック信号入力バッファの活性・非活性を制御する外部パワーダウン信号を入力して内部パワーダウン信号を生成するパワーダウン信号入力バッファと、
前記外部パワーダウン信号が、非活性から活性、及び、活性から非活性に切り替わったとき、その切り替わりタイミングに関係なく、前記第１及び第２内部クロック信号を一定の位相関係で発生及び消失させるように前記外部パワーダウン信号に基づいて制御する内部クロック信号出力制御回路と、を備え、
前記内部クロック信号出力制御回路は、
前記第３内部クロック信号に応答して前記内部パワーダウン信号をラッチするラッチ回路と、
前記ラッチ回路がラッチした第２の内部パワーダウン信号を、前記第１内部クロック信号に応答して第１イネーブル信号として保持し出力する第１イネーブル信号生成回路と、
前記第１イネーブル信号生成回路が保持した前記第１イネーブル信号を、前記第４内部クロック信号に応答して第２イネーブル信号として保持し出力する第２イネーブル信号生成回路と、
前記第１イネーブル信号と前記第３内部クロック信号とが入力され前記第１内部クロック信号を発生及び消失する回路と、
前記第２イネーブル信号と前記第４内部クロック信号とが入力され前記第２内部クロック信号を発生及び消失する回路と、
を備えることを特徴とする半導体記憶装置。 - 互いに位相が相違する第１及び第２外部クロック信号をそれぞれ入力し互いに位相が相違する第１及び第２内部クロック信号をそれぞれ生成する内部クロック信号生成回路を備える半導体記憶装置において、
前記第１内部クロック信号を生成するための第３内部クロック信号を生成する第１クロック信号入力バッファと、
前記第２内部クロック信号を生成するための第４内部クロック信号を生成する第２クロック信号入力バッファと、
前記第１及び第２クロック信号入力バッファの活性・非活性を制御する外部パワーダウン信号を入力して内部パワーダウン信号を生成するパワーダウン信号入力バッファと、
前記外部パワーダウン信号が、非活性から活性に切り替わったとき、その切り替わりタイミングに関係なく、前記第１及び第２内部クロック信号を一定の位相関係で発生させるように前記外部パワーダウン信号に基づいて制御する内部クロック信号出力制御回路と、を備え、
前記内部クロック信号出力制御回路は、
前記第３内部クロック信号に応答して前記内部パワーダウン信号をラッチするラッチ回路と、
前記ラッチ回路がラッチした第２の内部パワーダウン信号を、前記第３内部クロック信号に応答して第１イネーブル信号として保持し出力する第１イネーブル信号生成回路と、
前記ラッチ回路がラッチした前記第２の内部パワーダウン信号を、前記第４内部クロック信号に応答して第２イネーブル信号として保持し出力する第２イネーブル信号生成回路と、
前記第１イネーブル信号と前記第３内部クロック信号とに基づいて前記第１内部クロック信号を発生する第１ゲート回路と、
前記第２イネーブル信号と前記第４内部クロック信号とに基づいて前記第２内部クロック信号を発生する第２ゲート回路と、
前記ラッチ回路がラッチした前記第２の内部パワーダウン信号と前記第２イネーブル信号に基づいて生成した第３イネーブル信号を前記第１及び第２クロック信号入力バッファに対して活性・非活性制御するために供給する第３ゲート回路と
を備えたことを特徴とする半導体記憶装置。 - 互いに位相が相違する第１及び第２外部クロック信号をそれぞれ入力し互いに位相が相違する第１及び第２内部クロック信号をそれぞれ生成する内部クロック信号生成回路を備える半導体記憶装置において、
前記第１内部クロック信号を生成するための第３内部クロック信号を生成する第１クロック信号入力バッファと、
前記第２内部クロック信号を生成するための第４内部クロック信号を生成する第２クロック信号入力バッファと、
前記第１及び第２クロック信号入力バッファの活性・非活性を制御する外部パワーダウン信号を入力して内部パワーダウン信号を生成するパワーダウン信号入力バッファと、
前記外部パワーダウン信号が、活性から非活性に切り替わったとき、その切り替わりタイミングに関係なく、前記第１及び第２内部クロック信号を一定の位相関係で消失させるように前記外部パワーダウン信号に基づいて制御する内部クロック信号出力制御回路と、を備え、
前記内部クロック信号出力制御回路は、
前記第３内部クロック信号に応答して前記内部パワーダウン信号をラッチするラッチ回路と、
前記ラッチ回路がラッチした第２の内部パワーダウン信号を、前記第３内部クロック信号に応答して第１イネーブル信号として保持し出力する第１イネーブル信号生成回路と、
前記ラッチ回路がラッチした前記第２の内部パワーダウン信号を、前記第４内部クロック信号に応答して第２イネーブル信号として保持し出力する第２イネーブル信号生成回路と、
前記第１イネーブル信号と前記第３内部クロック信号とに基づいて前記第１内部クロック信号を消失する第１ゲート回路と、
前記第２イネーブル信号と前記第４内部クロック信号とに基づいて前記第２内部クロック信号を消失する第２ゲート回路と、
前記ラッチ回路がラッチした前記第２の内部パワーダウン信号と前記第２イネーブル信号に基づいて生成した第３イネーブル信号を前記第１及び第２クロック信号入力バッファに対して活性・非活性制御するために供給する第３ゲート回路と
を備えたことを特徴とする半導体記憶装置。 - 互いに位相が相違する第１及び第２外部クロック信号をそれぞれ入力し互いに位相が相違する第１及び第２内部クロック信号をそれぞれ生成する内部クロック信号生成回路を備える半導体記憶装置において、
前記第１内部クロック信号を生成するための第３内部クロック信号を生成する第１クロック信号入力バッファと、
前記第２内部クロック信号を生成するための第４内部クロック信号を生成する第２クロック信号入力バッファと、
前記第１及び第２クロック信号入力バッファの活性・非活性を制御する外部パワーダウン信号を入力して内部パワーダウン信号を生成するパワーダウン信号入力バッファと、
前記外部パワーダウン信号が、非活性から活性、及び、活性から非活性に切り替わったとき、その切り替わりタイミングに関係なく、前記第１及び第２内部クロック信号を一定の位相関係で発生及び消失させるように前記外部パワーダウン信号に基づいて制御する内部クロック信号出力制御回路と、を備え、
前記内部クロック信号出力制御回路は、
前記第３内部クロック信号に応答して前記内部パワーダウン信号をラッチするラッチ回路と、
前記ラッチ回路がラッチした第２の内部パワーダウン信号を、前記第３内部クロック信号に応答して第１イネーブル信号として保持し出力する第１イネーブル信号生成回路と、
前記ラッチ回路がラッチした前記第２の内部パワーダウン信号を、前記第４内部クロック信号に応答して第２イネーブル信号として保持し出力する第２イネーブル信号生成回路と、
前記第１イネーブル信号と前記第３内部クロック信号とに基づいて前記第１内部クロック信号を発生及び消失する第１ゲート回路と、
前記第２イネーブル信号と前記第４内部クロック信号とに基づいて前記第２内部クロック信号を発生及び消失する第２ゲート回路と、
前記ラッチ回路がラッチした前記第２の内部パワーダウン信号と前記第２イネーブル信号に基づいて生成した第３イネーブル信号を前記第１及び第２クロック信号入力バッファに対して活性・非活性制御するために供給する第３ゲート回路と
を備えたことを特徴とする半導体記憶装置。 - 請求項１０乃至１２のいずれか１に記載の半導体記憶装置において、
前記ラッチ回路は、前記第３内部クロック信号の立ち上がりに応答して前記内部パワーダウン信号をラッチし、
前記第１イネーブル信号生成回路は前記第３内部クロック信号の立ち下がりに応答して前記第１イネーブル信号として保持して出力し、
前記第２イネーブル信号生成回路は前記第４内部クロック信号の立ち上がりに応答して前記第２イネーブル信号として保持して出力することを特徴とする半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23603099A JP4112754B2 (ja) | 1998-11-19 | 1999-08-23 | 半導体記憶装置 |
| US09/826,358 US6466075B2 (en) | 1998-11-19 | 2001-04-05 | Clock signal generator for generating signal with differing phase for an integrated circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32936998 | 1998-11-19 | ||
| JP10-329369 | 1998-11-19 | ||
| JP23603099A JP4112754B2 (ja) | 1998-11-19 | 1999-08-23 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000215664A JP2000215664A (ja) | 2000-08-04 |
| JP4112754B2 true JP4112754B2 (ja) | 2008-07-02 |
Family
ID=26532458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23603099A Expired - Fee Related JP4112754B2 (ja) | 1998-11-19 | 1999-08-23 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4112754B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100772689B1 (ko) * | 2006-09-29 | 2007-11-02 | 주식회사 하이닉스반도체 | 스몰클럭버퍼를 포함하는 메모리장치. |
| KR100826649B1 (ko) | 2006-11-24 | 2008-05-06 | 주식회사 하이닉스반도체 | 딥 파워다운 모드 제어 회로 |
| KR100856062B1 (ko) * | 2007-03-29 | 2008-09-02 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
-
1999
- 1999-08-23 JP JP23603099A patent/JP4112754B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000215664A (ja) | 2000-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6240048B1 (en) | Synchronous type semiconductor memory system with less power consumption | |
| US6260128B1 (en) | Semiconductor memory device which operates in synchronism with a clock signal | |
| KR100566765B1 (ko) | 집적 회로용 클록 신호 발생기 | |
| JP2000156082A (ja) | 半導体記憶装置 | |
| KR20050088985A (ko) | 반도체 장치 | |
| CN110603591B (zh) | 用于半导体存储器的可配置命令及数据输入电路的设备及方法 | |
| US20060139080A1 (en) | Data strobe signal generating circuit and data strobe signal generating method | |
| JP3951202B2 (ja) | 同期式半導体メモリ装置 | |
| JP2000030456A (ja) | メモリデバイス | |
| US6496403B2 (en) | Semiconductor memory device | |
| US7280410B2 (en) | System and method for mode register control of data bus operating mode and impedance | |
| US6636443B2 (en) | Semiconductor memory device having row buffers | |
| JPH10240372A (ja) | 半導体装置の内部クロック発生回路及び内部クロック発生方法 | |
| US7154316B2 (en) | Circuit for controlling pulse width | |
| US7813197B2 (en) | Write circuit of memory device | |
| JP4112754B2 (ja) | 半導体記憶装置 | |
| KR100296920B1 (ko) | 반도체메모리장치의 데이터 기록 동작 제어 장치 | |
| KR100649059B1 (ko) | 반도체 집적 회로 | |
| JPH11273341A (ja) | 半導体装置及びデータ処理システム | |
| JPH11297072A (ja) | 半導体記憶装置とその制御方法 | |
| JPH1196758A (ja) | 半導体記憶装置 | |
| JPH11185471A (ja) | 内部クロック信号生成回路 | |
| JP2001101864A (ja) | 同期型半導体記憶装置 | |
| JPH09139077A (ja) | ２段ブースト電圧回路、およびこれを用いた半導体メモリ、ならびにこの半導体メモリを用いたコンピュータシステム | |
| JP2000090662A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060908 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080410 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |