JP2002237200A - 半導体装置およびその検査方法 - Google Patents

半導体装置およびその検査方法

Info

Publication number
JP2002237200A
JP2002237200A JP2001035274A JP2001035274A JP2002237200A JP 2002237200 A JP2002237200 A JP 2002237200A JP 2001035274 A JP2001035274 A JP 2001035274A JP 2001035274 A JP2001035274 A JP 2001035274A JP 2002237200 A JP2002237200 A JP 2002237200A
Authority
JP
Japan
Prior art keywords
signal
semiconductor device
semiconductor
circuit
phase comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001035274A
Other languages
English (en)
Inventor
Takeo Miki
武夫 三木
Takeshi Hamamoto
武史 濱本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2001035274A priority Critical patent/JP2002237200A/ja
Priority to US09/906,724 priority patent/US6833723B2/en
Publication of JP2002237200A publication Critical patent/JP2002237200A/ja
Priority to US10/988,710 priority patent/US7023198B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3016—Delay or race condition test, e.g. race hazard test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31701—Arrangements for setting the Unit Under Test [UUT] in a test mode
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals

Abstract

(57)【要約】 【課題】 集積回路の内部信号の位相を直接に検出する
ことを可能にする。 【解決手段】 半導体チップには、通常動作を実現する
集積回路に加えて、位相比較回路１が設けられる。位相
比較回路１は、集積回路の内部信号Ａと外部信号との間
で位相の比較を行い、その結果を表現するモニタ信号MO
NSIGを、半導体チップの外部へ出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、集積回路を有す
る半導体装置に関し、特に、集積回路の内部信号の位相
を外部において直接に検出可能とするための改良に関す
る。
【０００２】
【従来の技術】半導体チップに集積回路を有する半導体
装置において、集積回路の内部で発生する内部信号を、
外部から入力されるモード切替信号に応答して、外部へ
モニタ信号として出力するように構成されたものが、従
来より知られている。図２０は、そのように構成された
半導体装置の一部を示す回路図である。図２０の例で
は、外部から入力されるモード切替信号SMMがアクティ
ブ（図２０の例ではハイレベル）であるときには、内部
信号は論理スイッチとしてのNAND回路９０およびインバ
ータ９１を経由して、モニタ信号として出力される。モ
ニタ信号は、半導体チップに形成されたボンディングパ
ッド、あるいは封止体の外部に露出する端子である外部
ピンへ出力される。外部ピンの中でもＮＣ（Non Connec
t）ピンへ、モニタ信号が出力される半導体装置も知ら
れている。モード切替信号SMMは、集積回路の本来の機
能を実現する通常動作モードと、内部信号をモニタする
動作モードであるテストモードとの間で、半導体装置の
動作モードを切り替える機能を果たす。
【０００３】このように、動作モードをテストモードへ
移行させることによって、半導体チップのボンディング
パッド、あるいは半導体装置の外部ピンへ、内部信号を
直接に出力する半導体装置は、従来より知られていた。
しかしながら、近年において集積回路の高速化、高周波
数化が進行する中で、内部信号を単にモニタするだけで
なく、半導体チップの内部のローカルなレベルでの位相
差をも制御する必要が出てきた。これは、高速化が進む
につれて、一つの信号と別の信号との間のセットアップ
時間が短くなっているために、外部信号のタイミングを
合わせ込んだとしても、半導体チップの内部でのタイミ
ングを合わせ込まなければ、意味がないからである。す
なわち、集積回路の動作限界を見極めるためには、外部
ピンでのタイミング精度だけでなく、半導体チップの内
部でのタイミング精度も要求されるのである。このよう
な背景の中、半導体チップの内部レベルでの信号の位相
比較を可能にする半導体装置が求められるようになって
きた。
【０００４】図２１は、ＳＤＲＡＭ（同期型ダイナミッ
クＲＡＭ）で用いられている回路の一例を示す回路図で
ある。この回路は、信号EXTCKE（外部クロックイネーブ
ル信号；External Clock Enable信号）と、信号EXTCLK
（外部クロック信号；External Clock信号）との間で、
位相の比較を行うように構成されている。信号EXTCKE
は、クロックバッファ９２によってバッファリングされ
た後、信号INTCKE（内部クロックイネーブル信号；Inte
rnal Clock Enable信号）として、クロックドインバー
タ９４および９７を制御する。信号EXTCLKは、クロック
バッファ９３によってバッファリングされた後、信号IN
TCLK（内部クロック信号；Internal Clock信号）とし
て、クロックドインバータ９４、二個のインバータ９
５，９６で構成されるラッチ、クロックドインバータ９
７、および二個のインバータ９８，９９で構成されるラ
ッチを経て、内部信号として集積回路へ伝達される。
【０００５】信号EXTCLKあるいは信号INTCLKは、図示し
ないクロックジェネレータから一定の周期で供給される
信号であり、任意に変更することができない。一方、信
号EXTCKEあるいは信号INTCKEは、信号EXTCLKあるいは信
号INTCLKに対して任意にタイミングを変えることのでき
る非同期の信号である。したがって、図２２のタイミン
グチャートが示すように、信号EXTCKEのタイミングを変
えることによって内部信号が変化する。
【０００６】図２２において、時刻Ｔ０では、信号EXTC
KEはロウレベルであり、内部信号は不定となっている。
図２２において、ハッチングを付した部分は、信号の値
が不定であることを表現している。信号EXTCKEは、時刻
Ｔ１でハイレベルへ遷移し、時刻Ｔ４でロウレベルへ遷
移する。信号INTCLKが、時刻Ｔ２〜時刻Ｔ３の間におい
て、ハイレベルにあるときには、内部信号も同様にハイ
レベルとなる。一方、信号INTCLKが、時刻Ｔ４以後に、
ハイレベルとなっても、信号INTCLK（図２２の符号Ｐの
部分）は内部信号には反映されない。すなわち、信号IN
TCKEがロウレベルであるときには、集積回路には信号IN
TCLKを無視した動作が現れる。このように、信号INTCLK
と信号INTCKEとの間の位相の関係に依存して集積回路の
動作が変化するので、信号EXTCKEのタイミングを様々に
変え、そのときの集積回路の動作を調べることにより、
間接的に二つの信号の位相差をモニタすることができ
る。
【０００７】
【発明が解決しようとする課題】しかしながら、図２１
の回路は、通常動作モードで用いられる回路であるた
め、図２１の回路を用いて、任意の内部信号と外部信号
との位相差をモニタすることはできない。さらに、集積
回路の動作を通じて間接的に二つの信号の位相差をモニ
タすることができるのみであって、位相差を直接にモニ
タすることはできないという問題点があった。
【０００８】この発明は、従来の技術における上記した
問題点を解消するためになされたもので、内部信号の位
相を直接に検出することを可能にする半導体装置、およ
び当該半導体装置を検査する検査方法を提供することを
目的とする。
【０００９】
【課題を解決するための手段】第１の発明の装置は、Ｍ
（Ｍ≧１）個の半導体基板を有する半導体装置であっ
て、前記Ｍ個の半導体基板の各々が、集積回路と、前記
集積回路の内部で発生する内部信号と前記半導体装置の
外部から入力される外部信号との間で位相の比較を行
い、その結果をモニタ信号として出力する位相比較回路
と、前記モニタ信号を出力するためのモニタ信号用パッ
ドと、を備える。
【００１０】第２の発明の装置は、Ｍ（Ｍ≧１）個の半
導体基板を有する半導体装置であって、前記Ｍ個の半導
体基板の各々が、データ信号を出力するためのデータ配
線を有する集積回路と、前記集積回路の内部で発生する
内部信号と前記半導体装置の外部から入力される外部信
号との間で位相の比較を行い、その結果をモニタ信号と
して出力する位相比較回路と、前記データ配線へ前記モ
ニタ信号を出力する第１駆動回路と、を備える。
【００１１】第３の発明の装置では、第２の発明の半導
体装置において、前記集積回路が、前記データ信号を前
記データ配線へ出力する第２駆動回路を、さらに有し、
前記半導体装置の外部から入力されるモード切替信号が
特定の値であるときに限って、前記位相比較回路が前記
位相の比較を行うとともに前記第１駆動回路が前記デー
タ配線へ前記モニタ信号を出力し、前記モード切替信号
が前記特定の値でないときに限って、前記第２駆動回路
が前記データ信号を前記データ配線へ出力する。
【００１２】第４の発明の装置では、第１または第２の
発明の半導体装置において、前記位相比較回路が、前記
半導体装置の外部から入力されるモード切替信号が特定
の値であるときに限って、前記位相の比較を行う。
【００１３】第５の発明の装置では、第３または第４の
発明の半導体装置において、前記位相比較回路が、前記
モード切替信号として、前記集積回路への１ないし複数
の入力信号の一つを受信する。
【００１４】第６の発明の装置では、第１ないし第５の
いずれかの発明の半導体装置において、前記位相比較回
路が、前記外部信号として、前記集積回路への１ないし
複数の入力信号の一つを受信する。
【００１５】第７の発明の装置では、第１ないし第６の
いずれかの発明の半導体装置において、前記Ｍ個の半導
体基板の各々が、前記集積回路の内部で発生する複数の
信号の一つを、選択信号に応じて選択し、前記位相比較
回路へ前記内部信号として入力する選択回路を、さらに
備える。
【００１６】第８の発明の装置では、第７の発明の半導
体装置において、前記位相比較回路が、前記選択信号と
して、前記集積回路への１ないし複数の入力信号の少な
くとも一部を受信する。
【００１７】第９の発明の装置では、第７の発明の半導
体装置において、前記位相比較回路が、前記選択信号と
して、前記集積回路への１ないし複数の入力信号の少な
くとも一部を変換した信号を受信する。
【００１８】第１０の発明の装置は、第１の発明の半導
体装置において、前記Ｍ個の半導体基板を封止する封止
体と、前記Ｍ個の半導体基板の各々に属する前記モニタ
信号用パッドに電気的に接続され、前記封止体の外部に
露出するモニタ信号用端子と、をさらに備える。
【００１９】第１１の発明の装置では、第３または第４
の発明の半導体装置において、前記Ｍ個の半導体基板の
各々が、前記モード切替信号を受信するモード切替信号
用パッドを、さらに備える。
【００２０】第１２の発明の装置は、第１１の発明の半
導体装置において、前記Ｍ個の半導体基板を封止する封
止体と、前記Ｍ個の半導体基板の各々に属する前記モー
ド切替信号用パッドに電気的に接続され、前記封止体の
外部に露出するモード切替信号用端子と、をさらに備え
る。
【００２１】第１３の発明の装置では、第１ないし第５
のいずれかの発明の半導体装置において、前記Ｍ個の半
導体基板の各々が、前記外部信号を受信する外部信号用
パッドを、さらに備える。
【００２２】第１４の発明の装置は、第１３の発明の半
導体装置において、前記Ｍ個の半導体基板を封止する封
止体と、前記Ｍ個の半導体基板の各々に属する前記外部
信号用パッドに電気的に接続され、前記封止体の外部に
露出する外部信号用端子と、をさらに備える。
【００２３】第１５の発明の装置では、第７の発明の半
導体装置において、前記Ｍ個の半導体基板の各々が、前
記選択信号を受信する選択信号用パッドを、さらに備え
る。
【００２４】第１６の発明の装置は、第１５の発明の半
導体装置において、前記Ｍ個の半導体基板を封止する封
止体と、前記Ｍ個の半導体基板の各々に属する前記選択
信号用パッドに電気的に接続され、前記封止体の外部に
露出する選択信号用端子と、をさらに備える。
【００２５】第１７の発明の装置では、第１ないし第１
６のいずれかの発明の半導体装置において、前記Ｍが、
Ｍ≧２である。
【００２６】第１８の発明の方法は、半導体装置の検査
方法であって、(a)第１ないし第１６のいずれかの発明
の半導体装置を準備する工程と、(b)前記工程(a)で準備
された前記半導体装置について、前記Ｍ個の半導体基板
の各々に属する前記位相比較回路を動作させることによ
り、検査を行う工程と、を備える。
【００２７】第１９の発明の方法では、第１８の発明の
半導体装置の検査方法において、前記工程(b)が、(b-1)
前記Ｍ個の半導体基板の各々に属する前記集積回路の前
記内部信号の信号幅を測定する工程と、(b-2)前記信号
幅を規格値と比較することにより、前記半導体装置を選
別する工程と、を備える。
【００２８】第２０の発明の方法では、第１８の発明の
半導体装置の検査方法において、前記ＭがＭ≧２であっ
て、前記工程(b)が、(b-1)前記Ｍ個の半導体基板の間で
の、前記内部信号の位相のずれを測定する工程を、備え
る。
【００２９】
【発明の実施の形態】実施の形態１． （位相比較回路）この発明の実施の形態１による半導体
装置は、通常動作のための集積回路の他に図１が示す位
相比較回路１を、半導体チップ（半導体基板）に備えて
いる。位相比較回路１は、外部から入力されるモード切
替信号SMMがテストモードを指示する値、すなわちアク
ティブレベルであるときに、集積回路の内部で発生する
内部信号Ａと、半導体装置の外部から入力される外部信
号との間で、位相の比較を行い、その結果をモニタ信号
MONSIGとして出力する。図１には、半導体装置がＳＤＲ
ＡＭであって、外部信号が信号EXTDQM（外部データマス
ク信号；External Data Mask信号）である例が描かれて
いる。内部信号Ａは、集積回路の内部の任意の部位で発
生する信号であり、位相検出の対象とされる信号であ
る。
【００３０】外部信号EXTDQMは、クロックバッファ２に
よってバッファリングされた後、信号INTDQM（内部デー
タマスク信号；Internal Data Mask信号）として、論理
スイッチとしてのNAND回路３へ入力される。信号INTDQM
は、外部から入力されるモード切替信号SMMがアクティ
ブ（図１の例ではハイレベル）であるときには、NAND回
路３を通過して、信号ZSMMLATとして出力される。信号Z
SMMLATは、クロックドインバータ４および７を制御す
る。内部信号Ａは、クロックドインバータ４、二個のイ
ンバータ５，６で構成されるラッチ、クロックドインバ
ータ７、および二個のインバータ８，９で構成されるラ
ッチを順に通過して、モニタ信号MONSIGとして出力され
る。モニタ信号MONSIGは、図示しない半導体チップに設
けられたボンディングパッドへ出力される。
【００３１】図２および図３は、位相比較回路１の動作
を示すタイミングチャートである。位相比較回路１によ
る位相比較動作は、集積回路７０による通常動作を妨げ
ることなく行われる。位相比較動作では、外部信号EXTD
QMの位相を非同期に変えるために、外部信号EXTDQMにも
とづく集積回路７０のデータマスク動作には影響が現れ
るが、データ信号の読み出し／書込み動作は、通常動作
と変わりなく行われる。なお、図２以下のタイミングチ
ャートにおいて、ハッチングを付した部分は信号の値が
不定であることを表現する。
【００３２】図２と図３とでは、外部信号EXTDQMの位相
が異なっている。はじめに図２の動作例について説明す
る。時刻Ｔ１では、モード切替信号SMMがアクティブへ
遷移することにより、位相比較回路１が位相比較動作を
開始する。このとき、外部信号EXTDQM＝"H"（ハイレベ
ルであることを意味する）であるものとする。したがっ
て、時刻Ｔ１以後には、INTDQM="H"およびSMM="H"とな
るため、ZSMMLAT="L"（ロウレベルであることを意味す
る）となる。その結果、内部信号Ａが信号SIGLAT（ラッ
チ信号）へ反映される。すなわち、SIGLAT="L"となる。
【００３３】時刻Ｔ２では、内部信号Ａが、"L"から"H"
へ遷移する結果、信号SIGLATも"H"となる。時刻Ｔ３で
は、EXTDQM="L"となる。その結果、SMMLAT="H"となるの
で、内部信号Ａはクロックドインバータ４を通過するこ
とができず、信号SIGLATへ反映されなくなる。同時に、
信号SIGLATはクロックドインバータ７を通過して、モニ
タ信号MONSIGへ反映される。すなわち、MONSIG="H"とな
る。時刻Ｔ４では、内部信号Ａは、"H"から"L"へ遷移す
るが、クロックドインバータ４を通過できないので、モ
ニタ信号MONSIGは"H"を保持する。
【００３４】以上のように、外部信号EXTDQMが、内部信
号Ａの立ち上がり時刻である時刻Ｔ２よりも遅く立ち下
がる場合には、モニタ信号MONSIGは、ハイレベルとな
る。これに対して、外部信号EXTDQMが、時刻Ｔ２よりも
早く立ち下がりる場合には、図３が示すように、モニタ
信号MONSIGは、ロウレベルとなる。したがって、モニタ
信号MONSIGのレベル遷移の時刻を測定することによっ
て、外部信号EXTDQMと内部信号Ａとの間の位相差を知る
ことができる。
【００３５】（付記）なお、位相比較回路１は、直接に
は信号INTDQMと内部信号Ａとの間の位相差を検出する
が、外部信号EXTDQMと信号INTDQMとの間の位相差はゼロ
ないし一定であるため、直接的または間接的に外部信号
EXTDQMと内部信号Ａとの間の位相差をも検出している。
本発明において、「外部信号と内部信号との位相の比
較」とは、このような間接的な比較をも包含する。すな
わち、「外部信号と内部信号との位相の比較」には、外
部信号を遅延ないし反転した信号と内部信号との比較も
含まれる。
【００３６】（半導体装置）図４は、位相比較回路１を
備える半導体装置の一例を示すブロック図である。この
例では、半導体装置２０はＳＤＲＡＭとして構成されて
いる。半導体装置２０は、半導体チップ（半導体基板）
２１を備えており、この半導体チップ２１には、半導体
装置２０の本来の動作である通常動作を実現するための
集積回路７０と、位相比較回路１とが作り込まれてい
る。位相比較回路１それ自身も、半導体チップ２１に作
り込まれている以上、半導体チップ２１に展開された集
積回路の全体の一部を構成する。ただし、通常動作のた
めの集積回路７０と位相比較回路１とを区別するため
に、半導体チップ２１に展開された集積回路全体から位
相比較回路１を除いた部分を、集積回路７０と表現して
いる。
【００３７】集積回路７０は従来周知の回路であり、Ｓ
ＤＲＡＭの動作を実現するために、制御回路７１、メモ
リアレイ７２、入出力回路７３、行(row)アドレスバッ
ファ７４、行デコーダ７５、センスアンプ７６、列(col
umn)デコーダ７７、および列アドレスバッファ７８を備
えている。制御回路７１には、制御信号が入力される。
外部信号EXTDQMは、複数の制御信号の一部である。行ア
ドレスバッファ７４および列アドレスバッファ７８に
は、外部アドレス信号EXTADD（External Address信号）
が入力される。入出力回路７３と外部との間では、デー
タ信号DQがやり取りされる。位相比較回路１には、集積
回路７０の内部で生じた内部信号Ａが入力されるととも
に、制御回路７１を通じて外部信号EXTDQMが入力され
る。また、位相比較回路１から外部へ、モニタ信号MONS
IGが出力される。
【００３８】図５は、半導体装置２０の内部構成を模式
的に示す平面図であり、半導体チップ２１とその周囲を
描いている。半導体装置２０は、図５が示すように、半
導体チップ２１に加えて、半導体チップ２１を封止する
封止体２２と、半導体チップ２１に電気的に接続され封
止体２２の外部に露出する外部ピン（端子）２３とを、
さらに備えていてもよい。封止体２２は、例えば樹脂封
止体である。半導体チップ２１には、集積回路７０およ
び位相比較回路１と電気的に接続されるボンディングパ
ッド２４、２５が配列している。図５が示すように、ボ
ンディングパッド２３，２５には、外部ピン２３に電気
的に接続されるボンディングパッド２５と、接続されな
いボンディングパッド２４との二種類があってもよい。
ボンディングパッド２５は、例えばボンディングワイヤ
２７を通じて、外部ピン２３へ電気的に接続されてい
る。
【００３９】モニタ信号MONSIGは、ボンディングパッド
２４へ出力されても良く、ボンディングパッド２５を通
じて外部ピン２３へ出力されてもよい。後者の場合に
は、半導体チップ２１が封止体２２で封止された後、す
なわち完成した製品としての半導体装置２０に対して
も、内部信号Ａのモニタリングを実行することが可能と
なる。すなわち、製品レベルでの位相比較が可能とな
る。
【００４０】位相比較回路１に入力される外部信号は、
外部信号EXTDQMのように、制御信号として集積回路７０
へ入力される信号の一つである場合には、外部ピン２３
およびボンディングパッド２５を通じて入力される。し
たがって、完成した製品としての半導体装置２０に対し
ても、位相比較のための外部信号を入力することができ
る。また、外部信号を入力するための特別のボンディン
グパッド２５および外部ピン２３を設ける必要がないと
いう利点も得られる。
【００４１】位相比較回路１に入力される外部信号は、
一般には、集積回路７０へ入力される信号以外であって
も良い。すなわち、集積回路７０の動作には必要がな
く、もっぱら位相比較回路１を用いて内部信号Ａの位相
をモニタする目的で外部から入力される信号が、外部信
号として位相比較回路１へ入力されても良い。この場合
には、集積回路７０による通常動作に、全く影響を及ぼ
すことなく、位相比較動作を実行することができるとい
う利点がある。また、この場合には、外部信号の入力経
路は、ボンディングパッド２４，２５のいずれにも接続
されず、半導体チップ２１に形成された配線２６に、例
えばプローブ等の治具を接触させることにより外部信号
が位相比較回路１へ入力されてもよい。あるいは、ボン
ディングパッド２４から外部信号を入力可能なように、
外部信号の入力経路をボンディングパッド２４へ接続す
る形態を採ることも可能である。さらに、半導体装置２
０が製品として完成した後にも、外部ピン２３を通じて
外部信号を入力可能なように、外部信号の入力経路を、
ボンディングパッド２５を通じて外部ピン２３へ接続し
た形態を採ることも可能である。この場合、外部ピン２
３として、ＮＣピンを用いることも可能である。
【００４２】モード切替信号SMMの入力経路について
も、外部信号と同様に、様々な形態が有り得る。すなわ
ち、モード切替信号SMMの入力経路は、ボンディングパ
ッド２４，２５のいずれにも接続されず、半導体チップ
２１に形成された配線２６に、例えばプローブ等の治具
を接触させることによりモード切替信号SMMが位相比較
回路１へ入力されてもよい。また、ボンディングパッド
２４からモード切替信号SMMを入力可能なように、モー
ド切替信号SMMの入力経路をボンディングパッド２４へ
接続する形態を採ることも可能である。さらに、半導体
装置２０が製品として完成した後にも、外部ピン２３を
通じてモード切替信号SMMを入力可能なように、モード
切替信号SMMの入力経路を、ボンディングパッド２５を
通じて外部ピン２３へ接続した形態を採ることも可能で
ある。この場合にも、外部ピン２３として、ＮＣピンを
用いることも可能である。
【００４３】さらに、モード切替信号SMMとして、集積
回路７０へ入力される信号（例えば制御信号あるいは外
部アドレス信号EXTADD）の一部を用いることも可能であ
る。それらの信号の値あるいは、それらの値の組み合わ
せによって、位相比較回路１が位相比較動作を開始する
ように、半導体装置２０を構成することが可能である。
この場合にも、完成した製品としての半導体装置２０に
対して、位相比較のためのモード切替信号SMMを入力す
ることができる。また、モード切替信号SMMを入力する
ための特別のボンディングパッド２５および外部ピン２
３を設ける必要がないという利点も得られる。
【００４４】本実施の形態の半導体装置では、上記のう
ちのいずれの形態が採られても、半導体チップ２１の内
部で位相が比較されるので、半導体チップ２１内部での
信号の位相の精度を判定することが可能である。したが
って、半導体チップ２１内部のローカルなレベルでの位
相差の制御が可能となる。しかも、位相差を反映したモ
ニタ信号MONSIGを、パッド２４または２５を通じて外部
へ取り出すことができるので、位相差を直接にモニタす
ることができる。
【００４５】特に、集積回路７０へ入力される信号（例
えば、外部信号EXTDQM）が外部信号として用いられる場
合には、集積回路７０を構成する回路部分のうち、外部
信号と内部信号との双方を用いて演算等を行う回路部分
に隣接した部位で、双方の信号の位相を比較することも
可能となる。それにより、当該回路部分のレベルで、精
度の高い位相差の制御を行うことも可能となる。
【００４６】実施の形態２．実施の形態２による半導体
装置では、通常動作のための集積回路がデータを出力す
る経路を通じて、モニタ信号MONSIGが外部へ出力され
る。図６は、そのように構成された半導体装置の一例を
示すブロック図である。この半導体装置は、図４の装置
と同様にＳＤＲＡＭとして構成されており、データ信号
DB,DB*をデータバス（データ配線）へ出力するデータバ
スドライブ回路３１，３２、および出力回路３３を、半
導体チップ２１に備えている。なお、本明細書および図
面において、信号名に付した"*"の記号（例えばDB*）
は、当該信号がロウアクティブであることを表示する。
【００４７】出力回路３３は、従来周知の回路であっ
て、信号RDAE（読み出し増幅器イネーブル信号；Read A
mp. Enable信号）の指示にしたがい、トリガ信号として
のクロック信号CLKQに同期して、データ信号DB,DB*を増
幅し、データ信号DQとして外部へ出力する。データ信号
DQは、ボンディングパッド２５および外部ピン２３（図
５）を通じて外部へ出力される。信号RDAEは、集積回路
７０（図４）において、読み出しコマンド信号にもとづ
いて生成される信号であり、データバスにデータ信号D
B,DB*が送出されたときに、出力回路３３が増幅動作を
行うべく指示する。コマンド信号とは、制御信号等の入
力信号の組み合わせをデコードすることによって得られ
る信号である。
【００４８】データバスドライブ回路３１は、モード切
替信号SMM、および信号RDBE（読み出しデータバスイネ
ーブル信号；Read Data Bus Enable信号）の指示にした
がい、クロック信号CLKQに同期して、モニタ信号MONSIG
をデータ信号DB,DB*として出力する。信号RDBEは、信号
RDAEと同様に、集積回路７０（図４）において、読み出
しコマンド信号にもとづいて生成される。データバスド
ライブ回路３２は、モード切替信号SMM、および信号RDB
Eの指示にしたがい、クロック信号CLKQに同期して、読
み出しデータRDをデータ信号DB,DB*として出力する。
【００４９】データバスドライブ回路３１は、モード切
替信号SMMがアクティブであるときに、データ信号DB,DB
*を出力し、データバスドライブ回路３２は、モード切
替信号SMMがノーマルであるときに、データ信号DB,DB*
を出力する。このように、二つのデータバスドライブ回
路３１，３２が、モード切替信号SMMにもとづいて、選
択的に動作することにより、互いの動作に干渉すること
なく、集積回路７０に備わる読み出しデータRDの出力経
路を通じて、モニタ信号MONSIGを外部へ出力することが
可能となっている。
【００５０】図７は、データバスドライブ回路３１の内
部構成を示す回路図である。論理スイッチとしてのNAND
回路３５は、モード切替信号SMMがアクティブであると
きに、信号RDBEを通過させる。インバータ３６、遅延段
３７、NAND回路３８、インバータ３９は、NAND回路３５
を通過した信号RDBEにもとづいて、ワンショットパルス
としての信号MONDRVを生成する。NAND回路４０，４２、
インバータ４１，４３，４４は、信号MONDRVと、位相比
較回路１（図１）から送られたモニタ信号MONSIGとにも
とづいて、ＭＯＳ型トランジスタ４５，４６，４７，４
８を選択的にオン・オフ駆動する。また、ＭＯＳ型トラ
ンジスタ４９，５０は、信号RDBE*にもとづいてオン・
オフする。
【００５１】より詳細には、信号RDBE*がノーマル（ハ
イレベル）であれば、ＭＯＳ型トランジスタ４９，５０
がともにオンするので、データ信号DB,DB*はいずれも、
ロウレベルとなる。信号RDBE*がアクティブであるとき
には、データ信号DB,DB*は、信号MONDRVとモニタ信号MO
NSIGとによって定まる。信号MONDRVがノーマル（ロウレ
ベル）であるときには、データ信号DB,DB*はいずれもハ
イインピーダンス状態となる。一方、信号MONDRVがアク
ティブであるときには、データ信号DB,DB*は、モニタ信
号MONSIGによって定まる。モニタ信号MONSIGがアクティ
ブ（ハイレベル）であれば、データ信号DB,DB*はアクテ
ィブ（DB="H",DB*="L"）となり、モニタ信号MONSIGがノ
ーマルであれば、データ信号DB,DB*はノーマルとなる。
【００５２】データバスドライブ回路３２は、モード切
替信号SMMがレベル反転して入力される点、および、モ
ニタ信号MONSIGに代えて読み出し信号RDが入力される点
を除いて、データバスドライブ回路３１と同等に構成さ
れる。
【００５３】図８および図９は、データバスドライブ回
路３１の動作を示すタイミングチャートである。図８と
図９との間で、外部信号EXTDQMの位相が異なっている。
外部信号EXTDQMの位相に関して、図８は図２と同等であ
り、図９は図３と同等である。はじめに図８の動作例に
ついて説明する。時刻Ｔ１〜Ｔ４の期間での、位相比較
回路１の動作は、図２と同等である。
【００５４】時刻Ｔ５では、信号RDBEがアクティブとな
る。それに伴い、ワンショットパルスの形式で、信号MO
NDRVが一時的にハイレベルとなる。この時に、MONSIG="
H"であるため、データ信号DBが、ハイレベルに駆動され
る。データ信号DB*は、ロウレベルにとどまる。信号MON
DRVがノーマルへ復帰すると、データバスドライブ回路
３１の出力はハイインピーダンス状態となるが、データ
バスには図示しない容量が付随しているため、信号RDBE
がノーマルに復帰する時刻Ｔ７までは、データ信号DB,D
B*の値はそのまま維持される。
【００５５】時刻Ｔ５の後に、信号RDBEが活性化された
ことを受けて、信号RDAEが活性化される。その結果、デ
ータ信号DB,DB*が出力回路３３によって増幅される。時
刻Ｔ６では、出力回路３３は増幅した信号を、クロック
信号CLKQの立ち上がりに同期して、データ信号DQとして
出力する。したがって、図８のケースでは、データ信号
DQとして、ハイレベルが出力される。なお、図８におい
て、終端レベルVTは、データ信号DQの基準として出力回
路３３の内部で設定される、従来周知の基準値を意味す
る。
【００５６】つぎに図９の動作例について説明する。時
刻Ｔ１〜Ｔ４の期間での、位相比較回路１の動作は、図
３と同等である。時刻Ｔ５では、信号RDBEがアクティブ
となる。それに伴い、ワンショットパルスの形式で、信
号MONDRVが一時的にハイレベルとなる。この時に、MONS
IG="L"であるため、データ信号DB*が、ハイレベルに駆
動される。データ信号DBは、ロウレベルにとどまる。信
号RDBEがノーマルに復帰する時刻Ｔ７までは、データ信
号DB,DB*の値はそのまま維持される。
【００５７】時刻Ｔ５の後に、信号RDBEが活性化された
ことを受けて、信号RDAEが活性化される。その結果、デ
ータ信号DB,DB*が出力回路３３によって増幅される。時
刻Ｔ６では、出力回路３３は増幅した信号を、クロック
信号CLKQの立ち上がりに同期して、データ信号DQとして
出力する。したがって、図９のケースでは、データ信号
DQとして、ロウレベルが出力される。
【００５８】実施の形態２の半導体装置では、集積回路
７０にすでに備わるデータバスへ、モニタ信号MONSIGが
出力されるので、モニタ信号MONSIGを出力するためのボ
ンディングパッド２４，２５および外部ピン２３を、新
たに設ける必要がない。また、外部ピン２３を通じてモ
ニタ信号MONSIGを取り出すことができるので、ウェハレ
ベルだけでなく、製品レベルでの位相比較が可能とな
る。このことは、製品の仕上がり具合のロット毎のばら
つき（トランジスタ、配線、コンタクトホールなどにお
ける製造ばらつき）を、半導体装置が製品として完成し
た後においても、確認可能にする。すなわち、本実施の
形態の半導体装置は、完成後の製品に対する評価および
解析にも適している。
【００５９】図１０は、本実施の形態の半導体装置に対
して、位相比較を実行することにより、位相関係の良否
（Pass/Fail）を判定した結果をプロットして得られる
グラフ（シュムプロット；Schmoo Plot）を例示してい
る。図１０において、横軸は、外部信号EXTDQMの立ち下
がり時刻に関して、最良の時刻からのずれを表してい
る。縦軸は、半導体装置に供給される電源電圧EXVDDを
表している。黒い帯状の領域が、良好な領域を表現して
いる。すなわち、図１０は、電源電圧EXVDDを様々に変
えつつ位相比較を行った結果を表現している。
【００６０】シュムプロットは、モニタ信号MONSIGをテ
ストモードに設定した上で、外部信号EXTDQMの立ち下が
りのタイミングを、例えば早いタイミング（横軸の負の
領域）から遅いタイミング（横軸の正の領域）へと変え
つつ、モニタ信号MONSIGを計測することにより得られ
る。位相関係が良好であることに対応するモニタ信号MO
NSIGの値、すなわち期待値がハイレベルであるとすれ
ば、図１１が示すように、信号ZSMMLATが立ち下がる時
刻ｔ１が、内部信号Ａが立ち上がる期間ｔ２〜ｔ３より
も早ければ、モニタ信号MONSIGとしてロウレベルの値が
得られる。すなわち、図１１のケースでは、不良（Fai
l）と判定される。
【００６１】図１２が示すように、信号ZSMMLATが立ち
下がる時刻ｔ１が、内部信号Ａが立ち上がる期間ｔ２〜
ｔ３の間にあれば、モニタ信号MONSIGとしてハイレベル
の値が得られる。すなわち、図１２のケースでは、良好
（Pass）と判定される。また、図１３が示すように、信
号ZSMMLATが立ち下がる時刻ｔ１が、内部信号Ａが立ち
上がる期間ｔ２〜ｔ３よりも遅ければ、モニタ信号MONS
IGとしてロウレベルの値が得られる。すなわち、図１３
のケースでは、不良（Fail）と判定される。
【００６２】図１０に例示するシュムプロットから、位
相関係が良好な領域の時間幅を読み取ることができる。
この時間幅は、モニタの対象とされる内部信号Ａの信号
幅（パルス幅）に相当する。この信号幅には、製品のロ
ットごとに異なるプロセスパラメーター（トランジスタ
の閾値電圧、配線抵抗、コンタクト抵抗など）によっ
て、差異が生じる。したがって、シュムプロットから読
み取られた信号幅を、あらかじめ設定された基準にもと
づいて評価することにより、製品の品質管理に役立てる
ことも可能となる。その好ましい手順については、実施
の形態５において説明する。
【００６３】なお、図１０に例示したシュムプロット
は、実施の形態１の半導体装置２０に対しても、モニタ
信号MONSIGを観測することにより、同様に得ることが可
能である。
【００６４】実施の形態３．実施の形態３による半導体
装置は、複数の内部信号の中から任意の一つを自在に選
択して、位相比較の対象とすることが可能なように構成
される。図１４は、そのように構成された半導体装置の
一例を示すブロック図である。この半導体装置は、図４
の装置と同様にＳＤＲＡＭとして構成されており、位相
比較回路１に加えて選択回路５０を、半導体チップ２１
に備えている。選択回路５０は、集積回路７０の複数の
内部信号Ａ〜Ｄの中から、選択信号に応じて一つを選択
し、内部信号Ｓとして位相比較回路１へ入力する。図１
４の例では、選択信号として、外部アドレス信号EXTADD
の中の２ビット分が、選択回路５０へ入力されている。
【００６５】図１５は、選択回路５０の内部構成の一例
を示す回路図である。この例では、選択回路５０は、NA
ND回路５１〜５４、インバータ５５〜５８、およびNOR
回路５９を備えている。NAND回路５１〜５４には、内部
信号Ａ〜Ｄがそれぞれ入力されとともに、外部アドレス
信号EXTADD<1>,<0>が、直接にあるいはインバータ５５
〜５８のいずれかを通じて入力されている。これによ
り、２ビットの外部アドレス信号EXTADD<1>,<0>の４個
の値"00","01","10",および"11"に対応して、NAND回路
Ａ〜Ｄが、それぞれ選択的に内部信号Ａ〜Ｄを通過させ
る。NAND回路Ａ〜Ｄのいずれかを通過した内部信号は、
NOR回路５９を通過して、内部信号Ｓとして位相比較回
路１へ入力される。
【００６６】図１４および図１５では、選択信号として
外部アドレス信号EXTADDの下位２ビットが用いられる例
を示したが、外部アドレス信号EXTADDの他の部分を用い
ることも当然ながら可能である。通常動作モードにおい
て、外部アドレス信号を構成する一つのビットEXTADD<7
>を"L"に設定しないと、ＣＡＳレーテンシー（カラムア
ドレスストローブ信号CASがアクティブとなった後に読
み出し信号が出力されるまでの遅延期間）、バーストレ
ングス（１回の読み出し動作でシリアルに出力される読
み出し信号のビット数）等を設定するモードにエントリ
ーしないように構成されたＳＤＲＡＭが、従来より知ら
れている。このように機能するビットEXTADD<7>を、選
択信号として用いることも可能である。
【００６７】また、図１６に示すように、選択信号とし
てコマンド信号COM<1>,<0>を用いることも可能である。
コマンド信号COM<1>,<0>は、制御信号等の入力信号の組
み合わせをデコードすることによって得られる。
【００６８】図１４および図１６の半導体装置では、選
択信号として集積回路７０（図４）へ入力される外部ア
ドレス信号あるいは制御信号などの入力信号、ないし入
力信号を変換して得られるコマンド信号が用いられるの
で、完成した製品としての半導体装置に対して、位相比
較の対象とすべき内部信号を自在に選択することができ
る。また、選択信号を入力するための特別のボンディン
グパッド２５および外部ピン２３（図５）を設ける必要
がないという利点も得られる。
【００６９】選択回路５０へ入力される選択信号は、一
般には、集積回路７０へ入力される信号以外であっても
良い。すなわち、集積回路７０の動作には必要がなく、
もっぱら選択回路５０を用いて複数の内部信号から任意
の一つを選択する目的で外部から入力される信号が、選
択信号として選択回路５０へ入力されても良い。この場
合には、集積回路７０による通常動作に、全く影響を及
ぼすことなく、位相比較動作を実行することができると
いう利点がある。また、この場合には、選択信号の入力
経路は、ボンディングパッド２４，２５のいずれにも接
続されることなく、半導体チップ２１に形成された配線
２６に、例えばプローブ等の治具を接触させることによ
り選択信号が位相比較回路１へ入力されてもよい。ある
いは、ボンディングパッド２４から選択信号を入力可能
なように、選択信号の入力経路をボンディングパッド２
４へ接続する形態を採ることも可能である。さらに、半
導体装置が製品として完成した後にも、外部ピン２３を
通じて選択信号を入力可能なように、選択信号の入力経
路を、ボンディングパッド２５を通じて外部ピン２３へ
接続した形態を採ることも可能である。この場合、外部
ピン２３として、ＮＣピンを用いることも可能である。
【００７０】実施の形態４．実施の形態４による半導体
装置は、複数の半導体チップ（半導体基板）を備え、こ
れら複数の半導体チップの間で、内部信号どうしの位相
の差を検知することが可能なように構成される。図１７
は、そのように構成された半導体装置の一例を示すブロ
ック図である。この半導体装置８０は、基板の上に複数
の半導体チップ８１〜８４を設置した半導体モジュール
として構成されている。図１７の例では、半導体チップ
８１〜８４の各々は、実施の形態２の半導体装置と同等
に構成される。
【００７１】基板に設けられた複数の端子を通じて、チ
ップ選択信号CS0〜CS3、信号EXTDQM、モード切替信号SM
M、およびデータ信号DQが、入力または出力される。チ
ップ選択信号CS0〜CS3は、半導体チップ８１〜８４を選
択的に活性化するための信号である。信号EXTDQMは、半
導体チップ８１〜８４の各々に設けられた位相比較回路
１へ、外部信号として入力される。モード切替信号SMM
も、半導体チップ８１〜８４の各々に設けられた位相比
較回路１へ入力される。データ信号DQは、半導体チップ
８１〜８４のうち、チップ選択信号CS0〜CS3で選択され
た一つから出力される。
【００７２】一例として、半導体チップ８１と８４の間
での、内部信号どうしの位相の差を検出する方法につい
て説明する。まず、チップ選択信号CS0を通じて、半導
体チップ８１を活性化する。つぎに、半導体チップ８１
に対して、実施の形態２で説明した方法を実行すること
により、位相差の検出を行う。つぎに、チップ選択信号
CS3を通じて、半導体チップ８４を活性化する。つぎ
に、半導体チップ８４に対して、実施の形態２で説明し
た方法を実行することにより、位相差の検出を行う。そ
の結果、図１８が示すように、半導体チップ８１および
８４の双方に対して、シュムプロットが得られる。図中
に"PASS"を付した矢印が、位相関係の良好な範囲を表示
している。
【００７３】二つのシュムプロットから、二つの半導体
チップ８１および８４の間で、位相関係の良好な範囲に
ずれΔｔが生じていることがわかる。このずれΔｔは、
位相比較の対象とされた内部信号の位相に関する、半導
体チップ８１および８４の間でのずれに相当している。
このように、半導体装置８０では、複数の半導体チップ
の間での内部信号の位相のずれを測定することが可能で
ある。
【００７４】実施の形態５．本実施の形態では、実施の
形態１〜４の各々による半導体装置の好ましい検査方法
について説明する。図１９は、好ましい検査方法の手順
を示すフローチャートである。処理が開始されると、製
品としての半導体装置に対して、従来周知の機能テスト
が行われる（ステップＳ１）。機能テストの結果、合格
と判定されると（ステップＳ２）、モード切替信号SMM
をアクティブにすることにより、半導体装置の動作モー
ドがテストモードに設定される（ステップＳ３）。つぎ
に、内部信号の信号幅が測定される（ステップＳ４）。
信号幅の測定は、すでに述べた手法でシュムプロットを
得ることにより達成される。
【００７５】つぎに、信号幅が、あらかじめ設定された
規格値と比較される（ステップＳ５）。信号幅が規格値
以下であれば、検査対象とされる製品は、良品であって
高速品（すなわち動作速度の速い製品）として出荷すべ
き旨が決定される（ステップＳ６）。逆に、信号幅が規
格値以下でなければ、検査対象とされる製品は、良品で
あって低速品（すなわち動作速度の遅い製品）として出
荷すべき旨が決定される（ステップＳ７）。機能テスト
の結果、不合格と判定されると（ステップＳ２）、検査
対象とされる製品は、不良品であって、出荷禁止すべき
旨が決定される（ステップＳ８）。ステップＳ６〜Ｓ８
のいずれかが終了すると、当該製品に対する検査は終了
する。以上の処理（ステップＳ１〜Ｓ８）が、多数の製
品について反復的に実行される。
【００７６】図１９の処理は、完成した製品としての半
導体装置に対してだけではなく、半導体チップ２１に対
しても、同様に実行することが可能である。したがっ
て、図１９の処理は、実施の形態１〜４で述べたすべて
の種類の半導体装置に対して実行することが可能であ
る。実施の形態４の半導体装置では、複数の半導体チッ
プ８１〜８４のそれぞれについて、信号幅の測定を行い
（ステップＳ４）、そのいずれもが規格値以下であれば
（ステップＳ５）、高速品として出荷すべき旨の決定を
行えばよい（ステップＳ６）。
【００７７】
【発明の効果】第１の発明の装置では、半導体基板の内
部で位相が比較されるので、半導体基板内部での信号の
位相の精度を判定することが可能である。したがって、
半導体基板内部のローカルなレベルでの位相差の制御が
可能となる。しかも、位相差を反映したモニタ信号を、
モニタ信号用パッドを通じて外部へ取り出すことができ
るので、位相差を直接にモニタすることができる。
【００７８】第２の発明の装置では、半導体基板の内部
で位相が比較されるので、半導体基板内部での信号の位
相の精度を判定することが可能である。したがって、半
導体基板内部のローカルなレベルでの位相差の制御が可
能となる。しかも、位相差を反映したモニタ信号を、デ
ータ配線を通じて外部へ取り出すことができるので、位
相差を直接にモニタすることができる。また、モニタ信
号を外部へ取り出すためのパッドあるいは端子を必要と
しない。
【００７９】第３の発明の装置では、第１および第２駆
動回路が排他的に動作するので、データ配線における信
号の衝突を防止することができる。
【００８０】第４の発明の装置では、モード切替信号に
応じて、位相比較回路が動作するので、テストを実行す
るとき以外での無用な動作を防止することができる。
【００８１】第５の発明の装置では、位相比較回路が、
モード切替信号として集積回路への１ないし複数の入力
信号の一つを受信するので、モード切替信号を入力する
ためのパッドあるいは端子を必要としない。
【００８２】第６の発明の装置では、位相比較回路が、
外部信号として集積回路への１ないし複数の入力信号の
一つを受信するので、外部信号を入力するためのパッド
あるいは端子を必要としない。
【００８３】第７の発明の装置では、選択回路が備わる
ので、複数の内部信号のうちの一つを、位相比較の対象
として自在に選択することができる。
【００８４】第８の発明の装置では、位相比較回路が、
選択信号として集積回路への１ないし複数の入力信号の
少なくとも一部を受信するので、選択信号を入力するた
めのパッドあるいは端子を必要としない。
【００８５】第９の発明の装置では、位相比較回路が、
選択信号として、集積回路への１ないし複数の入力信号
の少なくとも一部を変換した信号を受信するので、選択
信号を入力するためのパッドあるいは端子を必要としな
い。
【００８６】第１０の発明の装置では、モニタ信号用端
子が備わるので、封止体で封止された製品としての半導
体装置に対して、モニタ信号を外部から入力することが
できる。
【００８７】第１１の発明の装置では、モード切替信号
用パッドが備わるので、モード切替信号をパッドを通じ
て容易に入力することができる。
【００８８】第１２の発明の装置では、モード切替信号
用端子が備わるので、封止体で封止された製品としての
半導体装置に対して、モード切替信号を外部から入力す
ることができる。
【００８９】第１３の発明の装置では、外部信号用パッ
ドが備わるので、外部信号をパッドを通じて容易に入力
することができる。
【００９０】第１４の発明の装置では、外部信号用端子
が備わるので、封止体で封止された製品としての半導体
装置に対して、外部信号を外部から入力することができ
る。
【００９１】第１５の発明の装置では、選択信号用パッ
ドが備わるので、選択信号をパッドを通じて容易に入力
することができる。
【００９２】第１６の発明の装置では、選択信号用端子
が備わるので、封止体で封止された製品としての半導体
装置に対して、選択信号を外部から入力することができ
る。
【００９３】第１７の発明の装置では、複数の半導体基
板が備わるので、複数の半導体基板の間での、内部信号
の位相のずれを測定することができる。
【００９４】第１８の発明の方法では、位相比較回路を
動作させることにより、半導体装置の検査を行うことが
できる。半導体基板の内部で位相が比較されるので、半
導体基板内部での信号の位相の精度を判定することが可
能である。したがって、半導体基板内部のローカルなレ
ベルでの位相差の制御が可能となる。しかも、位相差を
反映したモニタ信号を、モニタ信号用パッドあるいはデ
ータ配線を通じて外部へ取り出すことができるので、位
相差を直接にモニタすることができる。
【００９５】第１９の発明の方法では、本発明の半導体
装置の特徴を生かして、内部信号の信号幅にもとづい
て、動作速度の高低を反映した半導体装置の選別を行う
ことができる。
【００９６】第２０の発明の方法では、複数個の半導体
基板を有する本発明の半導体装置の特性を生かして、複
数の半導体基板の間での、内部信号の位相のずれを測定
することができ、それによって半導体装置の評価、ある
いは位相差の制御に役立てることができる。
【図面の簡単な説明】
【図１】 実施の形態１による位相比較回路の回路図で
ある。
【図２】 実施の形態１による半導体装置の動作波形図
である。
【図３】 実施の形態１による半導体装置の動作波形図
である。
【図４】 実施の形態１による半導体装置のブロック図
である。
【図５】 実施の形態１による半導体装置の内部平面図
である。
【図６】 実施の形態２による半導体装置のブロック図
である。
【図７】 図６のドライブ回路３１の回路図である。
【図８】 実施の形態２による半導体装置の動作波形図
である。
【図９】 実施の形態２による半導体装置の動作波形図
である。
【図１０】 実施の形態２による半導体装置のシュムプ
ロット図である。
【図１１】 実施の形態２による半導体装置の動作波形
図である。
【図１２】 実施の形態２による半導体装置の動作波形
図である。
【図１３】 実施の形態２による半導体装置の動作波形
図である。
【図１４】 実施の形態３による半導体装置のブロック
図である。
【図１５】 図１４の選択回路５０の回路図である。
【図１６】 実施の形態３の別の例による半導体装置の
ブロック図である。
【図１７】 実施の形態４による半導体装置のブロック
図である。
【図１８】 実施の形態４による半導体装置のシュムプ
ロット図である。
【図１９】 実施の形態５による検査方法の手順を示す
流れ図である。
【図２０】 従来例による半導体装置の回路図である。
【図２１】 別の従来例による半導体装置の回路図であ
る。
【図２２】 図２１の半導体装置の動作波形図である。
【符号の説明】
１ 位相比較回路、２１ 半導体基板、２０ 半導体装
置、２２ 封止体、２３ 端子、２４，２５ パッド、
３１，３２ 駆動回路、５０ 選択回路、７０集積回
路、DB,DB* データ信号、MONSIG モニタ信号、SMM
モード切替信号。
フロントページの続き Ｆターム(参考） 2G132 AA08 AB07 AC10 AD04 AG09 AH04 AK09 AL11 5L106 AA01 DD01 DD12 DD32 EE00 GG03

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 Ｍ（Ｍ≧１）個の半導体基板を有する半
    導体装置であって、 前記Ｍ個の半導体基板の各々が、 集積回路と、 前記集積回路の内部で発生する内部信号と前記半導体装
    置の外部から入力される外部信号との間で位相の比較を
    行い、その結果をモニタ信号として出力する位相比較回
    路と、 前記モニタ信号を出力するためのモニタ信号用パッド
    と、を備える半導体装置。
  2. 【請求項２】 Ｍ（Ｍ≧１）個の半導体基板を有する半
    導体装置であって、 前記Ｍ個の半導体基板の各々が、 データ信号を出力するためのデータ配線を有する集積回
    路と、 前記集積回路の内部で発生する内部信号と前記半導体装
    置の外部から入力される外部信号との間で位相の比較を
    行い、その結果をモニタ信号として出力する位相比較回
    路と、 前記データ配線へ前記モニタ信号を出力する第１駆動回
    路と、を備える半導体装置。
  3. 【請求項３】 前記集積回路が、前記データ信号を前記
    データ配線へ出力する第２駆動回路を、さらに有し、 前記半導体装置の外部から入力されるモード切替信号が
    特定の値であるときに限って、前記位相比較回路が前記
    位相の比較を行うとともに前記第１駆動回路が前記デー
    タ配線へ前記モニタ信号を出力し、 前記モード切替信号が前記特定の値でないときに限っ
    て、前記第２駆動回路が前記データ信号を前記データ配
    線へ出力する、請求項２に記載の半導体装置。
  4. 【請求項４】 前記位相比較回路が、前記半導体装置の
    外部から入力されるモード切替信号が特定の値であると
    きに限って、前記位相の比較を行う、請求項１または請
    求項２に記載の半導体装置。
  5. 【請求項５】 前記位相比較回路は、前記モード切替信
    号として、前記集積回路への１ないし複数の入力信号の
    一つを受信する、請求項３または請求項４に記載の半導
    体装置。
  6. 【請求項６】 前記位相比較回路は、前記外部信号とし
    て、前記集積回路への１ないし複数の入力信号の一つを
    受信する、請求項１ないし請求項５のいずれかに記載の
    半導体装置。
  7. 【請求項７】 前記Ｍ個の半導体基板の各々が、前記集
    積回路の内部で発生する複数の信号の一つを、選択信号
    に応じて選択し、前記位相比較回路へ前記内部信号とし
    て入力する選択回路を、さらに備える、請求項１ないし
    請求項６のいずれかに記載の半導体装置。
  8. 【請求項８】 前記位相比較回路は、前記選択信号とし
    て、前記集積回路への１ないし複数の入力信号の少なく
    とも一部を受信する、請求項７に記載の半導体装置。
  9. 【請求項９】 前記位相比較回路は、前記選択信号とし
    て、前記集積回路への１ないし複数の入力信号の少なく
    とも一部を変換した信号を受信する、請求項７に記載の
    半導体装置。
  10. 【請求項１０】 前記Ｍ個の半導体基板を封止する封止
    体と、 前記Ｍ個の半導体基板の各々に属する前記モニタ信号用
    パッドに電気的に接続され、前記封止体の外部に露出す
    るモニタ信号用端子と、をさらに備える、請求項１に記
    載の半導体装置。
  11. 【請求項１１】 前記Ｍ個の半導体基板の各々が、 前記モード切替信号を受信するモード切替信号用パッド
    を、さらに備える、請求項３または請求項４に記載の半
    導体装置。
  12. 【請求項１２】 前記Ｍ個の半導体基板を封止する封止
    体と、 前記Ｍ個の半導体基板の各々に属する前記モード切替信
    号用パッドに電気的に接続され、前記封止体の外部に露
    出するモード切替信号用端子と、をさらに備える、請求
    項１１に記載の半導体装置。
  13. 【請求項１３】 前記Ｍ個の半導体基板の各々が、 前記外部信号を受信する外部信号用パッドを、さらに備
    える、請求項１ないし請求項５のいずれかに記載の半導
    体装置。
  14. 【請求項１４】 前記Ｍ個の半導体基板を封止する封止
    体と、 前記Ｍ個の半導体基板の各々に属する前記外部信号用パ
    ッドに電気的に接続され、前記封止体の外部に露出する
    外部信号用端子と、をさらに備える、請求項１３に記載
    の半導体装置。
  15. 【請求項１５】 前記Ｍ個の半導体基板の各々が、 前記選択信号を受信する選択信号用パッドを、さらに備
    える、請求項７に記載の半導体装置。
  16. 【請求項１６】 前記Ｍ個の半導体基板を封止する封止
    体と、 前記Ｍ個の半導体基板の各々に属する前記選択信号用パ
    ッドに電気的に接続され、前記封止体の外部に露出する
    選択信号用端子と、をさらに備える、請求項１５に記載
    の半導体装置。
  17. 【請求項１７】 前記Ｍが、Ｍ≧２である、請求項１な
    いし請求項１６のいずれかに記載の半導体装置。
  18. 【請求項１８】 (a)請求項１ないし請求項１６のいず
    れかに記載の半導体装置を準備する工程と、 (b)前記工程(a)で準備された前記半導体装置について、
    前記Ｍ個の半導体基板の各々に属する前記位相比較回路
    を動作させることにより、検査を行う工程と、を備え
    る、半導体装置の検査方法。
  19. 【請求項１９】 前記工程(b)が、 (b-1)前記Ｍ個の半導体基板の各々に属する前記集積回
    路の前記内部信号の信号幅を測定する工程と、 (b-2)前記信号幅を規格値と比較することにより、前記
    半導体装置を選別する工程と、を備える、請求項１８に
    記載の半導体装置の検査方法。
  20. 【請求項２０】 前記ＭがＭ≧２であって、 前記工程(b)が、 (b-1)前記Ｍ個の半導体基板の間での、前記内部信号の
    位相のずれを測定する工程を、備える、請求項１８に記
    載の半導体装置の検査方法。
JP2001035274A 2001-02-13 2001-02-13 半導体装置およびその検査方法 Pending JP2002237200A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001035274A JP2002237200A (ja) 2001-02-13 2001-02-13 半導体装置およびその検査方法
US09/906,724 US6833723B2 (en) 2001-02-13 2001-07-18 Semiconductor device with phase comparator comparing phases between internal signal and external signal
US10/988,710 US7023198B2 (en) 2001-02-13 2004-11-16 Semiconductor device and method of inspecting the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001035274A JP2002237200A (ja) 2001-02-13 2001-02-13 半導体装置およびその検査方法

Publications (1)

Publication Number Publication Date
JP2002237200A true JP2002237200A (ja) 2002-08-23

Family

ID=18898745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001035274A Pending JP2002237200A (ja) 2001-02-13 2001-02-13 半導体装置およびその検査方法

Country Status (2)

Country Link
US (2) US6833723B2 (ja)
JP (1) JP2002237200A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068077A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp 半導体記憶装置
JP2006079780A (ja) * 2004-09-13 2006-03-23 Renesas Technology Corp 半導体記憶装置
JP2008077816A (ja) * 2006-09-21 2008-04-03 Hynix Semiconductor Inc 半導体メモリ装置の内部信号モニタ装置及びモニタ方法
JP2008211809A (ja) * 2008-03-10 2008-09-11 Elpida Memory Inc タイミング調整回路及びそれを備えた半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6917726B2 (en) * 2001-09-27 2005-07-12 Cornell Research Foundation, Inc. Zero-mode clad waveguides for performing spectroscopy with confined effective observation volumes
DE10149590B4 (de) * 2001-10-08 2004-11-18 Infineon Technologies Ag Halbleiterbaustein mit konfigurierbarer Datenbreite eines Ausgangsbusses und Gehäuseanordnung mit einem Halbleiterbaustein
US7170050B2 (en) * 2004-09-17 2007-01-30 Pacific Biosciences Of California, Inc. Apparatus and methods for optical analysis of molecules
CA2579150C (en) * 2004-09-17 2014-11-25 Pacific Biosciences Of California, Inc. Apparatus and method for analysis of molecules
CA2991818C (en) 2008-03-28 2022-10-11 Pacific Biosciences Of California, Inc. Compositions and methods for nucleic acid sequencing
TWI608346B (zh) * 2014-12-10 2017-12-11 緯創資通股份有限公司 儲存裝置的檢測系統及其檢測方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000163996A (ja) * 1998-11-24 2000-06-16 Advantest Corp 記憶装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5133064A (en) * 1987-04-27 1992-07-21 Hitachi, Ltd. Data processing system generating clock signal from an input clock, phase locked to the input clock and used for clocking logic devices
JPH04194684A (ja) 1990-11-27 1992-07-14 Mitsubishi Electric Corp 半導体装置
US5231598A (en) * 1991-09-30 1993-07-27 National Semiconductor Corporation Direct digital synthesis measurement signal skew tester
JP3116618B2 (ja) * 1993-01-07 2000-12-11 日本電気株式会社 テスト回路内蔵半導体集積回路
JPH0792235A (ja) * 1993-09-25 1995-04-07 Nec Corp 半導体装置及びその遅延時間測定方法
US5428626A (en) * 1993-10-18 1995-06-27 Tektronix, Inc. Timing analyzer for embedded testing
JPH07202690A (ja) * 1993-12-28 1995-08-04 Toshiba Corp クロック信号発生回路
US5729151A (en) * 1996-03-11 1998-03-17 Motorola Inc. System and method for testing a phase locked loop in an integrated circuit
JPH10242848A (ja) * 1997-02-27 1998-09-11 Nec Corp 半導体集積回路
JP3408408B2 (ja) * 1997-10-24 2003-05-19 エヌイーシーマイクロシステム株式会社 Ｃｒ発振回路
JP3975587B2 (ja) 1998-11-18 2007-09-12 松下電器産業株式会社 内部信号観測回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000163996A (ja) * 1998-11-24 2000-06-16 Advantest Corp 記憶装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068077A (ja) * 2001-08-28 2003-03-07 Mitsubishi Electric Corp 半導体記憶装置
JP2006079780A (ja) * 2004-09-13 2006-03-23 Renesas Technology Corp 半導体記憶装置
JP4562468B2 (ja) * 2004-09-13 2010-10-13 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP2008077816A (ja) * 2006-09-21 2008-04-03 Hynix Semiconductor Inc 半導体メモリ装置の内部信号モニタ装置及びモニタ方法
US8356214B2 (en) 2006-09-21 2013-01-15 Hynix Semiconductor Inc. Internal signal monitoring device in semiconductor memory device and method for monitoring the same
JP2008211809A (ja) * 2008-03-10 2008-09-11 Elpida Memory Inc タイミング調整回路及びそれを備えた半導体装置

Also Published As

Publication number Publication date
US20020110939A1 (en) 2002-08-15
US7023198B2 (en) 2006-04-04
US20050088871A1 (en) 2005-04-28
US6833723B2 (en) 2004-12-21

Similar Documents

Publication Publication Date Title
JP3544203B2 (ja) テスト回路、そのテスト回路を内蔵した半導体集積回路装置、及びそのテスト方法
US7421364B2 (en) Integrated circuit device having a test circuit to measure AC characteristics of internal memory macro
JPH0411960B2 (ja)
TW200306430A (en) Semiconductor testing apparatus, semiconductor integrated circuit device, testing method and manufacturing method
JP2002237200A (ja) 半導体装置およびその検査方法
JPH0815380A (ja) 半導体集積回路装置
JP2007018595A (ja) 半導体集積回路装置
US7814381B2 (en) Semiconductor memory device
KR20190061957A (ko) 반도체 장치 및 이를 포함하는 시스템
US20060190215A1 (en) Method and system for timing measurement of embedded macro module
US6275428B1 (en) Memory-embedded semiconductor integrated circuit device and method for testing same
US6269462B1 (en) Selectable sense amplifier delay circuit and method
US7482830B2 (en) Semiconductor device and method for testing semiconductor device
US20030126524A1 (en) Semiconductor storage unit
JP4480238B2 (ja) 半導体装置
US9291673B2 (en) Semiconductor apparatus
JP2007531191A (ja) 半導体メモリにおける抵抗性開口欠陥検出方法
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
KR100996091B1 (ko) 테스트 모드에서 내부 검출 신호들을 출력하는 반도체메모리 장치
JP3442226B2 (ja) ディレー評価回路付き集積回路
US7310753B2 (en) Internal signal test device and method thereof
KR100442965B1 (ko) 반도체 메모리장치의 내부 프리차지 펄스신호 발생회로
JP4048903B2 (ja) テスト回路
KR100437612B1 (ko) 병합 메모리 로직 소자
JP3165131B2 (ja) 半導体集積回路のテスト方法及びテスト回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071119

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071119

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101221