JPH04194684A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置に関し、特に内部信号の観測に
関するものである。

〔従来の技術〕

従来、半導体装置の内部波形を観測するには、対象の半
導体装置がモールド型の場合では、半導体装置のモール
ドを除去し、ＫＢテスターや針当てなどによって内部波
形の観測が行なわれている一次に動作について説明する
。

内部波形の観測は、デバイスのチップ上部のモールドを
除去し、チップをむき出し状態にしてＥＢテスターや針
当て（オシロスコープ）を用い行なわれていた。

〔発明が解決しようとする課題〕

従来の半導体装置の内部波形の観測は以上のように行な
われるので、モールドの除去が必要である。しかし、モ
ールド除去時にデバイスを破壊してしまったり、ＴＳＯ
Ｐなどの特殊なパッケージでは、モールド除去が出来ず
、内部波形の観測が出来ないなどの問題点があった。

この発明は、上記のような問題点を解決するためになさ
れたもので、モールド除去をしないで、任意の内部波形
が観測出来る半導体装置を得ることを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装ａは、メモリーを制御する任意
の内部信号に、選択用のトランスミッションゲート金つ
け、シフトレジスタを用い、外部人力ビンより任意の内
部信号を、バッファを通して外部無接続ピンに出力出来
るようにしたものである。

〔作用〕

この発明においては、外部入力ピンによ！７任意の内部
波形を外部無接続ピンに出力することが出来る− 〔実施例〕 以下、この発明の一実施例を図について説明する。

第１図はこの発明の実施例を示す回路図でありｂ　ｕ）
Ｖｉ内部信号の選択用Ｔｒ（）ランスミッションゲート
）　、　（２）は選択用Ｔｒ（１）ｔ”制御するシフト
レジスタ、（Ｓ）は外部人力ビンの組合せにより、シフ
トレジスタ制御信号を発生きせるアドレスキーイン回路
（以後アドレスキーイ／と記す）　％　ｉ４＋は内部信
号を増幅する出力バッファＴｒ、＋５！　ｄ内部信号を
外部に出力するのに使用する外部無接続ピン（以後、ノ
ンコ不ピンと記す）である。

次に動作について説明する。

上記のように構成でれた半導体装置においては、アドレ
スキーイン（８）によって発生させた制御信号により、
シフトレジスタ（２）を制御し、トランスミッションゲ
ート（１）によりアドレスキーイン（８）で選択し念任
意のＴｒ’ｊ（○Ｎｇせ、内部信号ＡＢ−Ｚの任意の信
号のみを出力バッファＴｒ　１４１につたえて、信号増
幅を行いノンコネピン（６１に出力することが出来る。

なお、上記実施例では、選択Ｔｒをトランスミッション
ゲートにしたが、第２図のようにクロックドインバータ
ーによって内部信号の選択を行っても同様の効果が得ら
れる。ただしこの場合、第１図のインバーター＋４）の
段数を奇数段にする必要がある。

〔発明の効果〕

以上のように、この発明によれば、メモリーを制御する
任意の内部信号に選択用のトランスミッションゲートｔ
つけ、シフトレジスタを用い外部入力ピンにより任意の
内部信号をバッファを通してノンコ不ピンに出力するよ
うにしたので、内部波形の観測を容易に行うことができ
る半導体装置が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による半導体装置の回路構
成図、第２図はこの発明の応用例を示す回路構成図であ
る。 図において、（１）は選択用トランスミッションゲー）
、（２）はシフトレジスタ、（Ｓ）はアドレスキーイン
回路％　’４）は出力バッファ、（５）はノンコネピン
である。 なお、図中、同一符号は同一、又は相当部分を示す−

Claims (1)

【特許請求の範囲】
1. メモリーセルを制御する任意の内部信号について各内部
   信号を選択するトランスミッションゲート、上記トラン
   スファーゲートを制御するシフトレジスタ、上記シフト
   レジスタを制御する制御信号を発生させる外部制御ピン
   と外部無接続ピンを有する半導体装置において、外部制
   御ピンにより発生させた制御信号でシフトレジスタを制
   御して所定の内部信号を選択し、この内部信号を外部無
   接続ピンに出力出来るようにしたことを特徴とする半導
   体装置。