JPH04122868A - 内部動作観測回路 - Google Patents
内部動作観測回路Info
- Publication number
- JPH04122868A JPH04122868A JP2245524A JP24552490A JPH04122868A JP H04122868 A JPH04122868 A JP H04122868A JP 2245524 A JP2245524 A JP 2245524A JP 24552490 A JP24552490 A JP 24552490A JP H04122868 A JPH04122868 A JP H04122868A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- terminal
- value
- integrated circuit
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は大規模集積回路に設けられる内部動作観測回路
に関する。
に関する。
従来、この種の内部動作観測回路は、データの書込みを
常時行う複数個のレジスタに大規模集積回路内の動作観
測信号を書込み、各々のレジスタからそれぞれに対応す
る外部出力端子に書込まれたデータを出力して観測して
いる。
常時行う複数個のレジスタに大規模集積回路内の動作観
測信号を書込み、各々のレジスタからそれぞれに対応す
る外部出力端子に書込まれたデータを出力して観測して
いる。
上述した従来の内部動作観測回路では、レジスタの数だ
け出力端子が必要となり、大規模集積回路の設計におい
て入出力端子数の不足を招くことになるという欠点があ
る。
け出力端子が必要となり、大規模集積回路の設計におい
て入出力端子数の不足を招くことになるという欠点があ
る。
本発明の内部動作観測回路は、大規模集積回路に設けら
れた内部動作観測回路において、大規模集積回路内の複
数の動作観測信号を並列に書込む任意のビット長のシフ
トレジスタと、このシフトレジスタに前記動作観測信号
およびシフトデータの書込みを指示する外部入力端子と
、前記シフトレジスタの最上位ビットの値を出力する外
部出力端子とを有することにより構成される。
れた内部動作観測回路において、大規模集積回路内の複
数の動作観測信号を並列に書込む任意のビット長のシフ
トレジスタと、このシフトレジスタに前記動作観測信号
およびシフトデータの書込みを指示する外部入力端子と
、前記シフトレジスタの最上位ビットの値を出力する外
部出力端子とを有することにより構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成図である。第１図にお
いて、１０は大規模集積回路、２０はシフトレジスタ、
３０は外部入力端子、４０は外部出力端子である。外部
入力端子３０はシフトレジスタ２０の制御信号端子で、
制御信号は信号線３０１を介してシフトレジスタ２０に
入力される。シフトレジスタ２０は信号！３０１の論理
値が“０”のときに、最下位ビットから最上位ビットへ
順次保持データのシフトを行う。なお、シフトレジスタ
２０の最下位ビットには信号線２０１により常に論理値
“０”が入力されている。また信号線３０１が論理値“
′１”のときは大規模集積回路１０内の複数の動作観測
信号をそれぞれ信号８１１０１を介してシフトレジスタ
２０の各ビットに並列に書込む、外部出力端子４０は、
シフトレジスタ２０のシフト動作時に順次出力される観
測値を信号線２０２を介して出力する。
いて、１０は大規模集積回路、２０はシフトレジスタ、
３０は外部入力端子、４０は外部出力端子である。外部
入力端子３０はシフトレジスタ２０の制御信号端子で、
制御信号は信号線３０１を介してシフトレジスタ２０に
入力される。シフトレジスタ２０は信号！３０１の論理
値が“０”のときに、最下位ビットから最上位ビットへ
順次保持データのシフトを行う。なお、シフトレジスタ
２０の最下位ビットには信号線２０１により常に論理値
“０”が入力されている。また信号線３０１が論理値“
′１”のときは大規模集積回路１０内の複数の動作観測
信号をそれぞれ信号８１１０１を介してシフトレジスタ
２０の各ビットに並列に書込む、外部出力端子４０は、
シフトレジスタ２０のシフト動作時に順次出力される観
測値を信号線２０２を介して出力する。
次に以上の構成を持つ実施例の動作について説明する。
ここで大規模集積回路１０は任意の動作中であるとする
。外部入力端子３０は通常は論理値“０”が入力されて
いるために、シフトレジスタ２０は最下位ビットから入
力される論理値“０”が順次シフトされ、最上位ビット
から外部出力端子３０へ論理値“０”を出力している。
。外部入力端子３０は通常は論理値“０”が入力されて
いるために、シフトレジスタ２０は最下位ビットから入
力される論理値“０”が順次シフトされ、最上位ビット
から外部出力端子３０へ論理値“０”を出力している。
次に任意のタイミングで外部入力端子３０を論理値“１
”にすると、シフトレジスタ２０はシフト動作をやめ、
大規模集積回路１０内の動作観測信号を書込む。ここで
外部入力端子３０を論理値“０°′に戻すと、シフトレ
ジスタ２０はシフト動作を開始し、書込まれた観測値を
外部出力端子４０へ順次出力する。
”にすると、シフトレジスタ２０はシフト動作をやめ、
大規模集積回路１０内の動作観測信号を書込む。ここで
外部入力端子３０を論理値“０°′に戻すと、シフトレ
ジスタ２０はシフト動作を開始し、書込まれた観測値を
外部出力端子４０へ順次出力する。
すなわち、以上の一連の動作により大規模集積回路１０
内の各状態値を外部出力端子４０によって観測すること
ができる。
内の各状態値を外部出力端子４０によって観測すること
ができる。
以上説明したように本発明は、内部観測信号を書込み可
能な任意ビット長のシフトレジスタと、内部観測信号の
書込みか、シフト動作かを指示する外部入力端子と、シ
フトレジスタの最上位ビットの値を出力する外部出力端
子とを設けることにより、少ない入出力端子数で大規模
集積回路の内部動作を観測できる効果がある。
能な任意ビット長のシフトレジスタと、内部観測信号の
書込みか、シフト動作かを指示する外部入力端子と、シ
フトレジスタの最上位ビットの値を出力する外部出力端
子とを設けることにより、少ない入出力端子数で大規模
集積回路の内部動作を観測できる効果がある。
第１図は本発明の一実施例を示す構成図である。
１０・・・大規模集積回路、２０・・・シフトレジスタ
、３０・・・外部入力端子、４０・・・外部出力端子。
、３０・・・外部入力端子、４０・・・外部出力端子。
Claims (1)
- 大規模集積回路に設けられた内部動作観測回路におい
て、大規模集積回路内の複数の動作観測信号を並列に書
込む任意のビット長のシフトレジスタと、このシフトレ
ジスタに前記動作観測信号およびシフトデータの書込み
を指示する外部入力端子と、前記シフトレジスタの最上
位ビットの値を出力する外部出力端子とを有することを
特徴とする内部動作観測回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2245524A JPH04122868A (ja) | 1990-09-14 | 1990-09-14 | 内部動作観測回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2245524A JPH04122868A (ja) | 1990-09-14 | 1990-09-14 | 内部動作観測回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04122868A true JPH04122868A (ja) | 1992-04-23 |
Family
ID=17134969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2245524A Pending JPH04122868A (ja) | 1990-09-14 | 1990-09-14 | 内部動作観測回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04122868A (ja) |
-
1990
- 1990-09-14 JP JP2245524A patent/JPH04122868A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870004384A (ko) | 신호 처리 회로 | |
| JPS63310046A (ja) | テスト補助回路 | |
| JPH0391188A (ja) | Ｆｉｆｏメモリ | |
| JPH04122868A (ja) | 内部動作観測回路 | |
| JPH0421883B2 (ja) | ||
| JP3057728B2 (ja) | 半導体記憶装置 | |
| JPS6144342B2 (ja) | ||
| JPH02156177A (ja) | 半導体集積回路装置 | |
| JPS63108747A (ja) | ゲ−トアレイ集積回路 | |
| JPS626500A (ja) | 半導体装置 | |
| JPS61180991A (ja) | 半導体メモリ | |
| JPH0745065A (ja) | 半導体記憶装置 | |
| JPS6316329A (ja) | 演算装置のデ−タ送出回路 | |
| KR970022679A (ko) | 마이크로컴퓨터의 입출력포트 확장 방법 및 회로 | |
| JPH06148291A (ja) | バウンダリスキャンレジスタ | |
| JPH04310124A (ja) | レジスタファイル | |
| JPS6231100A (ja) | メモリ集積回路 | |
| JPS61126821A (ja) | ロジツクｌｓｉ回路 | |
| JPS6273171A (ja) | 論理波形生成回路 | |
| JPS6370999A (ja) | 可変段数シフトレジスタ | |
| JPS61138305A (ja) | シ−ケンス制御回路 | |
| JPS62215292A (ja) | 表示装置 | |
| JPH0566971A (ja) | トレースが行われる半導体装置および複数の前記半導体装置をトレースする診断システム | |
| JPH0376557B2 (ja) | ||
| KR20000059845A (ko) | 데이터 독출 억세스 시간이 최소화된 고속 메모리장치 |