JPS62215292A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS62215292A JPS62215292A JP61058816A JP5881686A JPS62215292A JP S62215292 A JPS62215292 A JP S62215292A JP 61058816 A JP61058816 A JP 61058816A JP 5881686 A JP5881686 A JP 5881686A JP S62215292 A JPS62215292 A JP S62215292A
- Authority
- JP
- Japan
- Prior art keywords
- display
- display memory
- selection
- information
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 38
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
乙の発明は、複数の表示器に異なる情報を表示すること
が可能な表示装置に関するものである。
が可能な表示装置に関するものである。
第３図は従来の表示装置を示す図である。この図におい
て、３０１は描画制御部、３０２ａ〜３０２ｎは表示、
メモリ’＋ ３０３＋よ表示メモリ選択回路、３０４ば
表示器である。
て、３０１は描画制御部、３０２ａ〜３０２ｎは表示、
メモリ’＋ ３０３＋よ表示メモリ選択回路、３０４ば
表示器である。
次に動作について説明する。
描画制御部３０１の制御により、表示メモＵ３０２ａ〜
３０２ｎには表示を行うために必要な情報が書き込まれ
ており、表示メモリ選択回路３０３が選択信号Ｃを受け
て表示メモリ３０２ａ〜３０２ｎより任意の１つあるい
は複数の情報を取り込／しで表示器３０４に出力さぜる
乙とにより、表示器３０４に任意の情報が表示される。
３０２ｎには表示を行うために必要な情報が書き込まれ
ており、表示メモリ選択回路３０３が選択信号Ｃを受け
て表示メモリ３０２ａ〜３０２ｎより任意の１つあるい
は複数の情報を取り込／しで表示器３０４に出力さぜる
乙とにより、表示器３０４に任意の情報が表示される。
上記のような従来の表示装置では、複数の表示器３Ｃ１
ｌを設けてそれぞれに異なった情報を表示する場合には
、各表示器３０４ごとに第３図に示した描画制御部３０
１および表示メモリ３０２ａ〜３０２ｎが必要になると
いう問題点があっｌこ。
ｌを設けてそれぞれに異なった情報を表示する場合には
、各表示器３０４ごとに第３図に示した描画制御部３０
１および表示メモリ３０２ａ〜３０２ｎが必要になると
いう問題点があっｌこ。
この発明は、かかる問題点を解決するためになされたも
ので、共通の描画制御部および表示メモリより複数の表
示器に異なる情報を表示することが可能な表示装置を得
る乙とを目的とする。
ので、共通の描画制御部および表示メモリより複数の表
示器に異なる情報を表示することが可能な表示装置を得
る乙とを目的とする。
この発明に係る表示装置は、異なる選択４３号がＩＱ”
１ 入力される所要数の表示メモリ選択回路を表示メモリに
並列に接続し、この表示メモリ選択回路にそれぞれ表示
器を接続したものである。
１ 入力される所要数の表示メモリ選択回路を表示メモリに
並列に接続し、この表示メモリ選択回路にそれぞれ表示
器を接続したものである。
乙の発明においては、同一の表示メモリより異なる表示
器に情報が送出される。
器に情報が送出される。
第１図は乙の発明の表示装置の一実施例を示す図である
。この図において、１ｏ１は描画制御部で、表示メモ！
Ｊ１０２ａ〜１０２ｎに表示情報を書き込む。１０３，
１０４は表示メモリ選択回路で、表示メモリ選択回＃５
１０３は選択信号Ａを受けて表示メモリ１０２ａ〜１０
２ｎより選択信号Ａに対応する所定の表示メモリの情報
を取り込んで表示器１０５に送出し、表示メモリ選択回
１＄１０４は選択信号Ｂを受けて表示メモリ１ｏ２ａ〜
１０２ｎより選択信号Ｂに対応する所定の表示メモリの
情報を取り込んで表示器１０６に送出する。
。この図において、１ｏ１は描画制御部で、表示メモ！
Ｊ１０２ａ〜１０２ｎに表示情報を書き込む。１０３，
１０４は表示メモリ選択回路で、表示メモリ選択回＃５
１０３は選択信号Ａを受けて表示メモリ１０２ａ〜１０
２ｎより選択信号Ａに対応する所定の表示メモリの情報
を取り込んで表示器１０５に送出し、表示メモリ選択回
１＄１０４は選択信号Ｂを受けて表示メモリ１ｏ２ａ〜
１０２ｎより選択信号Ｂに対応する所定の表示メモリの
情報を取り込んで表示器１０６に送出する。
第２図は第１図の表示メモＵ１０２ａ〜１０２ｎから表
示器１０５，１０６への信号の流れを説明するための図
である。この図において、第１図と同一符号は同一部分
を示し、２０１ａ〜２０１ｄは・ンフトレジスタ、２０
２，２０３は表示メモリ選択レジスタで、それぞれ選択
信号Ａ、Ｂに対応してＭ定のＡＮＤゲ−ｈ２０４に”Ｈ
” ｒｅ送出する。２０５はＯＲゲ−１・である。
示器１０５，１０６への信号の流れを説明するための図
である。この図において、第１図と同一符号は同一部分
を示し、２０１ａ〜２０１ｄは・ンフトレジスタ、２０
２，２０３は表示メモリ選択レジスタで、それぞれ選択
信号Ａ、Ｂに対応してＭ定のＡＮＤゲ−ｈ２０４に”Ｈ
” ｒｅ送出する。２０５はＯＲゲ−１・である。
次に第２図を参照して動作を説明する。
表示メモリの選択時、各表示メモリ１０２ａ〜１０２ｎ
の情報はそれぞれシフトレジスタ２０１ａ〜２０１ｄに
移された後、それぞれ表示メモリ選択、回路１０３およ
び１０４内の各ＡＮＤゲート２０４に入力される。この
時、各ＡＮＤゲ−１・２０４の他方の入力はそれぞれ表
示メモリ選択レジスフ２０２および２０３の出力に接続
されている。
の情報はそれぞれシフトレジスタ２０１ａ〜２０１ｄに
移された後、それぞれ表示メモリ選択、回路１０３およ
び１０４内の各ＡＮＤゲート２０４に入力される。この
時、各ＡＮＤゲ−１・２０４の他方の入力はそれぞれ表
示メモリ選択レジスフ２０２および２０３の出力に接続
されている。
そして、表示メモリ選択レジスタ２０２，２０３は、そ
れぞれ入力される選択信号Ａ、Ｂに対応して所定のＡＮ
Ｄゲ−１−２０４に°’ Ｈ”を送出し、ＩＩ Ｈ″″
が送出されたＡＮＤゲ−１・２０４は入力されている情
報をＯＲゲート２０５を介して表示器１０５．１０６へ
送出シテ、表示器１０５，１゜６に情報を表示させる。
れぞれ入力される選択信号Ａ、Ｂに対応して所定のＡＮ
Ｄゲ−１−２０４に°’ Ｈ”を送出し、ＩＩ Ｈ″″
が送出されたＡＮＤゲ−１・２０４は入力されている情
報をＯＲゲート２０５を介して表示器１０５．１０６へ
送出シテ、表示器１０５，１゜６に情報を表示させる。
したがって、２つの表示器１０５，１０６に共通な表示
メモリ１０２ａ〜１０２ｎより異なる情報を表示させる
ことができ、描画制御部１も１っで済む。
メモリ１０２ａ〜１０２ｎより異なる情報を表示させる
ことができ、描画制御部１も１っで済む。
なお、上記実施例では、２種類の異なる情報を表示器１
０５，１０６に表示する場合について説明したが、表示
メモリ選択回路を３個以上付加することにより、３種類
以上の異なる情報を３個以上の表示器（こ表示させる乙
とができる。
０５，１０６に表示する場合について説明したが、表示
メモリ選択回路を３個以上付加することにより、３種類
以上の異なる情報を３個以上の表示器（こ表示させる乙
とができる。
この発明は以上説明したとおり、異なる選択信号が入力
される所要数の表示メモリ選択回路を表示メモリに並列
に接続し、乙の表示メモリ選択回路にそれぞれ表示器を
接続したので、共通の描画制御部および表示メモリより
複数の表示器に異なる情報を表示することができるとい
う効果がある。
される所要数の表示メモリ選択回路を表示メモリに並列
に接続し、乙の表示メモリ選択回路にそれぞれ表示器を
接続したので、共通の描画制御部および表示メモリより
複数の表示器に異なる情報を表示することができるとい
う効果がある。
□第１図はこの発明の表示装置の一実施例を示す図、第
２図は第１図の表示メモリがら表示器への信号の流れを
説明するための図、第３図は従来の表示装置を示す図で
ある。 図において、１０１は描画制御部、１０２ａ〜１０２ｎ
ｌよ表示メモリ、１０３，１０４は表示メモリ選択回路
、１０５，１０６は表示器である。 なお、各図中の同一符号は同一または相当部分を示す。
２図は第１図の表示メモリがら表示器への信号の流れを
説明するための図、第３図は従来の表示装置を示す図で
ある。 図において、１０１は描画制御部、１０２ａ〜１０２ｎ
ｌよ表示メモリ、１０３，１０４は表示メモリ選択回路
、１０５，１０６は表示器である。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 表示メモリと、選択信号を受けてこの表示メモリに記憶
された情報を選択して表示器に送出する表示メモリ選択
回路とを有する表示装置において、異なる選択信号が入
力される所要数の表示メモリ選択回路を前記表示メモリ
に並列に接続し、この表示メモリ選択回路にそれぞれ表
示器を接続したことを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61058816A JPS62215292A (ja) | 1986-03-17 | 1986-03-17 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61058816A JPS62215292A (ja) | 1986-03-17 | 1986-03-17 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62215292A true JPS62215292A (ja) | 1987-09-21 |
Family
ID=13095137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61058816A Pending JPS62215292A (ja) | 1986-03-17 | 1986-03-17 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62215292A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04284542A (ja) * | 1991-03-14 | 1992-10-09 | Nec Corp | 表示装置 |
-
1986
- 1986-03-17 JP JP61058816A patent/JPS62215292A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04284542A (ja) * | 1991-03-14 | 1992-10-09 | Nec Corp | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4368461A (en) | Digital data processing device | |
| KR950704744A (ko) | 프레임 버퍼내에 고속 멀티-컬러 저장장소를 제공하기 위한 방법 및 장치(method and apparatus for providing fast multi-color storage in a frame buffer) | |
| JPH03196188A (ja) | 情報処理装置の表示方式 | |
| JPS62215292A (ja) | 表示装置 | |
| JPS6334795A (ja) | 半導体記憶装置 | |
| JPS5947394B2 (ja) | 可変長二次元シストレジスタ | |
| JP2637276B2 (ja) | トレーサ | |
| JPH04310124A (ja) | レジスタファイル | |
| JPS63256991A (ja) | 編集記憶装置 | |
| JP3125950B2 (ja) | 特定用途向け集積回路 | |
| JPH03127145A (ja) | 情報処理装置 | |
| JPH03262048A (ja) | シフトパス構成制御システム | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH0196743A (ja) | モニタ装置 | |
| JPS6045862A (ja) | 共有メモリ装置 | |
| JPS59166993A (ja) | 論理回路の状態表示方式 | |
| JPS62219026A (ja) | レジスタフアイル制御方式 | |
| JPH01191966A (ja) | データ処理システム | |
| JPS61292679A (ja) | グラフイツク表示装置 | |
| JPH0336594A (ja) | デイスプレイ制御回路 | |
| JPH04141746A (ja) | 情報処理装置 | |
| JPS59176774A (ja) | グラフイツクデイスプレイ装置 | |
| JPH04135248A (ja) | トレーサ | |
| JPH04122868A (ja) | 内部動作観測回路 | |
| JPH02183486A (ja) | Ｒａｍ制御回路 |