JPH0566971A - トレースが行われる半導体装置および複数の前記半導体装置をトレースする診断システム - Google Patents
トレースが行われる半導体装置および複数の前記半導体装置をトレースする診断システムInfo
- Publication number
- JPH0566971A JPH0566971A JP3228963A JP22896391A JPH0566971A JP H0566971 A JPH0566971 A JP H0566971A JP 3228963 A JP3228963 A JP 3228963A JP 22896391 A JP22896391 A JP 22896391A JP H0566971 A JPH0566971 A JP H0566971A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- data
- terminal
- instruction signal
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】 トレースのために入出力ピンをあまり必要と
しない半導体装置およびその診断システム。 【構成】 アドレスレジスタ２からの半導体装置のトレ
ース用のデータをＲＡＭ４に格納し、各アドレス順に順
次リードレジスタにパラレルに読出し、シリアルデータ
として端子６3 から出力する。半導体装置が複数配置さ
れているときは、隣接する半導体の端子６4 に端子６3
の出力を供給し、他の隣接する半導体の出力を端子６4
に受けることにより、順次トレース用のデータをシフト
して診断装置に供給できる。
しない半導体装置およびその診断システム。 【構成】 アドレスレジスタ２からの半導体装置のトレ
ース用のデータをＲＡＭ４に格納し、各アドレス順に順
次リードレジスタにパラレルに読出し、シリアルデータ
として端子６3 から出力する。半導体装置が複数配置さ
れているときは、隣接する半導体の端子６4 に端子６3
の出力を供給し、他の隣接する半導体の出力を端子６4
に受けることにより、順次トレース用のデータをシフト
して診断装置に供給できる。
Description
【０００１】
【産業上の利用分野】本発明は情報処理を行うとともに
トレースが行われるＬＳＩ等の半導体装置に関する。
トレースが行われるＬＳＩ等の半導体装置に関する。
【０００２】
【従来の技術】従来、この種の半導体装置ではトレース
のための回路を個々に内蔵はしておらず、複数の半導体
装置に対応した診断システムについてはアドレスレジス
タ、リードレジスタ、ライトレジスタ、ＲＡＭが一ケ所
に集められており、トレースデータも各半導体装置の出
力そのものを集めていた。
のための回路を個々に内蔵はしておらず、複数の半導体
装置に対応した診断システムについてはアドレスレジス
タ、リードレジスタ、ライトレジスタ、ＲＡＭが一ケ所
に集められており、トレースデータも各半導体装置の出
力そのものを集めていた。
【０００３】
【発明が解決しようとする課題】上述した従来の半導体
装置および診断システムにおいては、半導体装置の規模
が大きい程半導体装置の内部情報をより多くトレースす
ることがデバグに有効であるが、ゲート規模の増大に比
較して入出力ピンの増加が十分とは言えず、ピン数不足
からトレース情報を充分に確保出来ず、使用する半導体
装置の規模が大きいとデバグ効率が悪いという問題点が
ある。
装置および診断システムにおいては、半導体装置の規模
が大きい程半導体装置の内部情報をより多くトレースす
ることがデバグに有効であるが、ゲート規模の増大に比
較して入出力ピンの増加が十分とは言えず、ピン数不足
からトレース情報を充分に確保出来ず、使用する半導体
装置の規模が大きいとデバグ効率が悪いという問題点が
ある。
【０００４】本発明は上記問題点に鑑み、半導体装置の
規模が大きくなっても、トレースのために入出力ピンを
あまり必要としない半導体装置およびその半導体装置を
用いた診断システムを提供することを目的とする。
規模が大きくなっても、トレースのために入出力ピンを
あまり必要としない半導体装置およびその半導体装置を
用いた診断システムを提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明のトレースが行わ
れる半導体装置は、トレースするための複数ビットのデ
ータを順次取込むライトレジスタと、第１の端子から入
力するシフト指示信号がインアクティブのときはライト
レジスタが取込んだデータを格納すべきアドレスを順次
変更して指示し、シフト指示信号がアクティブのときは
指示するアドレスを現状に固定するアドレス指定手段
と、第２の端子から入力する書込み指示信号がアクティ
ブのとき、ライトレジスタが取込んだデータを、アドレ
ス指定手段によって順次指示されたアドレスに格納する
ＲＡＭと、シフト指示信号がアクティブのとき、アドレ
ス指定手段が指示するアドレスに格納されたＲＡＭのデ
ータをパラレルに取込んだ後、１ビットずつ第３の端子
からシリアルデータとして出力するとともに、第４の端
子から入力するデータをシリアルに取込むリードレジス
タと、第５の端子から入力するクロック信号をライトレ
ジスタ、アドレス指定手段、ＲＡＭ、リードレジスタに
供給して相互のタイミングをとるクロック供給手段とを
有する。
れる半導体装置は、トレースするための複数ビットのデ
ータを順次取込むライトレジスタと、第１の端子から入
力するシフト指示信号がインアクティブのときはライト
レジスタが取込んだデータを格納すべきアドレスを順次
変更して指示し、シフト指示信号がアクティブのときは
指示するアドレスを現状に固定するアドレス指定手段
と、第２の端子から入力する書込み指示信号がアクティ
ブのとき、ライトレジスタが取込んだデータを、アドレ
ス指定手段によって順次指示されたアドレスに格納する
ＲＡＭと、シフト指示信号がアクティブのとき、アドレ
ス指定手段が指示するアドレスに格納されたＲＡＭのデ
ータをパラレルに取込んだ後、１ビットずつ第３の端子
からシリアルデータとして出力するとともに、第４の端
子から入力するデータをシリアルに取込むリードレジス
タと、第５の端子から入力するクロック信号をライトレ
ジスタ、アドレス指定手段、ＲＡＭ、リードレジスタに
供給して相互のタイミングをとるクロック供給手段とを
有する。
【０００６】さらに本発明の診断システムは、請求項１
記載の半導体装置をｎ個配置し、第ｉ番目（ｉはｎより
小なる正の整数）の半導体装置の第４の端子は第ｉ＋１
番目の半導体装置の第３の端子に接続することにより、
ｎ個の前記半導体をカスケード接続とし、各半導体装置
の第１，第２，第５の端子に診断装置からシフト指示信
号、書込み指示信号、クロック信号を送出して、第ｉ＋
１番目の半導体装置のリードレジスタのデータは第ｉ番
目の半導体装置のリードレジスタにシフトすることによ
り、第１番目の第３の端子よりｎ個の半導体装置のトレ
ースデータを順次診断装置に供給する。
記載の半導体装置をｎ個配置し、第ｉ番目（ｉはｎより
小なる正の整数）の半導体装置の第４の端子は第ｉ＋１
番目の半導体装置の第３の端子に接続することにより、
ｎ個の前記半導体をカスケード接続とし、各半導体装置
の第１，第２，第５の端子に診断装置からシフト指示信
号、書込み指示信号、クロック信号を送出して、第ｉ＋
１番目の半導体装置のリードレジスタのデータは第ｉ番
目の半導体装置のリードレジスタにシフトすることによ
り、第１番目の第３の端子よりｎ個の半導体装置のトレ
ースデータを順次診断装置に供給する。
【０００７】
【作用】本発明の半導体装置のトレース実行時におい
て、書込み指示信号をアクティブに、シフト指示信号を
インアクティブにそれぞれ設定し、ライトレジスタを経
由して取込むトレースのためのデータを、アドレス指定
手段が順次指示するアドレスに従ってＲＡＭに書込む。
次ぎに、書込み指示信号をインアクティブに、シフト指
示信号をアクティブにそれぞれ設定し、アドレス指定手
段が指示するＲＡＭのアドレスから書込まれたデータを
パラレルに読出し、第３の端子からシリアルデータとし
て出力する。出力が完了するとシフト指示信号をインア
クティブにしてアドレス指定手段に次ぎのアドレスを指
示させた後、再びシフト指示信号をアクティブに設定し
て前記動作を繰り返す。
て、書込み指示信号をアクティブに、シフト指示信号を
インアクティブにそれぞれ設定し、ライトレジスタを経
由して取込むトレースのためのデータを、アドレス指定
手段が順次指示するアドレスに従ってＲＡＭに書込む。
次ぎに、書込み指示信号をインアクティブに、シフト指
示信号をアクティブにそれぞれ設定し、アドレス指定手
段が指示するＲＡＭのアドレスから書込まれたデータを
パラレルに読出し、第３の端子からシリアルデータとし
て出力する。出力が完了するとシフト指示信号をインア
クティブにしてアドレス指定手段に次ぎのアドレスを指
示させた後、再びシフト指示信号をアクティブに設定し
て前記動作を繰り返す。
【０００８】半導体装置の第３の端子を隣接する半導体
装置の第４の端子に接続し、複数の半導体装置をカスケ
ード接続とすれば、各半導体装置のトレースデータを隣
接する半導体装置のリードレジスタにシフトでき少い端
子数で各半導体装置のトレースデータを診断装置に供給
できる。
装置の第４の端子に接続し、複数の半導体装置をカスケ
ード接続とすれば、各半導体装置のトレースデータを隣
接する半導体装置のリードレジスタにシフトでき少い端
子数で各半導体装置のトレースデータを診断装置に供給
できる。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の半導体装置の一実施例を示
すブロック図である。
て説明する。図１は本発明の半導体装置の一実施例を示
すブロック図である。
【００１０】ライトレジスタ１は半導体装置１０の動作
に伴いトレースすべきデータをクロック信号ＣＬＫに同
期して取込む。ＲＡＭにアドレスを出力するとともに、
アドレスレジスタ２は端子６1 に印加されるシフト指示
信号ＳＦがインアクティブのとき、加算器３と協働して
出力するアドレスを端子６5 からのクロック信号ＣＬＫ
に同期してインクリメントする。シフト指示信号ＳＦが
アクティブのときは、アドレスレジスタ２はインクリメ
ントを停止する。ＲＡＭ４は、端子６2 に印加される書
込み指示信号ＷＲがアクティブのときは、アドレスレジ
スタ２が指示するアドレスに、ライトレジスタ１が取込
むデータをクロック信号ＣＬＫに同期して格納する。し
かし、書込み指示信号ＷＲがインアクティブのときは、
アドレスレジスタ２が指示するアドレスのデータをリー
ドレジスタ５に出力する。リードレジスタ５は、シフト
指示信号ＳＦがアクティブのとき、ＲＡＭ４からのデー
タをパラレルに取込み、取込んだデータをクロック信号
ＣＬＫに同期してシリアルデータにして端子６3 より出
力するとともに端子６4 からのシフトインデータをシリ
アルに取込む。ＲＡＭ４からリードレジスタ５にパラレ
ルに取込んだ１回分のデータの出力が完了したらシフト
指示信号ＳＦをインアクティブにしてアドレスレジスタ
２のアドレスをインクリメントさせ、次のアドレスのト
レースデータをＲＡＭ４からリードレジスタ５に移動さ
せ、前記動作を繰り返せば出力は端子６3 から全べて出
力できる。
に伴いトレースすべきデータをクロック信号ＣＬＫに同
期して取込む。ＲＡＭにアドレスを出力するとともに、
アドレスレジスタ２は端子６1 に印加されるシフト指示
信号ＳＦがインアクティブのとき、加算器３と協働して
出力するアドレスを端子６5 からのクロック信号ＣＬＫ
に同期してインクリメントする。シフト指示信号ＳＦが
アクティブのときは、アドレスレジスタ２はインクリメ
ントを停止する。ＲＡＭ４は、端子６2 に印加される書
込み指示信号ＷＲがアクティブのときは、アドレスレジ
スタ２が指示するアドレスに、ライトレジスタ１が取込
むデータをクロック信号ＣＬＫに同期して格納する。し
かし、書込み指示信号ＷＲがインアクティブのときは、
アドレスレジスタ２が指示するアドレスのデータをリー
ドレジスタ５に出力する。リードレジスタ５は、シフト
指示信号ＳＦがアクティブのとき、ＲＡＭ４からのデー
タをパラレルに取込み、取込んだデータをクロック信号
ＣＬＫに同期してシリアルデータにして端子６3 より出
力するとともに端子６4 からのシフトインデータをシリ
アルに取込む。ＲＡＭ４からリードレジスタ５にパラレ
ルに取込んだ１回分のデータの出力が完了したらシフト
指示信号ＳＦをインアクティブにしてアドレスレジスタ
２のアドレスをインクリメントさせ、次のアドレスのト
レースデータをＲＡＭ４からリードレジスタ５に移動さ
せ、前記動作を繰り返せば出力は端子６3 から全べて出
力できる。
【００１１】次に、本発明の診断システムの一実施例に
ついて図２を参照して説明する。本実施例においては図
１の実施例とトレース機能部分は同一の３種類のＬＳＩ
５０，６０，７０を配置している。図１の端子とサフィ
ックスが同じのものは実質的に同一とする。
ついて図２を参照して説明する。本実施例においては図
１の実施例とトレース機能部分は同一の３種類のＬＳＩ
５０，６０，７０を配置している。図１の端子とサフィ
ックスが同じのものは実質的に同一とする。
【００１２】ＬＳＩ５０，６０，７０のリードレジスタ
にそれぞれ取込まれたトレース用のデータは、クロック
信号ＣＬＫに同期して、それぞれ診断装置、ＬＳＩ５
０、ＬＳＩ６０にシフトされ、最終的には全べて診断装
置に供給される。１ワード（ＬＳＩ５０，６０，７０の
リードレジスタに取込まれた全データを１ワードとす
る）の診断装置への供給が完了したら、シフト指示信号
ＳＦをインアクティブとして、次のトレース用のデータ
を１ワード分ＬＳＩ５０，６０，７０のリードレジスタ
に再び取込み、上述の動作を繰り返し、必要なワード数
のトレース用のデータを取得し、診断を行う。
にそれぞれ取込まれたトレース用のデータは、クロック
信号ＣＬＫに同期して、それぞれ診断装置、ＬＳＩ５
０、ＬＳＩ６０にシフトされ、最終的には全べて診断装
置に供給される。１ワード（ＬＳＩ５０，６０，７０の
リードレジスタに取込まれた全データを１ワードとす
る）の診断装置への供給が完了したら、シフト指示信号
ＳＦをインアクティブとして、次のトレース用のデータ
を１ワード分ＬＳＩ５０，６０，７０のリードレジスタ
に再び取込み、上述の動作を繰り返し、必要なワード数
のトレース用のデータを取得し、診断を行う。
【００１３】
【発明の効果】以上説明したように本発明は、半導体装
置にトレースデータをシリアルデータとしてシフト出力
でき、シフト出力したデータに代え他の半導体装置から
のシリアルデータを取込むことができるようにしたこと
により、多数のビットからなるトレースデータでも少い
端子を用いて出力できる。またこの半導体装置を複数配
置した場合でもトレースデータをシフト動作で診断装置
に読みだすことにより、ＬＳＩのピン数を増加すること
なくＬＳＩ内部情報を充分にトレースすることができる
診断システムを実現でき、デバグ効率を向上できるとい
う効果がある。
置にトレースデータをシリアルデータとしてシフト出力
でき、シフト出力したデータに代え他の半導体装置から
のシリアルデータを取込むことができるようにしたこと
により、多数のビットからなるトレースデータでも少い
端子を用いて出力できる。またこの半導体装置を複数配
置した場合でもトレースデータをシフト動作で診断装置
に読みだすことにより、ＬＳＩのピン数を増加すること
なくＬＳＩ内部情報を充分にトレースすることができる
診断システムを実現でき、デバグ効率を向上できるとい
う効果がある。
【図１】本発明の半導体装置の一実施例を示すブロック
図である。
図である。
【図２】本発明の診断システムの一実施例を示すブロッ
ク図である。
ク図である。
１ ライトレジスタ ２ アドレスレジスタ ３ 加算器 ４ ＲＡＭ ５ リードレジスタ ６1 ，６2 ，〜，６5 ，５６1 ，５６2 ，〜，５６5 ，
６６1 ，６６2 ，〜，６６5 ，７６1 ，７６2 ，〜，７
６5 端子 １０ 半導体装置 ５０，６０，７０ ＬＳＩ ８０ 診断装置
６６1 ，６６2 ，〜，６６5 ，７６1 ，７６2 ，〜，７
６5 端子 １０ 半導体装置 ５０，６０，７０ ＬＳＩ ８０ 診断装置
Claims (2)
- 【請求項１】 情報処理を行うとともにトレースが行わ
れる半導体装置において、 トレースするための複数ビットのデータを順次取込むラ
イトレジスタと、 第１の端子から入力するシフト指示信号がインアクティ
ブのときはライトレジスタが取込んだデータを格納すべ
きアドレスを順次変更して指示し、シフト指示信号がア
クティブのときは、指示するアドレスを現状に固定する
アドレス指定手段と、 第２の端子から入力する書込み指示信号がアクティブの
とき、ライトレジスタが取込んだデータを、アドレス指
定手段によって順次指示されたアドレスに格納するＲＡ
Ｍと、 シフト指示信号がアクティブのとき、アドレス指定手段
が指示するアドレスに格納されたＲＡＭのデータをパラ
レルに取込んだ後、１ビットずつ第３の端子からシリア
ルデータとして出力するとともに、第４の端子から入力
するデータをシリアルに取込むリードレジスタと、 第５の端子から入力するクロック信号をライトレジス
タ、アドレス指定手段、ＲＡＭ、リードレジスタに供給
して相互のタイミングをとるクロック供給手段とを有す
ることを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置をｎ個配置
し、第ｉ番目（ｉはｎより小なる正の整数）の半導体装
置の第４の端子は第ｉ＋１番目の半導体装置の第３の端
子に接続することにより、ｎ個の前記半導体をカスケー
ド接続とし、各半導体装置の第１，第２，第５の端子に
診断装置からシフト指示信号、書込み指示信号、クロッ
ク信号を送出して、第ｉ＋１番目の半導体装置のリード
レジスタのデータは第ｉ番目の半導体装置のリードレジ
スタにシフトすることにより、第１番目の第３の端子よ
りｎ個の半導体装置のトレースデータを順次診断装置に
供給する診断システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3228963A JPH0566971A (ja) | 1991-09-09 | 1991-09-09 | トレースが行われる半導体装置および複数の前記半導体装置をトレースする診断システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3228963A JPH0566971A (ja) | 1991-09-09 | 1991-09-09 | トレースが行われる半導体装置および複数の前記半導体装置をトレースする診断システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0566971A true JPH0566971A (ja) | 1993-03-19 |
Family
ID=16884612
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3228963A Pending JPH0566971A (ja) | 1991-09-09 | 1991-09-09 | トレースが行われる半導体装置および複数の前記半導体装置をトレースする診断システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0566971A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009037574A (ja) * | 2007-08-04 | 2009-02-19 | Ricoh Co Ltd | 半導体集積回路 |
-
1991
- 1991-09-09 JP JP3228963A patent/JPH0566971A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009037574A (ja) * | 2007-08-04 | 2009-02-19 | Ricoh Co Ltd | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3214830B2 (ja) | Ｉｃテスト用データ処理装置 | |
| JPS613400A (ja) | チツプ上の高密度メモリを試験する方法と装置 | |
| EP0589662A2 (en) | Digital signal processing system | |
| JPH0566971A (ja) | トレースが行われる半導体装置および複数の前記半導体装置をトレースする診断システム | |
| JP4161481B2 (ja) | フェイルメモリ回路及びそのインタリーブコピー方法 | |
| US7089472B2 (en) | Method and circuit for testing a chip | |
| JPS5947394B2 (ja) | 可変長二次元シストレジスタ | |
| JPH0421883B2 (ja) | ||
| JP2970088B2 (ja) | Ｌｓｉテスタ | |
| JP3190781B2 (ja) | 半導体メモリ | |
| JPH04360425A (ja) | 半導体記憶装置 | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JPS63108747A (ja) | ゲ−トアレイ集積回路 | |
| JP2864880B2 (ja) | 半導体メモリｉｃ試験装置 | |
| JP3284949B2 (ja) | 記憶装置へのバストレース格納装置と方法および記録媒体 | |
| JPS6144342B2 (ja) | ||
| JPH0664542B2 (ja) | マイクロコンピユ−タ | |
| JPH0520119A (ja) | スキヤン・データ供給装置 | |
| JPH04149655A (ja) | メモリカード試験システム | |
| JPS6273171A (ja) | 論理波形生成回路 | |
| JPH04250583A (ja) | 情報収集装置 | |
| JPH05264673A (ja) | 半導体集積回路装置における内蔵ｒａｍの試験方法 | |
| JPS626500A (ja) | 半導体装置 | |
| JPH01166137A (ja) | Ｉｃ試験装置 | |
| JPH06295596A (ja) | メモリテスト回路装置 |