KR970022679A - 마이크로컴퓨터의 입출력포트 확장 방법 및 회로 - Google Patents

마이크로컴퓨터의 입출력포트 확장 방법 및 회로 Download PDF

Info

Publication number
KR970022679A
KR970022679A KR1019950035691A KR19950035691A KR970022679A KR 970022679 A KR970022679 A KR 970022679A KR 1019950035691 A KR1019950035691 A KR 1019950035691A KR 19950035691 A KR19950035691 A KR 19950035691A KR 970022679 A KR970022679 A KR 970022679A
Authority
KR
South Korea
Prior art keywords
data
microcomputer
input
output
shift register
Prior art date
Application number
KR1019950035691A
Other languages
English (en)
Other versions
KR0176845B1 (ko
Inventor
강병철
Original Assignee
구자홍
Lg 전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, Lg 전자 주식회사 filed Critical 구자홍
Priority to KR1019950035691A priority Critical patent/KR0176845B1/ko
Publication of KR970022679A publication Critical patent/KR970022679A/ko
Application granted granted Critical
Publication of KR0176845B1 publication Critical patent/KR0176845B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G06F9/30141—Implementation provisions of register files, e.g. ports
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory

Abstract

본 발명은 단일칩 마이크로컴퓨터의 입출력포트를 확장하는 기술에 관한 것으로, 하나의 포트 확장회로에 절환회로를 부가하여 입력 및 출력에 각기 대응할 수 있도록 하기 위하여, 마이크로컴퓨터(31)로의 데이타 입력모드에서 외부로부터 입력되는 데이타(DI6-DI3)를 시프트레지스터(43)의 각 소자에 전달하고, 마이크로컴퓨터(31)로부터의 데이타 출력모드에서 그 마이크로컴퓨터(31)의 데이타 출력단과 시프트레지스터(43)의 소자를 직렬로 접속시켜주는 멀티플렉서부(42)를 추가하여 입출력 확장부(32)를 구성하고, 입출력 제어를 위한 각종 클럭신호 및 모드절환신호등을 공급하도록 구성하였다.

Description

미아크로컴퓨터의 입출력포트 확장 방법 및 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명 마이크로컴퓨터의 입출력포트 확장 회로에 대한 전체 블록도.
제4도는 제3도에서 입출력 확장부의 일실시 예시 상세 회로도.
제5도의 (가) 내지 (마)는 제4도 각부의 파형도.

Claims (2)

  1. 외부로부터 입력되는 소정 비트의 병렬데이타를 복수개의 멀티플렉서를 통해 선택하여 대응되는 갯수의 래치에 각기 저장하는 단계와, 상기 각각의 래치를 상기 멀티플렉서를 통해 직렬접속한 후 래치된 데이타를 순차적으로 시프트시켜 마이크로컴퓨터에 입력하는 단계와, 상기 멀티플렉서를 통해 상기 복수개의 래치를 직렬접속하는 단계와, 마이크로컴퓨터의 외부로 전송하고자 하는 직렬데이타를 상기 래치를 통해 시프트시키는 단계와, 상기 시프트된 소정 비트의 데이타를 병렬접속된 래치에 동시에 저장하여 외부로 출력할 수 있도록 하는 단계(S17-S20)로 이루어지는 것을 특징으로 하는 마이크로컴퓨터의 입출력포트 확장방법.
  2. 마이크로컴퓨터(31)로의 데이타 입력모드에서 외부로부터 입력되는 데이타(DI6-DI3)를 시프트레지스터(43)의 각 소자에 전달하고, 마이크로컴퓨터(31)로부터의 데이타 출력모드에서 그 마이크로컴퓨터(31)의 데이타 출력단과 시프트레지스터(43)의 소자를 직렬로 접속시켜주는 멀티플렉서부(42)와, 상기 데이타 입력모드에서 상기 입력데이타(DI6-DI3)를 순차적으로 시프트시켜 상기 마이크로컴퓨터(31)에 전달하고, 데이타 출력모드에서 상기 마이크로컴퓨터(31)로부터 입력되는 데이타를 순차적으로 시프트시키는 시프트레지스터(43)와, 데이타 출력모드에서 상기 시프트레지스터(43)에서 시프트된 소정 비트의 출력데이타를 래치하여 외부로 출력하는 래치부(44)를 포함하여 구성된 것을 특징으로 하는 마이크로컴퓨터의 입출력포트 확장회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035691A 1995-10-16 1995-10-16 마이크로컴퓨터의 입출력포트 확장 방법 및 회로 KR0176845B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950035691A KR0176845B1 (ko) 1995-10-16 1995-10-16 마이크로컴퓨터의 입출력포트 확장 방법 및 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035691A KR0176845B1 (ko) 1995-10-16 1995-10-16 마이크로컴퓨터의 입출력포트 확장 방법 및 회로

Publications (2)

Publication Number Publication Date
KR970022679A true KR970022679A (ko) 1997-05-30
KR0176845B1 KR0176845B1 (ko) 1999-05-15

Family

ID=19430359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035691A KR0176845B1 (ko) 1995-10-16 1995-10-16 마이크로컴퓨터의 입출력포트 확장 방법 및 회로

Country Status (1)

Country Link
KR (1) KR0176845B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010086509A (ko) * 2000-03-02 2001-09-13 윤장진 차량용 마이컴의 통신 포트 제어 장치
KR101445067B1 (ko) * 2013-01-21 2014-10-01 주식회사 포티스 Gpio 확장 제어 시스템

Also Published As

Publication number Publication date
KR0176845B1 (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
US5268949A (en) Circuit for generating M-sequence pseudo-random pattern
KR930018594A (ko) 반도체 기억 장치
KR950034253A (ko) 병렬 출력 데이타 경로를 가진 동기 메모리
KR970060485A (ko) 입출력 장치
KR950012663A (ko) 경계주사 테스트 회로를 가진 반도체 장치
JPS6118778B2 (ko)
KR920018642A (ko) 표시 구동 제어용 집적회로 및 표시 시스템
KR880009381A (ko) 반도체 집적회로장치
KR910003486A (ko) 비트 순서 전환 장치
KR960042088A (ko) 스캔 테스트 회로 및 이를 구비한 반도체 집적 회로 장치
KR920010650A (ko) 프로그래머블 집적회로
KR880003248A (ko) 반도체 집적회로장치
KR960009092A (ko) 테스트가능한 블록을 갖는 반도체 집적회로
JPH0133850B2 (ko)
KR970029843A (ko) 반도체 메모리
KR970022679A (ko) 마이크로컴퓨터의 입출력포트 확장 방법 및 회로
KR920001083B1 (ko) 논리회로의 테스트용이화회로
KR910014949A (ko) 시프트 레지스터
KR960019970A (ko) 신호처리장치
KR970051398A (ko) 메모리 장치의 테스트 회로
KR930020458A (ko) 파이프라인 동작형 메모리 시스템
US4755968A (en) Buffer memory device controlled by a least recently used method
US5381378A (en) Semiconductor memory device
US6381195B2 (en) Circuit, apparatus and method for generating address
SU1636858A1 (ru) Устройство генерации тестовых последовательностей дл контрол оперативных накопителей

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060912

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee