KR970060485A - 입출력 장치 - Google Patents

입출력 장치 Download PDF

Info

Publication number
KR970060485A
KR970060485A KR1019970000161A KR19970000161A KR970060485A KR 970060485 A KR970060485 A KR 970060485A KR 1019970000161 A KR1019970000161 A KR 1019970000161A KR 19970000161 A KR19970000161 A KR 19970000161A KR 970060485 A KR970060485 A KR 970060485A
Authority
KR
South Korea
Prior art keywords
data
output
circuit
internal
input
Prior art date
Application number
KR1019970000161A
Other languages
English (en)
Other versions
KR100209535B1 (ko
Inventor
다이사부로 다까시마
Original Assignee
니시무로 다이조
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 다이조, 가부시끼가이샤 도시바 filed Critical 니시무로 다이조
Publication of KR970060485A publication Critical patent/KR970060485A/ko
Application granted granted Critical
Publication of KR100209535B1 publication Critical patent/KR100209535B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
    • G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

출력 회로 구동시 전원선의 기생 인덕턴스로 인한 전원 노이즈를 삭감하고 데이타 전송률을 높여서 다비트 I/O구성을 가능하게 한다. 이를 위해 본 발명은 m비트의 칩 내부 데이타선과 이들 내부 데이타선의 각 데이타를 m개의 외부 출력핀에 각각 출력하는 m개의 칩 내부 출력 회로를 구비한 출력 장치에 있어서, 내부 데이타선 및 내부 출력 회로를 n종류의 그룹으로 분할하고 m비트의 데이타로부터 각 그룹의 각각에 대하여 전체 데이타를 반전하는 지의 여부를 판단하는 기능회로를 구비하며, 적어도 n-1종류의 그룹의 각 내부 데이타선과 이에 대응하는 각 출력 회로의 사이에 기능 회로의 출력 결과로부터 비트 전부의 내부 데이타를 반전하는 지의 여부를 실행하는 회로를 설치하며, 적어도 n-1종류의 각 그룹에 대하여 데이타를 반전하였는 지의 여부를 외부 출력핀에 출력하는 반전 유무 출력 회로를 설치하였다.

Description

입출력 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1실시 형태에 따른 입출력 장치를 도시한 블럭도.

Claims (3)

  1. m비트의 칩 내부 데이타선과 이들 내부 데이타선의 각 데이타를 m개의 외부 출력핀에 각각 출력하는 m개의 칩 내부 출력 회로를 구비한 출력 장치에 있어서, 상기 내부 데이타선 및 내부 출력 횔로를 n종류의 그룹으로 분할하고 m비트의 데이타로부터 각 그룹의 각각에 대하여 전체 데이타를 반전하는 지의 여부를 판단하는 기능회로를 구비하며, 적어도 n-1종류의 그룹의 각 내부 데이타선과 이에 대응하는 각 출력 회로의 사이에 기능 회로의 출력 결과로부터 비트 전부의 내부 데이타를 반전하는 지의 또는 하지 않는지를 실행하는 회로가 설치하며, 상기 적어도 n-1종류의 각 그룹에 대하여 데이타를 반전하였는 지의 여부를 외부 출력핀에 출력하는 반전 유무 출력 회로가 설치되는 것을 특징으로 하는 출력 장치.
  2. m개의 외부 입력핀의 각각의 데이타를 입력하는 m개의 입력 회로와 이들 입력 회로의 각 데이타를 받아들이는 m비트의 칩 내부 데이타선을 구비한 입력 장치에 있어서, 상기 내부 데이타선 및 입력 회로는 n종류의 그룹으로 분할되어 적어도 n-1종류의 그룹의 각 내부 데이타선과 각 입력 회로 사이에는 비트 전부의 내부 데이타를 반전할 지의 여부를 선택하여 실행하는 기능 회로가 설치되며, 또 상기 적어도 n-1종류의 각 그룹에 대하여 데이타가 반전할 지의 여부를 지정하는 정보를 외부 입력핀으로부터 입력하는 반전 유무 입력 회로가 설치되는 것을 특징으로 하는 입력 장치.
  3. m비트의 칩 내부 데이타선과 이들 내부 데이타선의 각 데이타를 m개의 외부 출력핀에 각각 출력하는 m개의 칩 내부 출력 회로를 구비하며, 상기 내부 데이타선 및 내부 출력 회로를 n종류의 그룹으로 분할하고 m비트의 데이타로부터 각부 루프의 각각에 대하여 전체 데이타를 반전할 지의 여부를 판단하는 기능회로를 구비하며, 적어도 n-1종류의 그룹의 각 내부 데이타선과 이에 대응하는 각 출력 회로의 사이에는 상기 기능 회로의 출력 결과로부터 비트 전부의 내부 데이타를 반전할 지 또는 하지 않을지를 실행하는 회로를 설치하며, 또 상기 적어도 n-1종류의 각 그룹에 대하여 데이타를 반전하였는 지의 여부를 반전 검출용 외부 출력핀에 출력하는 반전 유무 출력 회로를 설치하여 이루어지는 출력 장치와, m개의 외부 입력핀의 각각의 데이타를 입력하는 m개의 입력 회로와 이들 입력 회로의 각 데이타를 받아들이는 m비트의 칩 내부 데이타선을 구비하며, 상기 내부 데이타선 및 입력 회로는 n종류의 그룹으로 분할하며 적어도 n-1종류의 그룹의 각 내부 데이타선과 각 입력 회로 사이에 비트 전부의 내부 데이타를 반전할 지의 여부를 선택하여 실행하는 기능 회로가 설치되며, 또 상기 적어도 n-1종류의 각 그룹에 대하여 데이타가 반전할 지의 여부를 지정하는 정보를 상기 반전 검출용 외부 출력핀에 접속된 반전 검출용 외부 입력핀으로부터 입력하는 반전 유무 입력 회로를 설치하여 이루어지는 입력 장치를 구비한 것을 특징으로 하는 입출력 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970000161A 1996-01-08 1997-01-07 입출력 장치 KR100209535B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP82696 1996-01-08
JP96-000826 1996-01-08
JP96-282497 1996-10-24
JP28249796A JP3346999B2 (ja) 1996-01-08 1996-10-24 入出力装置

Publications (2)

Publication Number Publication Date
KR970060485A true KR970060485A (ko) 1997-08-12
KR100209535B1 KR100209535B1 (ko) 1999-07-15

Family

ID=26333919

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970000161A KR100209535B1 (ko) 1996-01-08 1997-01-07 입출력 장치

Country Status (4)

Country Link
US (1) US5931927A (ko)
JP (1) JP3346999B2 (ko)
KR (1) KR100209535B1 (ko)
TW (1) TW317659B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100272171B1 (ko) * 1998-08-19 2000-12-01 윤종용 저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법
JP2002108522A (ja) * 2000-09-26 2002-04-12 Internatl Business Mach Corp <Ibm> データ転送装置、表示装置、データ送出装置、データ受取装置、データの転送方法
US6721918B2 (en) * 2000-12-29 2004-04-13 Intel Corporation Method and apparatus for encoding a bus to minimize simultaneous switching outputs effect
US7149955B1 (en) * 2001-03-07 2006-12-12 Marvell International Ltd. Encoding and decoding apparatus and method with hamming weight enhancement
JP2002366419A (ja) * 2001-06-07 2002-12-20 Mitsubishi Electric Corp データ処理装置およびデータ処理方法
DE10145722A1 (de) * 2001-09-17 2003-04-24 Infineon Technologies Ag Konzept zur sicheren Datenkommunikation zwischen elektronischen Bausteinen
US6671212B2 (en) 2002-02-08 2003-12-30 Ati Technologies Inc. Method and apparatus for data inversion in memory device
JP3809124B2 (ja) * 2002-04-01 2006-08-16 株式会社東芝 半導体集積回路
KR100546335B1 (ko) * 2003-07-03 2006-01-26 삼성전자주식회사 데이터 반전 스킴을 가지는 반도체 장치
JP2004080553A (ja) * 2002-08-21 2004-03-11 Nec Corp データ出力回路及びデータ出力方法
KR100459726B1 (ko) * 2002-10-05 2004-12-03 삼성전자주식회사 멀티-비트 프리페치 반도체 장치의 데이터 반전 회로 및데이터 반전 방법
ITBG20020014U1 (it) * 2002-12-10 2004-06-11 Benetton Group S P A Ora Benetton Trading Usa In Struttura di appendiabiti con gancio ad altezza variabile.
US6992506B2 (en) * 2003-03-26 2006-01-31 Samsung Electronics Co., Ltd. Integrated circuit devices having data inversion circuits therein with multi-bit prefetch structures and methods of operating same
JP4505195B2 (ja) * 2003-04-01 2010-07-21 エイティアイ テクノロジーズ インコーポレイテッド メモリデバイスにおいてデータを反転させるための方法および装置
JP4492928B2 (ja) * 2003-12-08 2010-06-30 ルネサスエレクトロニクス株式会社 データ伝送装置
US20050132112A1 (en) * 2003-12-10 2005-06-16 Pawlowski J. T. I/O energy reduction using previous bus state and I/O inversion bit for bus inversion
KR100518604B1 (ko) * 2003-12-13 2005-10-04 삼성전자주식회사 데이터의 독출 간격에 따라 반전 처리 동작을 수행하는반도체 장치의 데이터 반전회로 및 데이터 반전방법
JP4632707B2 (ja) * 2004-07-13 2011-02-16 富士通セミコンダクター株式会社 半導体装置及びバスシステム
US7523238B2 (en) * 2005-06-30 2009-04-21 Teradyne, Inc. Device and method to reduce simultaneous switching noise
US8318253B2 (en) * 2006-06-30 2012-11-27 Asml Netherlands B.V. Imprint lithography
JP2008165494A (ja) * 2006-12-28 2008-07-17 Fujitsu Ltd 信号制御回路および信号制御装置
US8225017B1 (en) * 2007-10-17 2012-07-17 Marvell International Ltd. Method and apparatus for reducing power supply introduced data dependent jitter in high-speed SerDes transmitters
US8064269B2 (en) * 2008-05-02 2011-11-22 Micron Technology, Inc. Apparatus and methods having majority bit detection
JP5289855B2 (ja) 2008-08-07 2013-09-11 ルネサスエレクトロニクス株式会社 半導体集積回路
JP4893777B2 (ja) * 2009-05-11 2012-03-07 ソニー株式会社 記録装置、記録方法、再生装置、再生方法、記録媒体
JP5314612B2 (ja) 2010-02-04 2013-10-16 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP5726425B2 (ja) * 2010-03-04 2015-06-03 エイティアイ テクノロジーズ インコーポレイテッド メモリデバイスにおいてデータを反転させるための方法および装置
US9270417B2 (en) 2013-11-21 2016-02-23 Qualcomm Incorporated Devices and methods for facilitating data inversion to limit both instantaneous current and signal transitions
CN104714902B (zh) 2013-12-12 2018-08-14 华为技术有限公司 一种信号处理方法及装置
JP6358840B2 (ja) * 2014-04-24 2018-07-18 シャープ株式会社 電動粉挽き機
JP6988277B2 (ja) 2017-08-31 2022-01-05 セイコーエプソン株式会社 シート製造装置
CN112181710B (zh) * 2020-09-11 2022-03-29 厦门大学 一种基于比特翻转的固态盘数据存储方法和装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4470112A (en) * 1982-01-07 1984-09-04 Bell Telephone Laboratories, Incorporated Circuitry for allocating access to a demand-shared bus
US5200979A (en) * 1991-06-06 1993-04-06 Northern Telecom Limited High speed telecommunication system using a novel line code
JPH06202775A (ja) * 1993-01-06 1994-07-22 Fujitsu Ltd バスインタフェース回路
DK97393A (da) * 1993-08-27 1995-02-28 Gregers Lystager Apparat til slibning af tandlægeinstrumenter

Also Published As

Publication number Publication date
JPH09251336A (ja) 1997-09-22
TW317659B (ko) 1997-10-11
KR100209535B1 (ko) 1999-07-15
US5931927A (en) 1999-08-03
JP3346999B2 (ja) 2002-11-18

Similar Documents

Publication Publication Date Title
KR970060485A (ko) 입출력 장치
KR920008768A (ko) 반도체기억장치
KR890012323A (ko) 에러정정회로를 갖는 반도체 메모리
KR920018642A (ko) 표시 구동 제어용 집적회로 및 표시 시스템
KR950012663A (ko) 경계주사 테스트 회로를 가진 반도체 장치
KR920001552A (ko) 반도체 메모리 장치의 다중 비트 병렬 테스트방법
KR910003486A (ko) 비트 순서 전환 장치
KR910021051A (ko) 어드레스 디코드회로
KR910020724A (ko) 반도체 기억장치
KR960042733A (ko) 반도체 기억장치의 데이터 입력회로
KR920010650A (ko) 프로그래머블 집적회로
KR970002675A (ko) 버스트 길이 검출 회로
KR930006539A (ko) 가산기
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR970051415A (ko) 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법
KR970051143A (ko) 반도체 메모리의 내부 어드레스 발생장치
KR890011215A (ko) 일치판정회로
KR970049492A (ko) 버스 제어기를 갖는 데이타 프로세서
KR100199096B1 (ko) 메모리의 어드레스 천이 검출회로
KR970705757A (ko) 시험 패턴 발생기(test pattern generator)
KR970004648A (ko) 클럭신호 선택 출력회로
KR970012785A (ko) 병렬 테스트 회로
KR940015801A (ko) 다수의 블럭에서 1개의 데이타 레지스터를 동시에 콘트롤하는 로직회로
KR970705759A (ko) 다비트 시험 패턴 발생기(multibit test pattern generator)
KR19990083220A (ko) 복수개의 조절 가능한 전류 레벨을 이용한 데이터 버스

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090410

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee