TW317659B - - Google Patents
Download PDFInfo
- Publication number
- TW317659B TW317659B TW086101135A TW86101135A TW317659B TW 317659 B TW317659 B TW 317659B TW 086101135 A TW086101135 A TW 086101135A TW 86101135 A TW86101135 A TW 86101135A TW 317659 B TW317659 B TW 317659B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- output
- input
- circuit
- bit
- Prior art date
Links
- 101100518501 Mus musculus Spp1 gene Proteins 0.000 claims description 17
- 238000001514 detection method Methods 0.000 claims description 5
- 210000000003 hoof Anatomy 0.000 claims 1
- 239000000872 buffer Substances 0.000 description 32
- 230000006698 induction Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 25
- 230000000694 effects Effects 0.000 description 25
- 230000003071 parasitic effect Effects 0.000 description 22
- 238000012545 processing Methods 0.000 description 22
- 230000007257 malfunction Effects 0.000 description 16
- 230000015654 memory Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 10
- 230000009467 reduction Effects 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 230000002079 cooperative effect Effects 0.000 description 8
- 230000000875 corresponding effect Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000009471 action Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000007639 printing Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 241001331845 Equus asinus x caballus Species 0.000 description 1
- 101001038535 Pelodiscus sinensis Lysozyme C Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 210000005069 ears Anatomy 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000010977 jade Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4234—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus
- G06F13/4239—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a memory bus with asynchronous protocol
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- General Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
7659 Α7 _____B7 五、發明説明(1 ) 〔發明所屬之技術領域〕 參 本發明係爲關於在半導體裝置間進行資料的往返之輸 出入裝置,特別是關於能輸出入多位元的輸出入裝置。更 具體的是關於能多位元输出的输出裝置與對應於此輸出裝 置的輸入裝置,及含有這些之輸出入裝置。 〔先行技術〕 今曰,半導體微細加工技術的發展,已生產含有大規 模,高速3 2位元,6 4位元MPU等的數百萬電晶體., 或大容量的1 6M位元,6 4M位元的DRAM。MPU 等的動作周波數已髙速化至200MHz ,進而MPU記 憶體間的匯流排(B U S )寬度已逐漸擴展至'3 2位元, 64位元,128位元· 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 配合MPU的動作周波數,裝備的動作周波數,1端 腳資料率也提昇至60Mb/s,l〇〇Mb/s,匯流 排全體,64xl00Mb/s = 64Gb/s的時代也 已來臨*針對此情況,流至输出電路全體的電流變爲極大 ,在電源線寄生應力所形成電源線的搖動變爲非常的大, 若無良好的對策則造成誤動作的原因。 第3 0圖係爲表示過去多位元(6 4位元)構成的輸 出入電路。將6 4位元的內部資料載入至輸出.緩衝器。輸 出緩衝器係爲在相同時間動作,將資料搭載於6 4位元匯 流排。其他晶片的輸入緩衝器介由此匯流排而接收該結果 。由於輸出係爲在完全相同時間發生,因而此匯流排的位 本紙浪尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -4 - 317659 A7 _______B7 五、發明説明(2 ) 元幅寬變大,同時開關的匯流排變大,則電源線的寄生感 應所形成電源線(V c c,Vs s )搖動更嚴重化》 輸出緩衝器的情況,例如輸出從H i g h變爲L ow ,則電源V c c,V s s暫時大幅下降,在感應的影響下 其次在相反側大幅搖動,返復此現象而逐漸衰減·特別是 如第3 0圖所示,全部I /〇的開關方向爲相同,即是例 如全部I/O從Hi gh變成Low時,電源的搖動最大 。此雜訊係爲V c c ,V s s朝相同方向搖動的同相雜訊 。另外,1位元的相反資料,餘留全部相同資料的情況, 在相反資料的I / 0線發生較大信號線的搖動·》 經濟部中央標準局員工消費合作社印聚 (請先閲讀背面之注意事項再填寫本頁) 第3 1圖係爲過去輸出裝置的構成例,表示1位元分 的輸出緩衝器電路與該電源配線及輸出線。輸出線通常是 較多條數時,與輸入線共用的I /0線(輸出入線)的情 況較多,但在此例输入緩衝器省略,只表示输出緩衝器。 另外,輸出緩衝器,係爲對於4個的I /0線,以1條的 電源線(Vcc)與1條的接地線(Vs s)的比率,從 晶片介由封包的黏著線與導線框連接至封包外的印刷基板 :P C B (Print Circuit Borad)較多。也就是 4 條 I /〇線之充分的電流,介由2條的VC c,Vs s線流至 P C B 〇 不過,就是配置此樣多數的V c c,Vs s端腳,由 於黏著線與導線框的寄生感應(第3 1 ( a )圖的L 1 , L 2 )之影響下,因而電源線仍是大幅的搖動。l通常每 1端腳持有數η Η〜十數η Η之值。 本纸伖尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) ~~~~· 經濟部中央搮準局員工消費合作社印繁 A7 ' B7 —I I I I··. I II «! w·····»!! ί·. 五、發明説明(3 ) 在输出線也存在寄生感應,封包內的黏著線與導線框 ,進而在P C B配線上都存在。但是此問題,係爲使特性 阻抗:ZO(=root (L/C))與終端電阻Rt之 值一致,使其整合阻抗,則抑制I /0線的搖動( ringing)或反射。但是,如上述,因電源線的寄生感應 所引起I /〇線的搖動成分仍殘留。對於過去的 LVTTL對應的介面,終端的端子LVTTL,CTT ,GTL,SSTL,Rambu s等新的介面技術的基 本,係爲與該端子阻抗整合及組合小振幅技術之技術。 但是,這些技術只是抑制I /0線感應的影響,電源 線感應的影響則未被抑制*電源線的搖動變大,則第1 : 輸出信號搖動,在輸入側無法判斷正確的" 1 " 。第2 :由於電源的搖動因而發生晶片內部電路的誤動作 。第3 :由於電片的電源搖動,因而難於判斷被输入至該 晶片的信號, "1",且發生無法正確收信的嚴重 問題。 過去抑制此電源線的搖動之方法,只有使其降低输出 裝置最終端的驅動器之驅動能力,或是延遲0Ν的時間而 減少峰值電流。此電源線的搖動變大,則如第31 (a) 圖所示輸出裝置的電源與晶片其他部分的電源爲共通的情 況,封包的感應之影響,完全傳達至內部電路或輸入裝置 ,第1問題當然存在,第2,第3問題更是嚴重。 解決此第2,第3問題之1個手法,係爲在晶片內部 分隔輸出裝置專用的電源線(VddQ,Vs sQ)及其 適用中國國家標準(CNS)A4規格( 210X297公釐)_ ---------f >------IT------f (請先閲讀背面之注意事項再填寫本頁) 317659 A7 B7 五、發明説明(4 ) 他的電源(VcCe,Vss>),分別以別的端腳封包 配線,連接至PCB上的電源線(Vcc> ,Vss>) 。此情況,可以減低輸出裝置的封包黏著線與導線框的寄 生感應(L1,L2)之影響。 但是在此情況,I/O數較少時較爲良好,但I/O 數逐次增加至32,64,128,256,.則假如增加 输出裝置的電源線端腳數,也由於電流大幅的流動, PCB上寄生感應的影響,因此PCB上電源(Vc c > ,Vs s /)的搖動變大,其結果,透過其他用的電源端 腳而搖動晶片內部電路與輸入電路之電源線(Vc c > , Vss>),因而導致產生上述第2,第3問題之結果。 經濟部中央標準局員工消費合作社印製 (讀先閲讀背面之注意事項再填寫本頁) 解決此類的問題,過去尙有1個手法表示在第3 1 ( b)圖(櫛部秀文 '使用反應相動作CMOS緩衝器之電 源雜訊低減電路的檢討",1992年電子資訊通信學會 春季大會C—532,PP. 5-153)。在此例,過 去對於每1資料使用1條输出線,而使其每1資料持有2 條輸出線(Dout,/Dout) ,2條输出線通常是 相互逆相(相反資料)的載置。 此情況,由於介由输出緩衝器從晶片內部输出線所流 出的電流量與所流入的電流量爲一致,因而若在晶片內部 具備較大的容量(第31 (b)圖之C1),則輸出線動 作時電荷的大部分係爲以此較大容量(C 1 )的放電所供 給,經由電源線的寄生感應而输出線所出入的電流成分被 大幅的減低。然且表面上輸出線所出入的電流變爲零,所 本紙张尺度適用中國國家標準(CNS ) A4規格(210X297公釐) !~~" 經濟部中央樣準局員工消费合作社印裝 317659 A7 ______B7 五、發明説明(5 ) 以此情況電源線的搖動,係爲與在晶片內部持有消耗電流 峰值時之電源雜訊相同,V c c與V s s形成爲逆相的雜 訊*即是Vc c降低時,只形成爲上昇VS s的雜訊。此 雜訊若持有更大的內部容量C1則更可以減低· 不過,本過去例確實地大幅翔制因電源線的寄生感應 所形成的電源雜訊’但相反地’持有(1 )輸出端腳數’ (2)I/O線數,(3)输出緩衝器,(4)消耗電力 的(1)〜(4),都成爲2倍之非常大的缺點。 〔發明所欲解決之課題〕 此樣,針對過去的輸出裝置,输出線同時朝相同反向 (資料)開關時,輸出的數量變大,則隨著峰值電流的增 加,電源線的搖動變大:第1 :輸出信號振動,在輸入側 無法判斷正確的,0,,。第2:由於·電源搖動, 產生晶片內部電路的誤動作。第3:由於晶片的電源搖動 ,難於判斷被輸入至該晶片的信號' 1 ",因而 產生無法正確收信的嚴重問題。 另外,過去每1資料以逆相(相反資料)成對的2條 構成输出線之手法,具有可以大幅低減上述雜訊之長處, 相反地,持有输出端腳數,I/O線數,输出緩衝器,消 耗電力都成爲2倍之非常大的缺點。 本發明係爲考慮到上述情況而形成*其目的係爲提供 ,不太增加I / 0線數與輸出緩衝器數,且不.致降低輸出 的動作速度,就是同時開關多位元的I /〇,也可以大幅 本紙法尺度適用中國國家標準(0化)八4規格(210><297公釐) ~ 一 ---------C ,.4------ΐτ------《 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印^ 317659 A7 __B7_ 五、發明説明(6 ) 減低流至電源線端腳之消耗電流的峰值,且可以抑制電源 線的寄生感應所形成電源線的搖動之輸出裝置與對應於該 输出裝置之输出裝置,及含有以上兩者之輸出入裝置。 〔用以解決課題之手段〕 (構成) 爲了解決上述課題,本發明採用如下的構成· 即是本發明(申請項目1),係爲針對具備m位元的 晶圓內部資料線,及將這些內部資料線的各資料分別输出 至m條的外部输出端腳之m個的間片內部输出電路等之输 出裝置,其特徵爲:前述內部資料線及內部输出電路被分 割成η種類的群體,從m位元的資料對於各群II具有判斷 是否反轉全部資料之功能電路,至少在η — 1種類的群體 之各內部資料線與對應於該資料線的各输出電路之間,被 設有以前述功能電路的输入結果執行是否反轉位元全部的 內部資料之電路,且對於前述至少η — 1種類的各群體設 置將資料是否反轉過输出至外部输出端腳之反轉有無输出 電路。 另外,本發明(申請項目2),係爲針對具備输入m 條的各個外部輸入端腳的資料之m個输入電路,及載入這 些輸入電路的各資料之m位元的晶片內部資料線之输入裝 置,其特徵爲:前述內部資料線及輸入電路被分割成η種 類的群體,至少在η - 1種類的群體之各內部資料線與各 输入電路之間,設有選擇執行是否反轉位元全部的內部資 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) ~ ----------f '农------.玎------f (請先閲讀背面之注意事項再填寫本頁) 經濟.部中央標準局員工消費合作社印製 317659 A7 __B7_ 五、發明説明(7 ) 料,且對於前述至少η - 1種類的各群體設置從外部输入 端腳输入指定是否反轉資料的資訊之反轉有無输入電路等 之輸入裝置。 另外,本發明(申請項目3),其特徵具備输出裝置 及輸入裝置;輸出裝置係爲具備m位元的晶片內部資料, 及將這些內部資料線的各資料分別输出至m條外部输出端 腳之m個晶片內部輸出電路,將前述內部資料線及內部輸 出電路分割成η種類的群髖,從m位元的資料對於各群髖 設置判斷是否反轉全部資料之功能電路,在至少η - 1種 類的群體之各內部資料線與對應於該資料線之·各输出電路 之間,設置以前述功能電路的输出結果,執行是否反轉位 元全部的內部資料之電路,且前述至少對於前述至少η — 1種類的各群體設置將資料是否反轉過输出至反轉檢出用 外部输出端腳之反轉有無輸出電路而形成;输入裝置係爲 具備輸入m個外部输入端腳的各個資料之m個输入電路, 及載入這些輸入電路的各資料之m位元晶片內部資料線, 將前述內部資料線及輸入電路分割成η種類的群體,至少 在η - 1種類的群體之各內部資料線與各輸入電路之間, 設置選擇執行是否反轉位元全部的內部資料之功能電路, 且前述至少對於η - 1種類的各群體設置從被連接至前述 反轉檢出用外部输出端腳的反轉檢出用外部输入端腳输入 指定資料是否反轉的資訊而形成· 發明所期望的實施形態,列舉有以下的情況。 (1)11爲2,4,8,16;111爲8,16,64 本紙悵尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 _ 10 - 經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明(8 ) ,:128,512,1024,2048 或是 9,18, 36,72,144,288,576,1152,23 0 4較爲理想。 (2) η種類的各個群體之位元數爲„!/„。 (3 )被輸出至全m個輸出電路的同時之输出資料, 不致形成爲全部相同或是的資料。 (4 )在被輸出全m個的输出電路的同時之输出資料 ,通常成立丨,:L,資料個數一、0,資料個.數丨< =m / η的關係。 (5 )在決定是否進行資料反轉之功能電路,持有判 斷群體內的內部資料之11'資料個數與★〇·資料個數 那個較多之電路,及在於群體間,一方的群體資料 個數較多,他方的群體也是資料較多,或是一方的 群體資料個數較多,他方的群體也是資料個 數較多的情況,則反轉其中1個群體的全部資料之電路· (6 )在申請項目1〜3的構成,除了输出入裝置之 外,係爲MPU,記億體控制器,MCM的晶片間,系統 匯流排*電路埠,或是系統的構成。 (7 )在被输出至全部m個输出電路的同時之输出資 料,通常成立0< = ( 資料個數一,〇,資料個數 )<=m/n的關係· (8 )在被輸出至全部m個輸出電路的同時之輸出資 料,通常成立-m/2<= (資料個數一,〇,資 料個數)<=0的關係。 本紙张尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂 -11 - 經濟部中央標準局員工消費合作社印繁 317659 A7 B7_______ 五、發明説明(9 ) (9 )全部m個输出電路連績输出資料時’在同時被 輸出的输出資料與一個之前同時被输出的資料’通常成立 |從♦〇〃遷移至、的資料個數)一(從,1"遷移 至的資料個數)I Sm/2n的關係。 (10) 針對申請項目1,3,在決定是否進行資料 反轉之功能電路,具備判斷群體內的內部資料.的'^ 1 '資 料個數與資料個數那個較多之電路,及在群體間, 一方的群體*1〃資料較多,他方的群體也是資料 較多,或是一方的群體資料較多,他方的群體也是 資料較多時’則反轉其中1個群體的全資料,進而 對於反轉終了後m位元的資料,判斷、1,資料個數與, 0"資料個數那個較多之電路,、1〃資料個數較多的情 況,則具有反轉全部m位元資料之功能β (11) 針對申請項目1,3,在決定是否進行資料 反轉之功能電路’具備判斷群體內的內部資料的,1,資 料個數與資料個數那個較多之電路,及在群體間, 一方的群體的資料較多,他方的群體也是,1,資 料較多,或是一方的群體、資料較多,他方的群體也 是、〇#資料較多時,則反轉其中—個群體的全資料,進 而對於反轉判斷終了後m位元的資料,判定,資料個 數與資料個數那個較多之電路,、〇〃資料個數較 多的情況,則具有反轉全部m位元資料之功能。 (12) 針對申請項目1,3,在於各n群體內,橫 跨在複數個群體的資料內’全„1位元資料內,在判斷 本紙浪尺度適用中國國家標準(CNS ) Α4規格(210X297公羞)—------- -12 - * (請先閲讀背面之注意事項再填寫本頁) 訂 f 317659 A7 _B7 五、發明説明(10 ) ,資料個數與,資料個數那個較多之電路,含有閘極 输入正邏輯資料之第1電晶體的並聯連接,及閘極輸入負 邏輯資料之第2電晶體的並聯連接· (13) 針對申請項目1,3,在於各η群體內,橫 跨在複數個群體的資料內’全m位元資料內,在判斷,玉 ,資料個數與資料個數那個較多之電路,含有閘極 输入正邏辑資料之PMO S電晶體的並聯連接與nMO S 電晶體的並聯連接之串聯連接,及閘極輸入負邏輯資料之 pMO S電晶體的並聯連接與nMO S電晶體的並聯連接 之串聯連接》 (14) 針對(12)的形態,、資料個數與, 0 #資料個數那個較多之判斷,係爲因第1電晶體的並聯 連接之驅動電流,與第2電晶體的並聯連接之驅動電流不 同,所以增幅發生在汲極電極側之電位差的結'果,以 High或是Low進行。 經濟部中央標準局員工消費合作社印聚 (請先閲讀背面之注意事項再填寫本頁) (15) 針對(13)的形態,資料個數與、 0#資料個數那個較多之判斷,係爲增幅發生在2個串聯 連接的中間節點之電位差的結果,以H i g h或是L ow 進行。 (16) 針對(12) ,(13)的形態,在閘極输 入各正邏輯,負邏輯資料之電晶體,並列地被連接有電阻 元件· (作用) 本紙张尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -13 - 經濟部中央標準局員工消費合作社印製 gr. 〇±7〇^g A7 _B7 五、發明説明(11 ) 過去,存在有m個輸出緩衝器電路時,最差是m位元 的輸出線全部以相同時刻,發生輸出同時或是、1 "資料,此現象在輸出電路的電源線端腳引起大的電流峰 值,產生因電源線端腳的寄生感應所形成較大電源雜訊。 對於此點本發明,在輸出端腳同時輸出相同資料之情況被 消除》此情況係爲將內部資料線及輸出電路區分成η種類 11显篮2__在.各群體內1甚JL®_^定是五I觀至1部資.料之 避il重路,則例如在於一定群體內的資料,,1,資料比 資料多,且在於其他的一定群體內的資料也同樣地 ’ 資料比、0〃資料多時,若反轉其他旳一定群體 的全部資料,則結果是在其他的一定群體,資料側 變多,與之前的群體資料相抵消之故。· 以此效果,原理上不拘限於內部資料之值,在搭載於 m位元的輸出線之資料,由於成立丨資料個數_, 0#資料個數丨< = m/ n的關係,因而最差則是(m_ m/n)位元的資料一半以,1,,剩餘一半的資料以, 〇 ^ ’輸出相反資料,在此部分的Vcc,Vdd之同相 雜訊’原理上變無,只有逆相雜訊。然且,流至此部分的 輸出線之電流充放電,若在內部電源線V c c,V s s間 持有較大容量,則以從該電容器的電荷補充,從電源線端 腳的充放電被大幅減低,因__靂屋蓋敗寄生感應.所形成電源 復難—1除。 但是剩餘m/n位元的資料,具有全部、1,或是全 部資料,此部分的VCC,Vs s的相同雜訊成分 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ----------ί,衣------ΐτ------f (請先閱讀背面之注意事項再填寫本頁) -14 - ^〇〇9 A7 _B7_ 五、發明説明(l2 ) 殘留,但與過去相比較則此雜訊被低減爲l/'n,η越大 則越提高此低減效果。 持有內部資料反轉功能時,將資料是否反轉傳達至輸 入裝置側的端腳,對於η群體最低必須η - 1個(不須要 反轉1群體,以此爲基準,若反轉其他群體資料,則可以 從η個減低爲η-l個),合計必須(m+n + 1)個输 出電路,與輸出端腳。因此,成對的使用過去的輸出線, 通常在成對當中輸出相反資料,與输出線必須2m個的方 式比較,可以大幅減低端腳數,输出電路數,消耗電力等 〇 此情況*例如在於本發明,以m=l 28條I/O數 ,假定n = 4群體,則輸出端腳,輸出電路數爲m + n_ 1 = 1 3 1個,消耗電力的增加,與過去比只增加了 131/128,電源雜訊約可以減低爲1/4。對於此 點,以成對使用過去的输出之方式,256條I/O線, 消耗2倍的消耗電力•與此相比較,本發明方式的效果則 一目瞭然。 經濟部中央標準局貝工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 以本發明,電源雜訊與過去相同時,相反地在1晶片 執行多數的I /0線,可以容易地實現過去多位元化較爲 困難之I /0線,且可以大幅提昇匯流排全體寬幅。另外 ,可以低減雜訊的分量,提高输出電路最終段電晶體的驅 動能,同時提高開關速度,而提昇1端腳的資料率,提高 匯流排全體的寬幅,成爲可能。 進而,針對本發明追加,對於上述資料的部分反轉處 本紙张尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ ~ 10 - 經濟部中央標隼局員工消費合作社印製 五、發明説明(13 ) 理後的全資料,判斷•資料個數較多,或者、資 料個數較多’通常’ 資料較多時反轉全資料,使其 成爲"1,資料較多;或是通常,資料較多時反轉 全部資料,使其成爲,〇·資料較多之功能。所以通常成 立〇< = (資料個數_,〇,資料個數)< = m/ n的關係,或是一m/2<=( 資料個數一、〇, 資料個數)<==〇的關係,結果,連續輸出全m個的输出 電路時,在同時所被输出的輸出資料與一個之前同時所被 輸出的資料,通常成立丨(從,〇,遷移至的資料 個數)一(從,1,遷移至,〇,的資料個數)丨< =m / 2 η的關係。此情況,m位元的資料,對於η群體分割 ’在通知僅η個的資料是否已反轉過之端腳,可以1 /2 η的減低全體的同時開關雜訊。 〔發明之實施形態〕 以下,參照圖面,說明本發明的實施形態。 0 1實施形態> ' 第1圖係爲本發明第1實施形態之輸出入裝置,表示 m位元寬度的資料输出與輸入裝置,及m位元的資料匯流 排構成。 在於本實施形態,將m位元晶片內部資料d。〜
Dm_:L,2分割成第1資料D。〜與第2資料Dm/2 ,此第1 ,第2資料各別被輸入至2個電路 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) 一 16 - (請先閲讀背面之注意事項再填寫本頁) 衣.
、1T A7 經濟部中央標準局員工消費合作社印製 B7 五、 發明説明 ( 14 ) | A 0 2 個 電 路 A 的 輸 出線 P 〇, P 1 0 /T 的 個 數 比 各 1 | 個 m / 2 位 元 的 輸 入 資料 % 1 " 的 個 數 較 少 的 情 況 輸 出 1 I % 1 作 爲 輸 出 P i 之值 "0 的 個 數 比 1 /Τ 的 個 數 1 1 I 爲 同 — 或 是 超 過 則 輸出 % 0 " 作 爲 輸 出 P i 之 值 〇 請 先 Μ 1 1 1 電 路 A 也 就 是 比較 1 " 的 個 數與 0 • 的 個 數 之 RI 讀 背 1 1 比 較 電 路 〇 例 如 如 第1 圖 所示 全 內 部 資 料 爲 % 1 時 之 注 1 | * 意 1 9 由 於 比 1 蒙 的 個 數, 0 " 的 個 數 當 然較少 因 而 形 事 項 1 I 再 1 成爲 電 路 A 的 輸 出 P 0 = 1 " y P 1 = 1 Μ 0 Ρ 0 = 填 % 本 A ,衣 % 1 鼸 P 1 1 '或 是 P 0 = 0 » P 1 = % 0 • 頁 1 I 時 > 即 是 第 1 資 料 第2 資 料都 是 1 的 情 形 較 多 » 或 1 I 是 第 1 資 料 第 2 資 料都 是 ' 0 的 情 形 較 多 即 是 取 其 1 1 I P 0 與 P 1 的 排他性 NO R (X N 0 R ) 時 的 輸 出 旗 標 1 訂 I F 1 之值爲 % 1 的 情況 第1 資 料保 持 原 狀 反 轉 第 2 1 1 資 料 全 部 而 輸出 * 則 搭載在 m位 元 匯 流 排 之 資 料 的 1 1 1 資 料個 數 與 0 # 資 料個 數之差 減 低 0 1 1 保持原 rr κ 4«?s· 狀輸 出 過 去的 內 部資 料 之 方 法 竜 •源 線 的 同 相 1 雜 訊 爲 最 大 的 最 差 圖 案係 爲 資料 爲 % 1 0 或 是 % 0 0 的 情 1 I 況 但 在 於 本 實 施 形 態, 如 第1 圖 例 所 示 全 資 料 爲 % 1 1 I 時 第 1 資 料 介 由 原來 全 部輸 出 緩 衝 器 作 爲 % 1 雔 資 料 1 1 I 输 出 至 輸 出 匯 流排線 :資 料 反轉 爲 0 障 介 由 輸 出 緩 衝 1 1 I 器 作 爲 % 0 雔 資 料 输 出至 输 出匯 流 排線 〇 此 資 料 反 轉 電 路 1 1 9 係 爲 控 制 線 輸 入 F 1之 值 爲1 的 情 況 反 轉 输 出 输 入 資 1 1 料 控 制 線 輸 入 線 F 1爲 0 " 的 情 況 不 以 原 樣 反 轉 而 被 1 1 輸 出 〇 1 1 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -17 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(i5 ) 結果,過去爲最差的全內部資料、1 〃時輸出緩衝器 的输出,在於本實施形態,形成爲、1’資料一半與,0 ,資料一半,以,資料與資料,介由輸出緩衝 器的輸出流出至晶片外的電流與流入的電流爲形成爲等價 。因此,若在晶片內部的v c c,V s S間持有較大容量 C 1的電容器,則輸出驅動時,外觀上等於進行此電容器 的放電。因此,從外部電源透過電源端腳而流動的較大電 流峰值,因電源線系(封包,P C B上)的寄生感應所形 成電源雜訊(同相雜訊)變無,可以解決輸出緩衝器的搖 動,內部電路的誤動作,電源的搖動,所形成输入緩衝器 的誤動作及輸入應答的延遲等過去的問題點。 但是只有晶片內部電路的充放電所引起電源線的寄生 感應之電源雜訊(同相雜訊)殘存。此現象若在電源間具 備較大的容量C 1,則可以容易地減低。結果·是可以大幅 地減低電源雜訊。 在输出裝置側,任其使資料反轉時,由於输入側使其 復元正確的資料,所以前述反轉旗標F1,如第1圖所示 ’介由輸出緩衝器與匯流排線同樣地,被輸入至通信對方 側的輸入緩衝器。用此旗標而被输入至輸入緩衝器之第1 資料側的資料,旗標F 1爲的情況反轉,作爲內部 資料載入’ "0"的情況未反轉以原樣作爲內部資料·當 然’未反轉下所被输出的第1資料,在輸入側也以原樣載 入。 第1圖的全部內部資料的情況,第2資料側 本&悵尺度適用巾國國巧準(CNS) A4規格(2獻297公羡) ---------Λ ^------.π------, (請先閲讀背面之注意事項再填寫本頁) 317659 A7 _______B7 五、發明説明(16 ) 匯流排以全部而被輸出,但由於F 1爲1 ,因而在 輸入側,所被反轉的第2資料用資料反轉電路再次被反轉 ,且被複元爲原來的、1〃資料。本實施形態的最差狀況 ,例如第1資料爲全部*1,:第2資料的一半爲""1, 資料:剩餘一半爲的情況,此情況,p〇:= ,Ρ1=^〇’ ,第2資料不反轉而被輸出。此情況,第 2資料,’ 都是相等’所以同相雜訊被消去 ,但第1全資料、1"的部分形成爲同相雜訊。 經濟部中央標準局員工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) 正確地,由於是旗標用信號F 1 =,因而考慮 到旗標用端腳部分,則引起同相雜訊的線數形成爲m/ 2 一 1 ’比過去可以減低爲(m/2 — 1 ) /m的約一半。 即是可以減低因過去的同相雜訊,输出緩衝器·的搖動,內 部電路的誤動作,電源的搖動,所形成輸入緩衝器的誤動 作及输入應答的延遲等之問題點·也就是在形成爲電路A 的输出P =之側,由於含有输入資料爲與、 0#成爲相等的情況,係爲使其盡可能減少同相雜訊之故 ’例如若未含有時,含有旗標端腳的雜訊,則引起之前的 同相雜訊之匯流排線數成爲m/2 + 1稍爲增加· 據此樣的本實施形態,不必要如過去的1資料2 I /〇的方式倍增端腳數,僅是只增加1個輸出端腳數,就 可以使其半減輸出電路的電源雜訊。消耗電力也僅是比過 去比(m+1) /m稍增加。本方式的變形,例如第1資 料側'0〃的個數比的個數多的情況反轉輪出:第 2資料側的個數比>1〃的個數少的情況反轉輸出 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -19 - 經濟部中央標準局員工消費合作社印^ A7 B7 五、發明説明(17 ) ,就是輸出各個反轉旗標,也具有同樣的效果‘。但是此情 況,旗標端腳數成爲2個。 本實施形態的效果,爲了減少電源雜訊而使用亦可, 減少雜訊之分量,而倍增輸出I /0數;输出緩衝器驅動 能力的提髙或是開關速度的提髙,形成使匯流排全體的寬 幅提高亦可。然而第1圖中的電路A載入输入資料Di ; 與Pi同時地,輸出資料Di ,但此動作單是通過亦可, 在內部一次閂鎖後再輸出亦可。 以數式表示本實施形態的效果,則以m位元資料區分 成2個群體時,對於過去成立下式的關係: I 、1〃資料個數—、0,資料個數|< = 111 在本實施形態,則成立下式的關係: I "^1"資料個數一資料個數丨< = m/ 2 。由於此因,同相雜訊可以減低爲1/2。 嚴格上,開關雜訊,係爲以前輸出信號Qn — 1與現 信號Q η的關係而決定,输出資料在* 1 〃 — * 〇 ·,-0# —的變化時產生,輸出資料在 ,*0^· —時則無關係。所以正確上,雜訊,只是 以丨(從遷移至的個數)一(從、1·遷移 至的個數丨就可以定義。 本嫩度適用中國國家標率(CNS)A4規格⑽X2·羞)-2〇 ^—^1· —^ϋ ^^^^1 ^—^i— 1^1^1 一 -1 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 ^i7〇59 A7 B7 五、發明説明(IS ) 不過,上述之式,由於現輸出信號,前输出信號同時 成立,因此形成 (現,個數)-(現個數) Sm/2 \/ (前個數)-(前、個數) Sm/2 ,從以上2式,成立下式 (現個數)—(現'^0*·個數)+ (前""1〃個 數)一(前'^1'個數) 。此處例如可以分解成 (現,1,個數)=(個數).+ ( ,〇, —' 1 #個數) ,所以 (,1' —,1,個數 個數)一( 個數個數) + ( 個數個數)_(, 1' —個數個數) =2 ( 個數)一(個數 ) ^ m 以4相除,則形成下式 (’1,個數)-(個數) S m / 2 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ---------< .衣------1T------、 (請先閲讀背面之注意事項再填寫本頁) -21 -
-濟部中央榡率局員工消費合作社印震 雜訊減半。 第2實施形態> 第2圖係爲表示本發明第2實施形態。此電路係爲表 示比較第1圖的電路A之、1,資料與、〇·資料個數之 比較電路的一例•第2 ( a )圖係爲表示4位元資料時 p i之值•若(資料個數)一(、〇,資料個數) >〇,?丨成爲,1,,除此之外則成爲,0,。第2( b )圖係爲表示以通常的邏輯電路實現上述情況之例。第 2 ( c )圖係爲表示以匯流排傳输網路實現上述情況之例 •比較以通常的邏輯電路實現的方法,則是元件數可以大 幅削減。 β第3實施形態> 在第2實施形態的比較器,可以與输入位元數爲 16 ’ 32,64,128逐次增加作比較,但元件數, 延遲時間成爲問題點。第3圖係爲表示以類比電路實現該 比較電路之例。以K位元的输入下,對於資料,具備2組 並聯連接K個相同大小的電晶體,在第1組的間極輸入’ 連接正邏輯的輸入資料;在第2組的閘極输入,連接負邏 輯的輸入資料。各個組的共通汲極側(VI,V0)之節 點,被連接至增幅該V 1,V0電位差的增幅器,增幅結 果形成爲P i (或是負遜辑的/P i )。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I- - - I - -i s II 衣 ^^1 —.^1 I m (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印聚 五、 發明説明 (20 ) 1 例如 % 1 鼸 資 料個 數 比 0 • 資 料個 數 還 多 則 該 1 | 多 出 部 分 由 於 被 連 接 至 V 1 側 的 電 晶 體 成 爲 更 多 % 0 N 1 I # 結 果 是 V 1 的 電 位 比 V 的 電 位 還 低 0 用 增 幅 器增 幅 此 /—S. 1 1 1 結 果 在 P 1 輸 出 % 1 • 〇 於本 比 較 器 % 1 資 料 個 數 請 先 閲 1 1 I 與 % 0 資 料個 數 相 等 時 » 則出 現 P 1 = 0 /Τ 0 讀 背 面 1 1 爲 了 實 現 此 情況 » 在 V 0 的 節 點 追 加 1 個 連 接 電 晶 之 注 1 1 體 在 該 電 晶 體 的 閘 極 输 入 動 作 時 流 入 Η i g h • 的 項 真 1 1 電 壓 之 D V A L I D 信 號 〇 由 於 此 因 設 計 成 % 1 資 料 填 寫 Λ * 本 私 1 個 數 興 % 0 歸 資 料個 數相 等 時 僅 是 從 V 1 下 降爲 V 0 頁 1 1 而 出 現 P i — % 0 的 資 料 0 此 電 晶 體 的 大 小 與 其 他 相 1 I 同 亦 可 稍 爲 小 型 亦 可 0 稍 小 型 的 理 由 係 爲 與 ( 1 1 I 資 料 個 數 — 0 資 料 個 數 ) = 2 ( 此 值 偶 數 位 元 输 入 1 訂 I 時 通 常 是 偶 數 ) 之 時 形成爲 P 1 = 0 而 造 成 誤 動 1 1 1 作作 比 較 則 ( % 1 鼸 資 料個 數 — % 0 蒙 資 料 個 數 ) = 0 1 1 之 時 形 成 爲 P i = % 1 而 造 成 誤 動 作 之 方影 響 較 小 之 1 1 故 〇 1 本 實 施 形 態 的 比 較 器 由 於 類 比 電 路 因 而 會 有 誤 動 作 1 1 的 可 能 性 0 例 如 輸 入 爲 6 4 位 等 有 多 數 時 •且 1 資 1 I 料 個 數 與 % 0 廣 資 料個 數 之 差 較 小 時 易 於 發 生 〇 不 過 易 於 1 1 I 誤 動 作 的 情 況 相 反 而 言 則 完 成 資 料 反 轉 但 形 成 爲 输 1 1 I 出 的 電 源 雜 訊 量 變 化 太 少 的 狀況 0 例 如 以 6 4 位 元 資 料 9 1 1 第 1 圖 的 第 1 資 料 1 的 個 數 爲 3 2 0 的 個 數 爲 1 1 0 第 2 資 料 1 0 的 個 數 爲 1 7 0 的 個 數 爲 1 5 1 1 的 情 況 在 誤 動 作 形 成 爲 P i = % 0 鼸 時 形 成 爲 输 出 匯 1 1 本紙张尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -23 - 經濟部中央樣準局貝工消費合作社印褽 Α7 Β7 五、發明説明(21 ) 流排的(的個數的個數)=32 + 2 + 1 =35,比無誤動作時的31還大,但比過去具有充分的 效果β 然則,第2資料>1〃的個數爲16; 的個數 爲16的情況,在誤動作形成爲Pl = 時,形成爲 輸出匯流排的(的個數一 "0〃的個數)=32 + 1 = 3 3,此值誤動作之方未取得,所以前述的 D V A L I D输入的電晶體大小W >,比其他W小之方較 爲理想。在數位電路不容許誤動作,但在本實施形態就是 發生誤動作也只是減少效果而已。在本發明可以適用第3 圖的類比電路。本實施形態,只以些微的元件素,就可以 實現本發明用的高速比較器》 第4實施形態>
第4圖係爲本發明的第4實施形態,表示第3圖的詳 細電路之一例。並聯連接成VI ,V0的nNTOS電晶體 ,由於與時間同時VI ,V0的節點連接至Vs s ,所以 如圖,將等價電阻R的2個pMO S吸合(pul hup)電 晶體連接至VI,V0。增幅器係爲使用CMOS閂鎖形 態(Latch Type)。此增幅器使用電流鏡(Current Mirror)亦可。用反向器取得增幅結果,其輸出設爲P i ,/Pi «Di ,/Di ,由於非動作時無貫通電流所以 是L 〇w準位,動作時在其中一方設爲H i g h準位。確 定全部內部資料D i之值後,使用確定信號DVAL I D 本紙浪尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 、?τ -24 - A7 B7 五、發明説明(22) 而動作· 第5 ( a )圖表示實現此動作之具體電路構成 (b)圖表示該動作時間圖。 第5 — 經濟部中央標準局員工消费合作社印製 <第5實施形態> 第6圖係爲表示本發明第5賁施形態。此圖與第4圖 比較,則是在VI,V〇的節點,不單是nMOS, pMO S電晶髖也使其並聯連接。成爲此樣的構成,與第 4圖比較,則是V 1與V〇之差易於拉開,输入資料個數 較多,且是使"^1'資料個數與資料個數較小時的 誤動作減少。簡單地說明其理由*因在第4圖只是以 nMO S減低,所以只是所ON的nMO S電晶體個數之 差,但在第6圖pMO S反而增多,由於所已ON的 pMO S電晶體個數之差也加上,所以拉開爲.約2倍差。 在本實施形態,非動作時的V 1,V0的預充電電壓 ,以VDC電位可以自由地控制。但是,除了 VDC爲 Vcc (或是內部Vcc)或是Vss的情況以外,爲了 避開非動作時的貫通電流,所以必須將並聯P Μ 0 S電晶 體的閘極電壓設爲Vcc (內部Vcc)。此情況,取代 第5 (a)圖,以第7(a)圖的控制電路可以實現。第 7 (b)圖係爲表示該動作的時間;第7 (c)圖係爲表 示閂鎖VI,V〇输出的電路。由於此因,非動作時,& 是VI,V〇爲Vss或是Vcc之間的電位,閂鎖側的 貫通電流被防止。 Γ碕先閑讀背面之注意事項再填本耳」 -訂· }
i I I & - ί -* 經濟部中央標準局員工消費合作社印t 7〇59 Α7 _______Β7 五、發明説明(23 ) 前述的誤動作,不僅是增幅器的電晶體之臨界值電應 不均衡,並聯電晶體的驅動能力不均衡也會發生誤動作· 增幅器的電晶體之臨界值電壓不均衡*可以使用不均衡補 償型增幅器;並聯電晶體的驅動能力不均衡,係爲在V 1 * V 0節點與這些電晶體之間插入電阻,使這些電晶體的 驅動能力增大,以電阻控制所流入的電流就可以減低。 <第6實施形態> 8圖表示本發明第6實施形態•本實施形態,係爲 針對前述第6圖的構成,在於VI,V〇與電晶體之間插 入電阻。此處,電阻與電·晶體的位置使其相反亦可。若以 擴散層,聚合矽層構成該電阻,則電阻的不均衡減小》 \/第7實施形態> 第9圖表示防止非動作時的貫通電流之本發明第7實 施形態。本實施形態基本上與第8圖構成相同,但在 nMO S電晶體的並聯連接之源極電極側,插入開關元件 ’且插入pMO S電晶體的並聯連接之源極電極側的開關 。然後,若在非動作時使這些開關元件「OFF」,就可 使貫通電流排除。 <第8實施形態> ' 第1 0圖表示本發明第8實施形態,且表示第1圖所 示資料反轉電路的1位元資料分·使用第1 〇 ( a )圖的 本紙張尺度適用家標準(CNS)A4規格( 210X297公釐)_ 26 _ --------Ό衣------、玎------( (請先閲讀背面之注意事項再填寫本頁) 經濟部央標準局:.貝工消費合作社印製 A7 __B7 五、發明説明(24 ) 匯流排電晶體亦可’如第1 0 ( b )圖的.XO.R邏輯電路 亦可。第10 (c)圖係爲內部資料爲Dj ,/Dj成對 的情況。 <第9實施形態> 第1 1圖係爲表示本發明第9實施形態。在本實施形 態,將m位兀的內部資料分割成4個群體的第1〜第3資 料’首先在第0與第1群體資料間,進行與第1圖的實施 形態同樣的資料比較及資料反轉。即是將第〇,第1群體 之各個m/ 4位元資料输入至比較電路a,將,資料 個數是否比·0 ▼資料個數還多的輸出以p〇 , p 1出現 ’ XNOR (P〇,P1)之值,即是fi之值若爲、1 #則以資料反轉電路反轉第1群體的資料· 與此動作同時進行下’同樣地在第2與第3群體資料 間,進行與第1圖的資施形態相同的資料比較及資料反轉 。即是將第2,第3群體的各個m/4位元資料輸入至比 較電路A,將、1·資料個數是否比資料個數還多 的輸出以P2,P3出現,XNOR (P2,P3)之值 ,即是F 3 0之值若爲,1,則以資料反轉電路反轉第3 群體的資料。 完成這些動作後,整理第〇,第1群體的資料作爲111 /2位元的第4資料,整理第2,3群體的資料作爲111/ 2位元的第5資料;在第4與第5的群體資料間,再度進 行與第1圖的實施形態同樣的資料比較及資料反轉β即 本紙張尺度適用中國國家標準(CNS) A4規格(210x297公釐) I I I n ^ ^ n I I I I n n (請先閲讀背面之注意事項再填寫本頁) -27 - 經濟部中央標準局負工消費合作社印裝 317659 A7 __—__B7 _ 五、發明説明(25 ) 將第4,第5群體的各個m/2位元資料輸入至比較電路 A,將'^1'資料個數是否比資料個數還多的输出 以P4,P5出現,XNOR (P4,P5)之值,即是 F 2之值若爲"1'則以資料反轉電路反轉第5群體的資 料。 經此樣的情況,第3群體係爲旗標F 3 0與F 2的其 中一方反轉的情況,由於搭載在資料匯流排的資料反轉, 所以第3群體用的最終反轉旗標F 3之值,如圖所示形成 爲 F3 = XOR(F30,F2) · 在於本實施形態,搭載同相雜訊之匯流排條數,即是 匯流排上>1〃資料個數與'^0#資料個數成爲最大時的 最差值,係爲第0群體資料爲全部,在第1〜第3 群體資料,"1<>與|〇#的個數爲相等時,此情況,在 F 1 ' 〇 ^ ,F2=,0, ,F3=,1,,旗標之值也 考慮,則匯流排上'資料個數與*^0'資料個數之差 形成爲m/4_l。因此對於過去最差值的m可以減低爲 未滿1/4,且可以將因電源線的寄生感應所形成的電源 雜訊減低至第1實施形態以上。並且將匯流排·線的增加數 ,消耗電流的增加抑制在僅是3端腳分。此情況係爲在m =128端腳,僅是2_ 3%。 輸入裝置側,係爲接收m位元的匯流排資料與3個反 轉旗標F1〜3,F1〜3之值爲時,反轉第1〜 第3資料,作爲內部資料而正確的復元。於此例的輸入裝 置側,在資料應該不反轉的第0資料也搭載資料反轉電路 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ -Zo - A衣 II 訂 ( (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 7659 Α7 ____Β7 五、發明説明(26 ) ,且具備載入反轉資訊的端腳及输入緩衝器。另外输出緩 衝器也對於第0資料,因資料未反轉,所以故意將F 〇旗 標以0输出,而將输出目的地連接至V c c端腳。這些若 沒有亦可,連繫輸入出而以4位元旗標亦可,且如此例亦 可。此電路的活用爲第1 5圖,第1 6圖,第1 7圖,於 後說明。 <第1. 0實施形態> 2圖係爲表示本發明第1 〇實施形態。第1 1圖 爲在第0與第1群體資料間進行資料比較及資料反轉,同 時在第2與第3群體資料間也能進行資料比較及資料反轉 ’但在最後的第4與第5群體資料間之資料比較及資料反 轉則不是同時進行,簡單而言是消耗第1實施形態的2倍 時間。第1 2圖因考慮此缺點,所以與第1實施形態同等 的計算時間下,且是與第9實施形態同樣地,可以約1 / 4的減低同相電源雜訊· , 爲了實現完全並聯化,在第0與第1群體資料間,進 行資料比較,在至輸出F 1之值爲止之間,若輸出其結果 爲資料反轉或是不反轉時兩種的狀況之m/2位元的第4 資料的個數與>0〃的個數之比較及P6,P7之 輸出即可。然且,?1爲時,即是不進行第1群體 資料的反轉時,使用多工轉換器,在於多工轉換器的圖中 左側狀況的資料及左側的旗標資訊作選擇即可。 F1爲、1〃時,即是進行第1群體資料的反轉時, 本紙張尺度適财關家料(CNS ) M規格(210X 297公釐) '" --------A’衣------1T------《 (讀先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印裳 317659 A7 B7 五、發明説明(27 ) 使用多工轉換器,在於多工轉換器的圖中右側狀況的資料 及右側的旗標資訊作選擇即可。 在第2,第3資料群體進行與此同樣的情況,以取得 多工轉換器通過後的旗檫P4,P5之XNOR的值,若 能進行第5群體的反轉,就可實現完全並聯動·作》 延遲時間的大部分,在類比電路構成幾乎很小,但在 電路A內的比較則產生,在資料反轉,XNOR電路,多 工轉換器由於幾乎不產生延遲,因而形成爲幾乎與第1實 施形態同樣的延遲。 1 1實施形態> 第1 3圖係爲表示本發明第1 1實施形態。在此例, 將m位元的資料η分割成第0〜第η—1,在所分割的每 個資料除去第0資料群體,輸出反轉旗標。輸入側也η分 割,除了第0資料群體以外,接收反轉旗標。 以此樣的構成,將匯流排條數只使其增加至m + η — 1,電源雜訊比過去約可以減低爲l/η。資料反轉的計 算法,如同前述的實施形態亦可,他其他方亦可。例如, 首先在η個全體的群體計算絕對值(的個數一 ,的個數),以大至小依順並聯•其次以此順朝絕對值較 少的方向進行減算或是加算。此時,所加減算的方向,與 得取原本絕對值之前的符號相異時形成反轉旗標即可,從 η〜η—1減少旗標端腳時,以其中一個群體的反轉旗標 爲基準反轉全體即可。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)_ 3() _ (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部中央標隼局員工消費合作社印掣 A 7 B7 五、發明説明(28 ) <第12實施形態> 第1 4圖係爲表示本發明第1 2實施形態.。此形態係 爲表示在記憶體與C P U等的資料通信使用本發明的情況 。記憶體通常是寫入資料與讀出資料爲相同,所以如第 14(a)圖所示,在進行資料加工的CPU側等,進行 本發明附有反轉旗標的資料傳送,在接收側的記憶體,用 過去的收信電路接收加工資料與旗標資訊,接收資料係爲 未進行資料復元保持原樣記憶著,進而具備記憶所接收的 旗標資訊之記憶體,記憶這些資訊。記憶資料的讀出時, 用過去的發信電路,從記憶體側,將在寫入時所接收的加 工資料與旗標資訊’原樣發信至C Ρ ϋ側等’在接收側之 C P U側等,以本發明的收信電路,接收加工資料與旗標 資訊,若用旗標資訊復元爲原來的資料,則在於從任何側 的資料傳送,電源雜訊都被減低。 擴張此情況,具備只有CPU的本發明之收發信電路 ,用附有旗標刻度的過去電路接收進行除此之外的通信之 全裝置晶片的收發信’同樣地電源雜訊也被減低*另外, 本發明的匯流排,不僅是資料就是位址等別的資料等亦可 。另外在C P U側等’在發信,收信就是不——進行資料 加工,復元,CPU側的內部演算自信,從最初就以附有 旗標資訊的編碼亦可。 避免旗標資訊用記憶體的晶片增加,在記憶體內部持 有資料處理功能,改變資料時,如第14(b)圖,在通 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 -31 - 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(29 ) 信間的兩方,必須有本發明的收信發信電路。.此情況係爲 以相同匯流排寬度在多數晶片間資料通信時也是同樣的。 ^/第1 3實施形態〉 第1 5〜1 7圖係爲表示本發明第1 3實施形態》此 形態係爲表示在晶片間匯流排寬度相異的情況。例如在第 15 (a)圖,表示發信側(晶片A)爲8位元匯流排, 在收信側連接6 4位元匯流排的2個晶片B,C之例。發 信側,係爲8分割1 2 8位元資料,電源雜訊減低約1/ 8時,必須有最低7個反轉旗標,用收信側的2個晶片接 收此7個反轉旗標之故,但不能單純的分開。該處,如第 1 1,12,13圖所示,只有收信側,在所分割的第0 群體若備有資料反轉電路及输入緩衝器,输入端腳,則此 樣的情況也可以對應。 即是在晶片B連結3條旗標配線*剩餘的接地,晶片 C連結4條旗標配線即可。進而例如,將收信側資料的分 割使其比發信側的分割數還大成倍以上,若輸入旗標數也 備有多數,則在發信側與收信側資料群體的位元數單位爲 相異時也可以對應。即是收信側的旗檫端腳數較少時則毫 無方法,但收信側的旗標端腳較多時,例如將·送信側的1 條旗檩配線連接至输入側2個以上的旗標端腳就可以之故 〇 第15 (b)圖係爲表示第15 (a)圖的逆傅送之 例。此情況,在發信側只有計6個的反轉旗標,所以在輸 本紙乐尺度適用中國國家標準(CNS)A4規格( 210X297公釐)_ m (請先閲讀背面之注意事項再填寫本頁) 衮. 訂 經濟部中央標準局員工消費合作社印裝 3!76S9 A7 B7 五、發明説明(3〇 ) 入側6個旗標端腳當中,對應於資料群體,而將2個接地 即可。 1 6 ( a )圖係爲表示雙方向匯流排之例。晶片a 係爲對於1 2 8位元匯流排输出/輸入8位元旗標;晶片 B,C係爲輸入輸出4位元旗標。以2的次方較易於思考 旗標個數。此情況,第1 1圖第0資料的旗標端腳係爲输 入出一起連接。第16 (b)圖係爲表示第〇資料的旗標 端腳輸入出同時持有,且未匯流排連接而是連接至V s s 端腳之例。晶片A側若爲7位元旗標亦可。第’1 7圖係爲 表示只在晶片A側持有本發明的收發信器,晶片B,C側 單是接收資訊而原樣輸出之第1 4 ( a )圖狀況之情況。 在此情況,也是如第15 (a) ,(b)圖及第16 (a ),(b)圖就可以構成,晶片A的旗檩端腳以8位元構 成亦可。 施形能之作用效果) 第1 8圖係爲表示本實施形態的效果之模擬效果。假 定,區分输出電路專用源線及端腳(V d d Q.,V s s Q ),與其他內部電路電源線及端腳(Vdd,Vs s), 將每端腳的寄生感應假定爲1 Ο nH :進而將P CB上的 寄生感應假定爲0. 3nH。 將PCB上安定化電容器的容量假定爲1#F;將晶 片全體的內部之Vcc,Vss間容量假定爲l〇nF» VddQ,Vs s在每4條I/O線分別配置1個》輸出 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) ,衣. 訂 -33 - A7 ~-____B7___ 五、發明説明(31) 1 /〇線,係爲假定1 0 cm的傳送線路,以特性阻抗 5 0Ω,5 0Ω終端電阻進行連接,使其阻抗整合,表示 將因I / 0線的寄生感應所形成I /〇線的搖動排除之情 況。各I /0線的波形,係爲在出現輸出驅動電晶體側之 電源雜訊所造成的影響下觀測》使其在4 0 ΟΜΗ z的基 本時脈下動作。 以上述假定爲根據,第18 (a)圖係爲·表示以過去 方法構成3 2位元I /0的情況;上面係爲表示輸出電路 專用電源VddQ,Vs sQ與晶片內部電源Vdd, V s s之波形•输出Do u t波形,係爲表示32位元當 中31位元相同(DoutO〜30),將剩餘1資料( Dou t 3 1)反相輸出之例。Vs sQ,VddQ的搖 動較大,在區分輸出電路專用電源線及端腳(VddQ, Vs sQ)與其他內部電路電源線及端腳時,在PCB電 源線上具有寄生感應的情況,Vd dQ,V s s Q的雜訊 搭載在PCB,該雜訊搖動晶片內部的其他電源。輸出波 形1個逆相資料的激振較遽烈。明顯地資料確定耗費時間 經濟部中央標準局員工消費合作杜印聚 (請先閲讀背面之注意事項再填寫本頁) e 第1 8 (b)圖係爲表示將I/O數成爲4倍的 1 2 8位元構成時,輸出除了 1條之外输出相同資料的情 況。與(a)作比較,VddQ,Vs sQ的雜訊已減少 ,但相反地Vc c,Vs s的雜訊變大,造成输出緩衝器 的誤動作或內部電路的誤動作·输出的1位元的相反資料 之上昇時的激振更爲遽烈· 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -34 - 5 •17659 A7 _B7 五、發明説明(32 ) (請先閲讀背面之注意事項再填寫本頁) 第1 8 ( C )圖係爲表示本實施形態的模擬波形,4 分割資料時的最差值,即是對於出現相同資料的位元數爲 1 28/4 + 1 28/4x3/2 = 80,出現相反資料 的位元數爲1 28/4x3/2 = 48,兩者無法抵消成 爲同相的位元數爲8 0 — 4 8 = 3 2位元的情祝。與相同 1 2 8位元的過去例作比較,全部的電源雜訊約減低1 / 4,進而知悉輸出線的激振幾乎是變無。再者與過去3 2 位元I /0方式作比較,知悉全部的電源,全部波形的雜 訊也被減低。 原理上,第18 (a)與(c)圖應該是相同雜訊, 假定爲了 4條的I/O線1條1條配置VddQ, V s s Q,所以未被抵消所同相動作的位元數就是在第 18 (a)與(c)圖爲相同,(c)圖也是VssQ, V d d Q端腳數較多,執行上封包的寄生感應較小之故。 相反而言,在本實施形態,爲了使電源端腳個數,而充分 的去除目前爲止所述的資料反轉旗標端腳之增加分,在過 去所增加仍是過多· 經濟部中央標準局員工消費合作社印裝 第19圖橫軸設爲I/O數,縱軸設爲電源Vcc, Vs s雜訊,用過去雜訊與本實施形態,比較以2,4, 8增加分割數的情況。依據本實施形態,分割數若較多, 則以更多I /0數(較多資料傳送的寬幅,就可以實現電 源雜訊較小的輸出入裝置。另外,在D RAM等的記憶體 或系統匯流排,對於X9,XI 8等的8位元,會有持有 1位元的奇偶性位元之情況,但此情況,若將此剩餘1位 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -35 - 317659 經濟部中央標準局貝工消費合作社印裝 A7 B7 五、發明説明(33 ) 元區分載入至資料群體區分的其中一處,則雜訊減低效果 稍微降低,但比過去的方法更具有雜訊減低效果。 <第14實施形態> 第2 0圖係爲表示本發明第1 4實施形態。至前述爲 止本發明的同相雜訊減低方式,由於是將m位元的匯流排 (BU S)資料區分成n個群體,因而僅以(η — 1 )位 元的旗標信號(表示是否反轉該群體的資料之旗標),可 以將同相雜訊減低1 /η。本實施形態,進而以些微η位 元的旗標信號,可以將同相雜訊減低1/2 η。此例表示 η = 2的情況。 首先,將m位元資料分割成第〇,第2的2個群體。 將各別的資料,输入至判斷m/2位元的、1,資料較多 或是、0"資料較多之比較電路:電路A,p〇,pi兩 者爲或是兩者爲時,設爲旗標信號F2 =, 1" ’全部反轉第1群體側的資料。將此反轉處理後全位 元的資料’本次輸入至m位元的比較電路:電路a,在全 位兀、0’資料較多時,設爲反轉旗標F 1 =,反 轉全m位元資料全體。在全位元、i 〃資料較多時,設爲 反轉旗檩Fl=、0,,全m位元資料則原樣的輸出。即 是必須使資料增多。 以本實施形態’前述的效果,成立下式的·關係, (請先閲讀背面之注意事項再填寫本頁)
,1T
-36 - A7 317659 B7 五、發明説明(34 ) 並且由於成立下式的關係, (的個數一(>0〃的個數)> =〇 因而成立下式。 0$( ’1〃的個數)一(的個數)$m/2 如上述,此式若以現輸出,前輸出信號成立,則形成以下 2式, 0<=(現的個數)—(現*0"的個數)< =m /2-m/2< =(前,0#的個數)一(前的個 數)< 0 以此2式,成立下式。 -m/2<=(現"1"的個數)一(現的個數) + (前•的個數)_ (前'1'的個數)< = m/ 2 此處,例如由於可以分解爲下式 (現的個數)=(的個數)+ ( ' 本紙张尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁)
、1T 經濟部中央標隼局員工消費合作社印製 -37 - 經濟部中央榡隼局貝工消費合作社印製 Α7 ______Β7_ 五、發明説明(35 ) 〇,—,1,的個數) ’因而結果是成立下式的關係 (的個數)一("1' —的個數 ) $ m / 4 ’輸出僅有2位元,可將雜訊減低1/4。 旗標資訊F 1,係爲定義是否反轉第0群體;旗標資 2,係爲定義是否反轉第1群體。F 1信號反轉全資 料時形成爲"1,,除此之外形成爲,0,《F2/不反 轉全資料,只部分反轉第1群體時或是反轉全資料時,由 &在前處理進行第1群體的部分反轉的2種方式,形成爲 ' 1 # ,所以如第20圖,形成爲F2 <=XOR (F1 ’F2)。輸入緩衝器,係爲對於第1的各種群體,旗標 位元爲、時,由於反轉群體資料,因而復元原來的資 料。 1 5實施形態> 第2 1圖係爲表示本發明第1 5實施形態與第2 〇 圖相異之點,係爲在全位元資較多時,設爲反轉旗 檩,反轉全m位元資料全體。在全位元、〇 ’資料較多時,設爲反轉旗標F1 = 0,全1〇位元資料原 樣的輸出。即是必須使·〇,資料增多。 本國國家標準(CNS ) A4规格(210X297公着T ---- ' -38 - (請先閲讀背面之注意事項再填寫本頁) "
、1T 經濟部中央標準局員工消费合作社印裝 317659 A7 B7 五、發明説明(36) 以本實施形態,前述的效果,成立下式的關係 ('1'的個數)-("0'的個數) fm/2 ,並且由於成立下式的關係 (、1"的個數)一(’0^"的個數)< =0 ,因而成立下式 _ -m/2S( '1^的個數)一('0_的個數)$ 0 。如上述,此式以現输出,前输出信號成立,則結果是, 與第2 0圖同樣地,成立下式的關係
I 的個數)一(,1,—的個數 I ^ m / 4 ,輸出僅有2位元,可以將雜訊減低1/4。 1 6實施形態〉 第2 2圖係爲表示本發明第1 6實施形態。本實施形 態係爲改良第2 0圇提昇處理速度之形態。 本纸悵尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 衮 訂· -39 - 3^659 A7 經濟部中央標準局貝工消費合作社印装 I----- B7 五、發明説明 ( 37 ) 1 以 第 0 t 第 1 » 2 個 群 體的 兩 者 > 1 .或 是 % 0 m 1 I 資料 不 能 白 由 支 配 » 在出 現 爲了 反 轉第 1 資 料 之 旗標 信 號 1 1 F 1 的 結 果 之 .W. 刖 以 不 是 部 分的 反 轉 第 1 資 料 時 的 情 況 之 1 1 I 兩者 > 判 斷在 全 位 元 0 離 資料較 多 或 是 % 1 難 資 料 較 多 請 先 Μ 1 1 ,以 F 1 的 結 果 用 多 工 轉換器 選 擇 其 中 1 個 0 其 後 9 用 讀 背 1 1 多工 轉 換 器 所 選 擇 的 » 在 全 位元 0 • 資 料 若 能 支 配 > 則 去 1 1 反轉 全 位 元 » 通 常 1 資 料若 是 爲能 支 配 的 1 則減 少 處 事 項 1 1 理時 間 且 具 有 與 第 2 0 圖 同樣 的 雜 訊 減 低 效 果 0 再 填 寫 本 袈 頁 1 I <第 、/ 1 7 實 施 形 態 > 1 1 I V 第 2 3 圖 係 爲 表 示 本 發 明第 1 7 實 施 形 態 〇 本 實 施 形 1 1 I 態係 爲 改 良 第 2 1 圖 提 昇 處 理速 度 之 形 態 0 1 訂 I 以 第 0 第 1 2 個 群體的 兩 者 % 1 ft 或 是 0 • 1 1 資料 不 能 白 由 支 配 在 出 現 爲了 反 轉 第 1 資 料 之 旗 標 信 號 1 1 F 1 的 結 果 之 前 t 判 斷在 全 位元 0 資 料 較 多 或 是 1 1 1 '資 料 較 多 以 F 1 的 結 果 ,用 多 工 轉 換 器 選 擇 其 中 1 個 I 。其 後 用 多 X 轉 換 器 所 選 擇的 在 全 位 元 % 1 資 料 若 1 I 能支 配 則 反 轉 全 位 元 通 常' 0 • 資 料 若 是 爲 能 支 配 的 1 1 I ,則 減少 處 理 時 間 且 具 有與第 2 1 圖 同 樣 的 雜 訊 減 低 效 1 1 果。 1 1 1 <\^ 1 8 實 施 形 態 > 1 1 1 第 2 4 圖 表 示 本 發 明 第 18 實 施 形 態 0 本 實 施 形 態 爲 1 I 第2 3 圖 的 方 式 之 變 形 表 不在 多 工 轉 換 器 之 刖 > 插 入 全 1 1 本紙張尺度適用中國國家標準(CNS)A4規格( 210X297公釐)_ 4() A7 B7 五、發明説明(祁) 位元資料反轉電路之情況。 第1 9實施形態> 第2 5圓係爲表示本發明第1 9實施形態。在本實施 形態’對於第1 2圖的形態之部分資料反轉處理後的資料 ’將此反轉處理後全位元的資料,本次輸入至m位元的比 較電路:電路A,在全位元資料較多時,設爲反轉 旗標F 1 =,反轉全m位元資料全體。在全位元, 1,資料較多時,設爲反轉旗標Fl =,〇,·,全m位元 資料原樣的輸出。即是必須使、資料增多。 以本實施形態,前述的效果,成立下式的關係 ("1,的個數)一(、0,的個數)Sm/4 ,並且由於成立下式的關係 (,1,的個數)一("0,的個數)>=0 經濟部中央標準局員工消費合作社印聚 (請先閲讀背面之注意事項再填寫本頁) ,結果是成立下式的關係 I "1,的個數)—("1,—的個數 ) ^ m / 8 ,輸出只有4位元,雜訊可以減低1/8。作爲旗檩資訊 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -41 - 317659 A7 ________B7___ 五、發明説明(39 ) ,旗標資訊F 1 = "1,時,即是全位元反轉時,前處理 的結果F2,F3,F4之旗標資訊也反轉即可。 以本實施形態,在m位元資料n群體的情況,以n位 元旗標資訊,雜訊可以減低1/2 η。 第2 0實施形態> 第2 6圖係爲表示本發明第2 0實施形態·β在本實施 形態’對於第1 2圖的形態之部分資料反轉處理後的資料 ,將此反轉處理後全位元的資料,本次輸出至„1位元的比 較電路:電路A,在全位元、1〃資料較多時,設爲反轉 旗標F 1 = ,反轉全m位元資料全體。在全位元、 0,資料較多時,設爲反轉旗標F1=,〇·,全m位元 資料原樣的輸出。即是必須使、〇,資料增多。 以本實施形態,前述的效果,成立下式的關係 (請先閱讀背面之注意事項再填寫本頁) 數 個 的 數 個 的
m. VII 4 經濟部中央榡準局員工消費合作社印製 係 關 的 式 下 立 成 於 由 且 並 數 個 的 數 個 的 ο II < 係 關 的 式 下 立 成 是 果 結 以 所 數 個 的 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) 0 '的個數 經濟部中央棟準局員Η消費合作社印袈 Α7 Β7 五、發明説明(40 ) ) ^ m / 8 ’輸出僅是4位元,與第2 5圖同樣地,雜訊可以減低1 /8 ·作爲旗標資訊,係爲旗標資訊Fl = "1"時,即 全位元反轉時,前處理的結果F2,F3,F.4的旗標資 訊也反轉即可。 以本實施形態,在m位元資料,η群體時,以η位元 旗檩資訊,雜訊可以減低1/2 η。 \y實施形態之作用效果) 第2 7圖係爲表示本發明的效果之圇,橫軸表示旗標 信號數:縱軸表示將過去方式的雜訊量設爲1時的雜訊量 。在本發明(第1圖,第11〜13圖),以η — 1位元 旗標’雜訊減低1/2η。然而在全資料、1"資料較多 或是'^0〃資料較多,在只有反轉全資料的功能,使雜訊 成爲1/2以下較爲困難。如第2 0〜26圖,組合部分 資料反轉與全資料後會有最大限的雜訊減低效果· 4 2 1實施形態> 第2 8圖係爲表示本發明第2 1實施形態。在於第1 〜第2 0實施形態,施予並聯動作與未作任何動作的過去 方式比較’處理時間分的額外消耗無法避免·在於第2 8 圖,'電路1#係爲表示第1圖至第2 6圖的输出側之資 料處理電路,備有複數個、電路1·,並聯處_理複數個、 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 Λ -43 - 317659 A7 B7 經濟部中央標準局貝工消費合作社印策 五、 發明説明(41 1 電 路 1 的 處 理 用 以 多 工 轉換 器 時 分 割 處 理 結 果 的 資 料 1 1 與 旗 標 資 訊 輸 出 I / 0 0 输入 側 » 也 是 用 多 工 轉 換 器 以 1 | 時 分 割 回 復 在 % 電 路 2 (第 1 圖 第 2 6 ΓΒ1 .圖 的 输 入 側 1 1 之 資 料 處 理 ) 以 並 聯 處 理 復 元資 料 〇 請 先 1 1 I 在本 實 施 形 態 以 此 並 聯處 理 資 料 處 理 時 間 可 以 短 Pw 讀 背 1 1 1 縮 1 / 4 〇 以 此 方 式 且 以 K 個並 聯 處 理 時 間 可 以 短 縮 1 之 注 告 1 1 / K 〇 事 項 1 I 再 1 填 寫 本 暮 第 2 2 實 施 形 態 > 頁 1 I 第 2 9 圖 係 爲 表 示 本 發 明第 2 2 實 施 形 態 〇 第 1 4 圖 1 1 I 第 1 7 圓 表 示 第 1 第 1 1〜 1 3 圖 的 形 態 之 應 用 例 1 1 I 但 同 樣 地 9 第 2 9 ( a ) (C ) 圖 係 爲 表 示 第 2 0 1 訂 1 2 8 圖 的 實 施 形 態 之 應 用 例 時的 實 施形 態 〇 第 2 9 ( a ) 1 1 圖 係 爲 表 示 在 m 位 元 資 料 η位 元 旗標 的 情 況 〇 C Ρ u 等 1 1 具 備本發 明 的 輸 入 輸出 電 路 ;記億體 側 具 備 ( m + η ) 位 1 i 元 之 過 去 的 輸 出 電 路 從 C P U 資 料 傳 送 至 記 憶 體 時 記 1 憶 體 側 原 樣 的 記億 資 料 處 理 後的 資 料 及 旗 標 資 料 從 記 憶 1 | 體 資 料 傳 送 至 C P U 時 原 樣的 傳 送 所 記 憶 的 資 料 及 旗 挪 僚 1 I 資 訊 0 1 1 I 第 2 9 ( b ) 圖 係 爲 用 以C P U 等 與 記 憶 體 等 間 的 資 1 1 I 料 傳 送 在 兩 者 的 晶 片 具 有本發 明 之 輸 入 輸 出 電 路 0 ( a 1 1 ) ( b ) 的 其 中 一 方 雜 訊都 可 以 減 低 1 / •2 η 0 第 1 1 2 9 ( C ) 圖 係 爲 第 2 9 ( b ) 圖 的 變 形 例 t 表 示 匯 流排 1 1 寬 度 相 異 的 晶 片 間 之 連 接 例 •即 是 ύκ 1 2 8 位 元 資 料 » 表 1 1 本紙张尺度適用中國國家標準(CNS)A4規格( 210X297公釐)_ “ \β> 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明(β) 示4位元旗標之例,雜訊減低1/8的情況之例。 然而,本發明不限於上述過各實施形態,只要不脫離 重點的範圍下,可以種種變形而實施。 〔發明之效果〕 如上述,依據本發明在於m多位元的輸出裝置,將內 部資料及內部輸出電路區分成η種類的群體*由於從m位 元的資料在各群體當中使其維持決定是否反轉全內部資料 的功能•不太增加I /0線數與输出緩衝數,且不使其降 低输出的動作,同時開關多位元的I /0,就可以大幅減 低流至電源端腳之消耗電流的峰值,將電源線’的寄生感應 所形成電源線的搖動抑制1/n,1/2 η成爲可能。 〔圖面之簡單說明〕 隱体爲表示第1實施形態之輸入輸出裝置圖 2 爲爲了說明第2實施形態而表示第1圖的比 較電路之 第3圚係爲爲了說明第3實施形態而表示用類比電路 實現第1圖的比較電路之例圖。 # 係爲爲了說明第4實施形態而表示.第3圖的詳 細電路:議|圖。 ,m 係爲表示第3實施形態之控制電路的構成例與 動作時g圖。 6圖係爲爲了說明第5實施形態而表示第3圖的詳 本紙張尺度賴中關家標準(CNS ) A4規格(21()><297讀)^ -45 - (讀先閲讀背面之注意事項再填寫本頁)
民躊MMj) 4ML B7 經濟部中央揉準局—工消费合作社印裝 五、發明説明(43 ) 細電路之別種例圖。 第7圖(a ) —( c )係爲表示第5實施形態之控制 電路的構成例與動作時間及閂鎖電路的構成例之圖。 第8BI係爲表示第6實施形態之比較電路的構成例圖 〇 第9 11係爲表示第7實施形態之比較電路的構成例圖 〇 第1 0圖(a ) -( c)係爲爲了說明第8實施形態 而表示資料反轉電路之例圖。 第11圚係爲表示第9實施形態之输入出電路之圖。 第12圖係爲表示第1〇實施形態之输入出電路之圖 〇 第13圖係爲表示第11實施形態之輸入出電路之圚 〇 第14圖(a) ,(b)係爲爲了說明第12實施形 態而表示晶片間的資料連接之例圓。 第15圖(a) ,(b)係爲爲了說明第13實施形 態而表示晶片間的資料連接之別種例圓。 第16圆(a) ,(b)係爲爲了說明第13實施形 態而表示晶片間的資料連接之別種例圖。 第17圖係爲爲了說明第13實施形態而表示晶片間 的資料連接之其他例圖。 第18圖(a) —(c)係爲表示本發明與過去例之 模擬波形之圖。 請先聞讀背面之注^^項-^毛寫本頁) .裝.
•IT 線 本紙張尺度適用中國國家標準(CNS ) Α4规格(210X297公釐) -46 - .i: v- Ji A7 B7 經濟部中央橾準局員工消費合作社印製 五、發明説明(44 ) 第1 9圖係爲表示本發明與過去例之電源雜訊的I / ◦數依存性圖。 第2 0圖係爲表示第1 4實施形態之输入出電路之圇 〇 第21圖係爲表示第15實施形態之輸入出電路之圖 〇 第2 2圖係爲表示第1 6實施形態之输入出電路之圓 〇 第2 3圖係爲表示第1 7實施形態之输入出電路之圖 〇 第2 4圖係爲表示第1 8實施形態之输入出電路之圖 〇 第2 5圖係爲表示第1 9實施形態之输入出電路之圖 〇 第2 6圖係爲表示第2 0實施形態之输入出電路之圖 〇 第2 7圖係爲表示本發明的效果之圖,橫軸表示旗標 信號數,縱軸表示將過去方式的雜訊置設爲1時的雜訊量 〇 第2 8圖係爲表示第2 1實施形態的晶片間之連接例 圖· 第29圖(a)_(c)係爲表示第22實施形態的 晶片間之資料連接例圖。 第3 0圖係爲表示過去的输入出裝置之圖· 請先閲讀背面之注意事項寫本頁) -裝· 、,τ 線 本紙張尺度適用中國國家揉準(CNS ) A4规格(210 X 297公釐) -47 - / fr - ^ 十i卜 \ . 1 ^1. L-» A7 B7 經濟部中央橾準局貝工消費合作社印«. 五、發明説明(45 ) 第31ffl(a) ’ (b)係爲表示過去的输出裝置之 構成例圚。 〔圖號說明〕 m:資料位元寬度 η:本發明的群髖個數 電路A :比較資料個數與,〇,資料個數之電 路 P i :電路A的输出 F i :第i群髖的資料反轉旗標 D k :第k的資料 /Dk:第k的反轉資料 W,Wi :電晶體的通道寬度 SE,/SE :感應控制信號 EQL,/EQL :平衡控制信號 R:電晶體的等價阻抗 DVALID:資料確定信號 LC ’ /LC .問鎖信號 VddQ,Vs sQ :輸出驅動髦路專用電源線 I / 0 :输入出線 L i :寄生感應 Dout ,/Dout:输出線 C i :電容器 (請先閱讀背面之注意事項^¾寫本頁) 寫太
L Γ 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X 297公釐) ^
Claims (1)
- A8 B8 C8 D8 夂、申請專利範圍 第86 1 0 1 1 35號專利申請案 中文申請專利範圍修正本 (請先閱讀背面之注意事項再填寫本頁) 民國86年8月修正 1 ·—種輸出裝置,係爲具備m位元的晶片內部資料 線’及將道些內部資料線的各資料分別輸出至m個的外部 輸出端腳之m個的晶片內部輸出電路等之输出裝置;其特 徵爲: 前述內部資料線及內部輸出電路被分割爲η種類的群 體,從m位元的資料對於各群體判斷是否反轉全資料之功 能電路,至少在η - 1種類的群體之各內部資料線與對應 於該內部資料線的各输出電路之間,設置從前述功能電路 的輸出結果執行是否反轉位元全部的內部資料之電路,前 述至少對於η - 1種類的各群體設置將資料是否反轉過输 出至外部输出端腳之反轉有無输出電路。 2. —種輸入裝置,係爲具備輸入m個的外部输入端 腳的各個資料之m個的输入電路,及載入這些输入電路的 經濟部中央棵準局貝工消费合作社印製 各資料之m位元的晶片內部資料線等之輸入裝置;其特徴 _ 蹄 . 前述內部資料線及輸入電路係爲被分割成η種類的群 體,至少在η- 1種類的群體之各內部資料線與各输入電 路之間,設置選擇執行是否反轉位元全部的內部資料,且 至少對於η - 1種類的群體設置從外部输入端腳輸入指定 是否反轉的資訊之反轉有無輸入電路。 3. —種輸出入裝置,其特徵爲具備: 本紙張尺度逍用中困國家梯準(CNS ) A4規格(210X297公釐) 317659 A8 B8 C8 D8 六、申請專利範圍 (請先Μ讀背面之注意事項再填寫本頁) 具有m位元的晶片內部資料線,及將這些內部資料線 的各資料分別输出至m個的外部输出端腳之m個的晶片內 部輸出電路等;將前述內部資料線及內部输出電路分割成 π種類的群體,具有從m位元的資料對於各群體判斷是否 反轉全資料之功能電路,至少在η - 1種類的群體之各內 部資料線與對應於該內部資料線的各输出電路之間,設置 從前述功能電路的输出結果執行是否反轉位元全部的內部 資料之電路,且前述至少對於η - 1種類的各群體設置將 是否反轉過資料输出至反轉檢出用外部输出端腳的反轉有 無輸出電路之输出裝置:及 經濟部中央標準局負工消費合作社印裝 具有輸入m個的外部输入端腳的各個資料之m個的输 入電路,及載入這些輸入電路的各資料之m位元的晶片內 部資料線等,將前述內部資料線及输入電路分割成η種的 群體,至少在η _ 1種類的群體之各內部資料線與各输入 電路之間,設置選擇執行是否反轉位元全部的內部資料之 功能電路,且前述至少對於η -種類的.各群體設置從被連 接至前述反轉檢出用外部輸出端腳的反轉檢出用外部输入 端腳输入指定資料是否反轉的資訊之反轉有無输入電路而 形成之輸入裝置。 本紙張尺度逍用中國國家梯率(CNS ) Α4規格(210X297公釐)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP82696 | 1996-01-08 | ||
JP28249796A JP3346999B2 (ja) | 1996-01-08 | 1996-10-24 | 入出力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW317659B true TW317659B (zh) | 1997-10-11 |
Family
ID=26333919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW086101135A TW317659B (zh) | 1996-01-08 | 1997-01-31 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5931927A (zh) |
JP (1) | JP3346999B2 (zh) |
KR (1) | KR100209535B1 (zh) |
TW (1) | TW317659B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11008707B2 (en) | 2017-08-31 | 2021-05-18 | Seiko Epson Corporation | Sheet manufacturing apparatus, sheet manufacturing system, control method of a sheet manufacturing apparatus, and sheet manufacturing method |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100272171B1 (ko) * | 1998-08-19 | 2000-12-01 | 윤종용 | 저전류 동작 출력 회로 및 입출력 시스템과이를 이용한 데이터입출력 방법 |
JP2002108522A (ja) * | 2000-09-26 | 2002-04-12 | Internatl Business Mach Corp <Ibm> | データ転送装置、表示装置、データ送出装置、データ受取装置、データの転送方法 |
US6721918B2 (en) * | 2000-12-29 | 2004-04-13 | Intel Corporation | Method and apparatus for encoding a bus to minimize simultaneous switching outputs effect |
US7149955B1 (en) * | 2001-03-07 | 2006-12-12 | Marvell International Ltd. | Encoding and decoding apparatus and method with hamming weight enhancement |
JP2002366419A (ja) * | 2001-06-07 | 2002-12-20 | Mitsubishi Electric Corp | データ処理装置およびデータ処理方法 |
DE10145722A1 (de) * | 2001-09-17 | 2003-04-24 | Infineon Technologies Ag | Konzept zur sicheren Datenkommunikation zwischen elektronischen Bausteinen |
US6671212B2 (en) | 2002-02-08 | 2003-12-30 | Ati Technologies Inc. | Method and apparatus for data inversion in memory device |
JP3809124B2 (ja) * | 2002-04-01 | 2006-08-16 | 株式会社東芝 | 半導体集積回路 |
KR100546335B1 (ko) * | 2003-07-03 | 2006-01-26 | 삼성전자주식회사 | 데이터 반전 스킴을 가지는 반도체 장치 |
JP2004080553A (ja) * | 2002-08-21 | 2004-03-11 | Nec Corp | データ出力回路及びデータ出力方法 |
KR100459726B1 (ko) * | 2002-10-05 | 2004-12-03 | 삼성전자주식회사 | 멀티-비트 프리페치 반도체 장치의 데이터 반전 회로 및데이터 반전 방법 |
ITBG20020014U1 (it) * | 2002-12-10 | 2004-06-11 | Benetton Group S P A Ora Benetton Trading Usa In | Struttura di appendiabiti con gancio ad altezza variabile. |
US6992506B2 (en) * | 2003-03-26 | 2006-01-31 | Samsung Electronics Co., Ltd. | Integrated circuit devices having data inversion circuits therein with multi-bit prefetch structures and methods of operating same |
JP4505195B2 (ja) * | 2003-04-01 | 2010-07-21 | エイティアイ テクノロジーズ インコーポレイテッド | メモリデバイスにおいてデータを反転させるための方法および装置 |
JP4492928B2 (ja) * | 2003-12-08 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | データ伝送装置 |
US20050132112A1 (en) * | 2003-12-10 | 2005-06-16 | Pawlowski J. T. | I/O energy reduction using previous bus state and I/O inversion bit for bus inversion |
KR100518604B1 (ko) * | 2003-12-13 | 2005-10-04 | 삼성전자주식회사 | 데이터의 독출 간격에 따라 반전 처리 동작을 수행하는반도체 장치의 데이터 반전회로 및 데이터 반전방법 |
JP4632707B2 (ja) * | 2004-07-13 | 2011-02-16 | 富士通セミコンダクター株式会社 | 半導体装置及びバスシステム |
US7523238B2 (en) * | 2005-06-30 | 2009-04-21 | Teradyne, Inc. | Device and method to reduce simultaneous switching noise |
US8318253B2 (en) * | 2006-06-30 | 2012-11-27 | Asml Netherlands B.V. | Imprint lithography |
JP2008165494A (ja) * | 2006-12-28 | 2008-07-17 | Fujitsu Ltd | 信号制御回路および信号制御装置 |
US8225017B1 (en) * | 2007-10-17 | 2012-07-17 | Marvell International Ltd. | Method and apparatus for reducing power supply introduced data dependent jitter in high-speed SerDes transmitters |
US8064269B2 (en) * | 2008-05-02 | 2011-11-22 | Micron Technology, Inc. | Apparatus and methods having majority bit detection |
JP5289855B2 (ja) * | 2008-08-07 | 2013-09-11 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP4893777B2 (ja) * | 2009-05-11 | 2012-03-07 | ソニー株式会社 | 記録装置、記録方法、再生装置、再生方法、記録媒体 |
JP5314612B2 (ja) | 2010-02-04 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP5726425B2 (ja) * | 2010-03-04 | 2015-06-03 | エイティアイ テクノロジーズ インコーポレイテッド | メモリデバイスにおいてデータを反転させるための方法および装置 |
US9270417B2 (en) * | 2013-11-21 | 2016-02-23 | Qualcomm Incorporated | Devices and methods for facilitating data inversion to limit both instantaneous current and signal transitions |
CN104714902B (zh) * | 2013-12-12 | 2018-08-14 | 华为技术有限公司 | 一种信号处理方法及装置 |
JP6358840B2 (ja) * | 2014-04-24 | 2018-07-18 | シャープ株式会社 | 電動粉挽き機 |
CN112181710B (zh) * | 2020-09-11 | 2022-03-29 | 厦门大学 | 一种基于比特翻转的固态盘数据存储方法和装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4470112A (en) * | 1982-01-07 | 1984-09-04 | Bell Telephone Laboratories, Incorporated | Circuitry for allocating access to a demand-shared bus |
US5200979A (en) * | 1991-06-06 | 1993-04-06 | Northern Telecom Limited | High speed telecommunication system using a novel line code |
JPH06202775A (ja) * | 1993-01-06 | 1994-07-22 | Fujitsu Ltd | バスインタフェース回路 |
DK97393A (da) * | 1993-08-27 | 1995-02-28 | Gregers Lystager | Apparat til slibning af tandlægeinstrumenter |
-
1996
- 1996-10-24 JP JP28249796A patent/JP3346999B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-06 US US08/779,033 patent/US5931927A/en not_active Expired - Fee Related
- 1997-01-07 KR KR1019970000161A patent/KR100209535B1/ko not_active IP Right Cessation
- 1997-01-31 TW TW086101135A patent/TW317659B/zh active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11008707B2 (en) | 2017-08-31 | 2021-05-18 | Seiko Epson Corporation | Sheet manufacturing apparatus, sheet manufacturing system, control method of a sheet manufacturing apparatus, and sheet manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
US5931927A (en) | 1999-08-03 |
JP3346999B2 (ja) | 2002-11-18 |
KR100209535B1 (ko) | 1999-07-15 |
JPH09251336A (ja) | 1997-09-22 |
KR970060485A (ko) | 1997-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW317659B (zh) | ||
US6243779B1 (en) | Noise reduction system and method for reducing switching noise in an interface to a large width bus | |
US10366045B2 (en) | Flash controller to provide a value that represents a parameter to a flash memory | |
US7868790B2 (en) | Single ended pseudo differential interconnection circuit and single ended pseudo differential signaling method | |
TW316959B (en) | Circuit and method of low-power-consumption binary signal transmission interface | |
US20060104124A1 (en) | Dual-edge triggered multiplexer flip-flop and method | |
US20090097338A1 (en) | Memory Device Receiver | |
JPH0463573B2 (zh) | ||
CN101233732A (zh) | 高速驱动器均衡 | |
JPH10117127A (ja) | 論理記憶回路及び論理回路 | |
US7079055B2 (en) | Low-power serializer with half-rate clocking and method | |
KR101959825B1 (ko) | 3레벨 전압모드 송신기 | |
TW308695B (en) | Output buffer list | |
EP1410588B1 (en) | Communication system, multilevel signal and mulitlevel signal driver using equalization or crosstalk cancellation | |
US6388503B1 (en) | Output buffer with charge-pumped noise cancellation | |
JPS60174522A (ja) | 論理回路 | |
JP3484066B2 (ja) | データ伝送システム | |
JPH09510586A (ja) | クロック振幅の低減された低損失集積回路 | |
KR100300050B1 (ko) | 비동기센싱차동로직회로 | |
TW483116B (en) | Semiconductor integrated circuit device | |
EP1094396A2 (en) | Bus system suitable for increasing transmission speed | |
JP3955166B2 (ja) | 信号伝送システム、信号伝送方法、および、トランシーバ回路 | |
EP3912046B1 (en) | High-voltage and low-voltage data paths of a hybrid output driver | |
TW436704B (en) | Multi-bit current-mode communication system | |
RU2236696C1 (ru) | Устройство сравнения на кмдп транзисторах |