JP3955166B2 - 信号伝送システム、信号伝送方法、および、トランシーバ回路 - Google Patents
信号伝送システム、信号伝送方法、および、トランシーバ回路 Download PDFInfo
- Publication number
- JP3955166B2 JP3955166B2 JP27469399A JP27469399A JP3955166B2 JP 3955166 B2 JP3955166 B2 JP 3955166B2 JP 27469399 A JP27469399 A JP 27469399A JP 27469399 A JP27469399 A JP 27469399A JP 3955166 B2 JP3955166 B2 JP 3955166B2
- Authority
- JP
- Japan
- Prior art keywords
- driver
- signal
- transceiver circuit
- compensation voltage
- receiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bidirectional Digital Transmission (AREA)
- Dc Digital Transmission (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩチップ間や同一チップ内の複数の素子や回路ブロック間、或いは、ボード間や匡体間における高速信号の伝送技術に関し、特に、高速信号を双方向に伝送する信号伝送システム、信号伝送方法、および、トランシーバ回路に関する。
【０００２】
近年、コンピュータやその他の情報処理機器を構成する部品の性能は大きく向上しており、例えば、ＤＲＡＭ（Dynamic Random Access Memory）等の半導体記憶装置やプロセッサ等の性能向上は目を見張るものがある。そして、この半導体記憶装置やプロセッサ等の性能向上に伴って、各部品或いは要素間の信号伝送速度を向上させなければ、システムの性能を向上させることができないという事態になって来ている。具体的に、例えば、ＤＲＡＭ等の主記憶装置とプロセッサとの間の信号伝送速度がコンピュータ全体の性能向上の妨げになりつつある。さらに、サーバと主記憶装置或いはネットワークを介したサーバ間といった匡体やボード（プリント配線基板）間の信号伝送だけでなく、半導体チップの高集積化並びに大型化、および、電源電圧の低電圧化（信号振幅の低レベル化）等により、ＬＳＩ（Large Scale Integration)チップ間の信号伝送や同一チップ内における素子や回路ブロック間での信号伝送においても信号伝送速度の向上が必要となって来ている。また、これらボード間や匡体間、或いは、ＬＳＩチップ間や同一チップ内の複数の素子や回路ブロック間における信号伝送では、信号線や配線パターン等の数低減して伝送路の使用効率を増加することが求められている。そして、より一層の高精度で双方向に高速の信号伝送が可能な信号伝送システム、信号伝送方法、および、トランシーバ回路の提供が要望されている。
【０００３】
【従来の技術】
図１は従来の信号伝送システムの一例を概略的に示す回路図である。図１において、参照符号８０１および８０３はトランシーバ回路、そして、８０２は信号伝送路（ケーブル）を示している。
図１に示されるように、従来の信号伝送システムは、トランシーバ回路８０１および８０３と、これらトランシーバ回路を繋ぐ信号伝送路８０２により構成されている。ここで、トランシーバ回路８０１は、一方のボードや匡体（例えば、サーバ）に設けられ、また、トランシーバ回路８０３は、他方のボードや匡体（例えば、主記憶装置）に設けられている。なお、例えば、信号伝送システムが１つのＬＳＩチップ内の回路ブロック間の信号伝送に適用される場合には、各トランシーバ回路８０１，８０３は、それぞれ異なる回路ブロック間に含まれることになる。また、各信号線（８２１，８２２；８２４，８２３）は、相補の信号線として描かれているが、いわゆるシングルエンドの信号線としてもよい。
【０００４】
各トランシーバ回路８０１，８０３は、それぞれドライバ８１１，８３１およびレシーバ８１２，８３２を有し、トランシーバ回路８０１のドライバ８１１は信号線（相補信号線）８２１，８２２を介してトランシーバ回路８０３のレシーバ８３２に繋がれ、さらに、トランシーバ回路８０３のドライバ８３１は相補信号線８２３，８２４を介してトランシーバ回路８０１のレシーバ８１２に繋がれている。
【０００５】
ところで、近年、ＬＳＩチップやボード間、或いは、匡体間等のデータ伝送量の増大は著しく、それに対応するために１つの端子（ピン）当たりの信号伝送速度を増大させる必要がある。この信号伝送速度の増大は、例えば、ピン数の増加によるパッケージコストの上昇を避けるためであり、その結果、最近ではこれらＬＳＩ間等の信号伝送速度は、１Ｇｂｐｓを超えるようになって来ており、将来（例えば、３〜８年程度後）には４Ｇｂｐｓ〜１０Ｇｂｐｓ程度の極めて高い値になることが予想される。
【０００６】
しかしながら、このような１Ｇｂｐｓを超えるような高速の信号伝送においては、例えば、サーバと主記憶装置との信号伝送においては、伝送路の表皮効果による高周波成分の損失や、寄生インダクタおよび寄生容量等の影響による高周波成分の反射等により、信号伝送路の帯域に制限が生じる。この信号伝送路の帯域制限は、例えば、芯線の太いケーブルを使うことで緩和することができるが、大容量の信号（データ）伝送で多数の信号線を並列に束ねる場合等には、ケーブル束の太さにも限界があるため、ケーブルの太さも制限されることになる。
【０００７】
すなわち、図１に示すような従来の信号伝送システムは、大容量の信号伝送を行うには、多くのピンおよび信号線を必要とするだけでなく、各信号線の太さによる制限等のために信号伝送路の最大長も制限されることになっていた。
【０００８】
【発明が解決しようとする課題】
ところで、従来、信号線の本数を減らすことのできる信号伝送方法として双方向伝送技術が知られている。この双方向の信号伝送技術を適用し、正確な信号伝送（判定）を可能とする信号伝送システムとして、例えば、M. Haycock et al., "A 2.5 Gb/s Bidirectional Signaling Technology", Hot Interconnects Symposium V, pp.149-156, August 21-23, 1997 が提案されている。図２は従来の信号伝送システムの他の例を概略的に示す回路図であり、この M. Haycock et al.により提案された信号伝送システムを示すものである。
【０００９】
図２において、参照符号９０１および９０３はトランシーバ回路、そして、９０２は信号伝送路（ケーブル）を示している。図２に示されるように、従来の信号伝送システムは、トランシーバ回路９０１および９０３と、これらトランシーバ回路を繋ぐ信号伝送路９０２により構成されている。
各トランシーバ回路９０１，９０３は、それぞれドライバ（定電圧ドライバ）９１１，９３１、レシーバ（差動アンプ）９１２，９３２、セレクタ９１３，９３３、および、２種類の参照電圧（１／４・Ｖｄｄおよび３／４・Ｖｄｄ）を生成する複数の抵抗Ｒ１，Ｒ２を有している。ドライバ９１１および９３１は、信号線９２１を介して繋がれており、双方向の信号伝送を行うようになっている。信号線（参照電圧線）９２２および９２３の両端は、それぞれ抵抗分割されて所定の電圧（例えば、参照電圧線９２２には１／４・Ｖｄｄ、また、参照電圧線９２３には３／４・Ｖｄｄ）が与えられ、各セレクタ９３３に２種類の参照電圧（１／４・Ｖｄｄおよび３／４・Ｖｄｄ）を印加するようになっている。
【００１０】
この図２に示す信号伝送システムは、例えば、一方のトランシーバ回路９０１のドライバ９１１が低レベル『Ｌ』（Ｖｓｓ：０ボルト）を出力する時には、セレクタ９１３により１／４・Ｖｄｄの参照電圧が選択されてレシーバ（差動アンプ）９１２に印加される。レシーバ９１２は、１／４・Ｖｄｄの参照電圧と、信号線９２１を介して供給される他方のトランシーバ回路９０３のドライバ９３１の出力を判定する。すなわち、一方のドライバ９１１の出力が低レベル『Ｌ』の場合において、他方のドライバ９３１の出力も低レベル『Ｌ』ならば、論理的に、信号線９２１の電位（レシーバ９１２の入力電位）は低レベル『Ｌ』（Ｖｓｓ：０ボルト）となり、また、他方のドライバ９３１の出力が高レベル『Ｈ』（Ｖｄｄ）ならば、論理的に、信号線９２１の電位は１／２・Ｖｄｄになる。このように、図２の信号伝送システムは、ドライバ９１１の出力が低レベル『Ｌ』の場合、レシーバ９１２の入力は０〜１／２・Ｖｄｄの範囲で変化することになるため、その中間の１／４・Ｖｄｄの参照電圧と比較（差動増幅）することにより、他方のドライバ９３１（他方のトランシーバ回路９０３）からの信号レベルを正しく判定するようになっている。
【００１１】
さらに、例えば、一方のトランシーバ回路９０１のドライバ９１１が高レベル『Ｈ』（Ｖｄｄ）を出力する時には、セレクタ９１３により３／４・Ｖｄｄの参照電圧が選択されてレシーバ９１２に印加される。レシーバ９１２は、３／４・Ｖｄｄの参照電圧と、信号線９２１を介して供給される他方のトランシーバ回路９０３のドライバ９３１の出力を判定する。すなわち、一方のドライバ９１１の出力が高レベル『Ｈ』の場合において、他方のドライバ９３１の出力が低レベル『Ｌ』ならば、論理的に、信号線９２１の電位は１／２・Ｖｄｄとなり、また、他方のドライバ９３１の出力も高レベル『Ｈ』（Ｖｄｄ）ならば、論理的に、信号線９２１の電位はＶｄｄになる。このように、図２の信号伝送システムは、ドライバ９１１の出力が高レベル『Ｈ』の場合、レシーバ９１２の入力は１／２・Ｖｄｄ〜Ｖｄｄの範囲で変化することになるため、その中間の３／４・Ｖｄｄの参照電圧と比較することにより、他方のドライバ９３１からの信号レベルを正しく判定するようになっている。
【００１２】
しかしながら、この従来の双方向の信号伝送システムにおいて、例えば、一方のトランシーバ回路９０１のレシーバ９１２による他方のトランシーバ回路９０３のドライバ９３１の出力信号の判定は、ドライバ９３１の出力信号による電圧の変化がレシーバ９１２の入力に現れて選択された参照電圧との差電圧が十分になるまで、すなわち、信号レベルが確定するまで待つ必要がある。そして、この従来の双方向の信号伝送システムでは、送信信号の位相と受信信号の位相が大きくずれることは許されず（送信信号と受信信号とを同期させる必要があり）、その結果として、信号線（配線）の最大長に深刻な制限（例えば、１Ｇｂｐｓの時に約１０ｃｍ程度まで）を与えることになっていた。
【００１３】
本発明は、上述した従来の信号伝送技術における課題に鑑み、信号伝送路の使用効率を増加すると共に、より少ない数の信号線により高速の信号伝送を正確に行い、また、信号線の最大長を延ばすことのできる信号伝送システム、信号伝送方法、および、トランシーバ回路の提供を目的とする。
【００１４】
【課題を解決するための手段】
本発明の第１の形態によれば、信号伝送路に送信信号を出力するドライバと、前記信号伝送路の信号を受け取るレシーバと、前記伝送路の信号の前記送信信号に対する補償電圧を前記レシーバの信号判定タイミングを示すレシーバ位相コードに応じて発生し、前記補償電圧を前記レシーバに出力する補償電圧発生回路と、を備えることを特徴とするトランシーバ回路が提供される。
さらに、本発明の第１の形態によれば、入力信号を受け取り、該入力信号を信号伝送路に送信信号として出力するドライバと、前記信号伝送路の信号を受け取るレシーバと、前記入力信号を受け取り、該入力信号に応じた補償電圧を生成し、該補償電圧を前記レシーバに出力する補償電圧発生部と、を備え、前記補償電圧発生部は、前記ドライバと同じ回路構成を有し、且つ、前記ドライバと同じデータで駆動されることを特徴とするトランシーバ回路も提供される。
【００１５】
本発明の第２の形態によれば、第１のトランシーバ回路と、第２のトランシーバ回路と、該第１および第２のトランシーバ回路を繋ぐ信号伝送路とを備えた信号伝送システムであって、前記第１および第２のトランシーバ回路の少なくとも一方は、信号伝送路に送信信号を出力するドライバと、前記信号伝送路の信号を受け取るレシーバと、前記伝送路の信号の前記送信信号に対する補償電圧を前記レシーバの信号判定タイミングを示すレシーバ位相コードに応じて発生し、前記補償電圧を前記レシーバに出力する補償電圧発生回路と、を備えるトランシーバ回路であることを特徴とする信号伝送システムが提供される。
さらに、本発明の第２の形態によれば、第１のトランシーバ回路と、第２のトランシーバ回路と、該第１および第２のトランシーバ回路を繋ぐ信号伝送路とを備えた信号伝送システムであって、前記第１および第２のトランシーバ回路の少なくとも一方は、入力信号を受け取り、該入力信号を信号伝送路に送信信号として出力するドライバと、前記信号伝送路の信号を受け取るレシーバと、前記入力信号を受け取り、該入力信号に応じた補償電圧を生成し、該補償電圧を前記レシーバに出力する補償電圧発生部と、を備え、前記補償電圧発生部は、前記ドライバと同じ回路構成を有し、且つ、前記ドライバと同じデータで駆動されるトランシーバ回路であることを特徴とする信号伝送システムが提供される。
【００１６】
本発明の第３の形態によれば、信号伝送路に送信信号を出力するドライバ、および、前記信号伝送路の信号を受け取るレシーバを備え、前記伝送路の信号の前記送信信号に対する補償電圧を前記レシーバの信号判定タイミングを示すレシーバ位相コードに応じて発生し、前記補償電圧を前記レシーバに出力するようにしたことを特徴とする信号伝送方法が提供される。
［備考］
１．信号伝送路に送信信号を出力するドライバと、
前記信号伝送路からの受信信号を受け取るレシーバと、
前記ドライバに起因した干渉電圧を補償する補償電圧を発生し、該補償電圧を前記レシーバに供給する補償電圧発生回路とを備え、該補償電圧発生回路の出力レベルを前記送信信号と前記受信信号との位相関係に応じて制御して双方向の信号伝送を行うようにしたことを特徴とするトランシーバ回路。
【００１７】
２．項目１に記載のトランシーバ回路において、前記ドライバは、定電流ドライバであることを特徴とするトランシーバ回路。
３．項目２に記載のトランシーバ回路において、前記ドライバは、複数の定電流ドライバユニットを備えた第１のドライバユニット群と、複数の定電流ドライバユニットを備えた第２のドライバユニット群とを備え、該第１および第２のドライバユニット群を切り替えて順次送信信号を出力するようにしたことを特徴とするトランシーバ回路。
【００１８】
４．項目３に記載のトランシーバ回路において、前記各ドライバユニット群は、当該ドライバユニット群の複数の定電流ドライバユニットの動作状態を制御して前記送信信号のトランジェント特性を調整するようにしたことを特徴とするトランシーバ回路。
５．項目４に記載のトランシーバ回路において、該トランシーバ回路は、前記各ドライバユニット群を駆動するプリドライバを備え、該プリドライバは、該ドライバユニット群におけるドライバユニットの数をｎとして、ビットタイムＴの２倍を周期とする４ｎ相のクロックで駆動されるようになっていることを特徴とするトランシーバ回路。
【００１９】
６．項目１に記載のトランシーバ回路において、前記補償電圧発生回路は、前記ドライバと同じ回路構成を有し当該ドライバと同じデータで駆動されるレプリカドライバであり、該レプリカドライバの出力振幅およびトランジェント時間を制御する手段を備えていることを特徴とするトランシーバ回路。
７．項目６に記載のトランシーバ回路において、前記ドライバは複数のドライバユニットを備え、前記レプリカドライバは、該ドライバを構成する１つのドライバユニットと同様の構成とされていることを特徴とするトランシーバ回路。
【００２０】
８．項目７に記載のトランシーバ回路において、前記補償電圧発生回路は、さらに、前記レシーバの判定タイミングにおける補償電圧の精度を向上させるための補正信号を過去の出力ビットに応じて発生させる補正回路を備えていることを特徴とするトランシーバ回路。
９．項目１に記載のトランシーバ回路において、前記補償電圧発生回路は、前記ドライバが出力する送信信号の現在のビットおよび過去のビットのデータ系列、並びに、前記送信信号と前記受信信号との位相関係に応じて前記補償電圧を発生することを特徴とするトランシーバ回路。
【００２１】
１０．項目１に記載のトランシーバ回路において、前記補償電圧発生回路は、前記ドライバが出力する送信信号の現在のビットおよび過去のビットのデータ系列、並びに、前記送信信号と前記受信信号との位相差に依存した電圧レベルを発生する複数の補償電圧補正回路と、前記データ系列に応じて該複数の補償電圧補正回路の出力の１つを選択する選択回路とを備えていることを特徴とするトランシーバ回路。
【００２２】
１１．項目９または１０に記載のトランシーバ回路において、該トランシーバ回路は、さらに、実際の信号伝送に先立って、一方のドライバからテストパターンを送出し、他方のドライバでは出力電流レベルを零とした状態で、レシーバによる判定が『０』或いは『１』になる境界の補償電圧を決定する手段と、該決定された補償電圧を記憶する手段とを備え、該記憶された補償電圧を使用して実際の信号伝送を行うようにしたことを特徴とするトランシーバ回路。
【００２３】
１２．項目１に記載のトランシーバ回路において、現在も含めて過去のｎ個のビット系列の値により補償用オフセット値を決めるようにしたトランシーバ回路であって、該トランシーバ回路は、２n 種類の補償電圧に応じた２n 個のレシーバ回路と、実際のビット系列に応じたレシーバ回路の出力を選択する選択回路とを備えたことを特徴とするトランシーバ回路。
【００２４】
１３．項目１に記載のトランシーバ回路において、該トランシーバ回路は、前記ドライバ、前記レシーバ、或いは、該ドライバおよびレシーバの双方に対して設けられた前記信号伝送路の特性を補償するイコライズ回路を備え、前記補償電圧発生回路は、テストパターンを受信して同一側のドライバからの干渉値および反対側のドライバからの信号の符号間干渉が最小となるように調整する手段を備えたことを特徴とするトランシーバ回路。
【００２５】
１４．項目１〜１３のいずれか１項に記載のトランシーバ回路において、該トランシーバ回路は、さらに、前記ドライバの出力インピーダンスを一定に保つインピーダンス保持手段を備えていることを特徴とするトランシーバ回路。
１５．項目１〜１４のいずれか１項に記載のトランシーバ回路において、前記ドライバから出力される送出信号のトランジェント時間をビットタイムＴと同等にしたことを特徴とするトランシーバ回路。
【００２６】
１６．第１のトランシーバ回路と、第２のトランシーバ回路と、該第１および第２のトランシーバ回路を繋ぐ信号伝送路とを備えた信号伝送システムであって、前記第１および第２のトランシーバ回路の少なくとも一方は、項目１〜１５のいずれか１項に記載のトランシーバ回路であることを特徴とする信号伝送システム。
【００２７】
１７．信号伝送路に送信信号を出力するドライバ、および、該信号伝送路からの受信信号を受け取るレシーバを備え、該ドライバに起因した干渉電圧を補償する補償電圧を発生して該レシーバに供給する信号伝送方法であって、前記補償電圧のレベルを前記送信信号と前記受信信号との位相関係に応じて制御して双方向の信号伝送を行うようにしたことを特徴とする信号伝送方法。
【００２８】
１８．項目１７に記載の信号伝送方法において、前記補償電圧は、前記ドライバが出力する送信信号の現在のビットおよび過去のビットのデータ系列、並びに、前記送信信号と前記受信信号との位相関係に応じて発生されることを特徴とする信号伝送方法。
１９．項目１８に記載の信号伝送方法において、該信号伝送方法は、実際の信号伝送に先立って、一方のドライバからテストパターンを送出し、他方のドライバでは出力電流レベルを零とした状態で、レシーバによる判定が『０』或いは『１』になる境界の補償電圧を決定し、該決定された補償電圧を記憶し、そして、該記憶された補償電圧を使用して実際の信号伝送を行うようにしたことを特徴とする信号伝送方法。
【００２９】
２０．項目１７に記載の信号伝送方法において、前記ドライバから出力される送出信号のトランジェント時間をビットタイムＴと同等にしたことを特徴とする信号伝送方法。
図３は本発明に係るトランシーバ回路の原理構成を示すブロック回路図である。図３において、参照符号１および３はトランシーバ回路、そして、２は信号伝送路（ケーブル）を示している。図３に示されるように、本発明の信号伝送システムは、トランシーバ回路１および３と、これらトランシーバ回路を繋ぐ信号伝送路２により構成されている。
【００３０】
各トランシーバ回路１，３は、それぞれドライバ１１，３１、レシーバ１２，３２、および、補償電圧発生回路１３，３３を有している。なお、図３および以下の各実施例を示す図面では、相補信号線２１，２２による信号伝送が描かれているが、いわゆるシングルエンドの信号線による信号伝送とすることもできるのはいうまでもない。
【００３１】
図３から明らかなように、本発明のトランシーバ回路（信号伝送システムおよび信号伝送方法）では、まず、信号伝送路の使用効率を上げるために双方向伝送が適用される。すなわち、一方の側のトランシーバ回路１におけるドライバ１１の相補信号出力（Ｖ+,Ｖ-)は、一方の側のトランシーバ回路１におけるレシーバ１２の入力に接続されると共に、信号線２（２１，２２）を介して他方の側のトランシーバ回路３におけるドライバ３１の相補信号出力に接続される。
【００３２】
ところで、通常、１対１の信号伝送では、一時には一方向にしか信号を伝送することができず、また、１本の伝送路（信号伝送路）で双方向の信号伝送を行う場合には、ドライバとレシーバを切り替えて伝送を行っている。さらに、ドライバとレシーバの切り替え処理を行うことなく双方向の信号伝送が可能であれば、伝送路当たりの信号伝送速度を上げることができるが、これは、信号伝送路は本質的に一方向に信号を送っている場合にも反対方向に別の信号を送ることができる性質を持っているからである。もし、伝送路の両端で或る方向とそれと逆の方向の信号を分離する手段があれば、一本の伝送路で同時に両方向に信号を送ることができ、伝送路１本当たりでは従来の２倍の伝送速度を得ることができることになる。
【００３３】
本発明は、図３に示されるように、伝送路の一方の端（例えば、一方のトランシーバ回路１）で考えると、レシーバ１２に入る信号（Ｖ+,Ｖ-)は、同一の側のドライバ１１に起因する電圧の上に反対側のドライバ３１から送られた信号が重畳する形になっている。そこで、本発明のトランシーバ回路（例えば、トランシーバ回路１）では、補償電圧発生回路１３により同一側のドライバ１１に起因する電圧（干渉電圧）をオフセット電圧（Ｖoff+, Ｖoff-）としてレシーバ１２へ供給し、レシーバ１２では、受信波形からドライバ１１に起因する干渉電圧を除去することで双方向に同時に信号を伝送している場合でも正しく信号の受信（反対側のドライバ３１から送られた信号の判別）を行うようになっている。
【００３４】
すなわち、例えば、一方のトランシーバ回路１において、その一方側のドライバ１１がどのような信号（Ｖin）を送っているかは既知であるから、そのドライバ１１の出力に起因した干渉電圧（オフセット電圧：Ｖoff+, Ｖoff-）を補償電圧発生回路１３（基本的にはドライバと同一のものが使える）で発生し、レシーバ１２は、受信波形（Ｖ+,Ｖ-)から干渉電圧（Ｖoff+, Ｖoff-）を除去することで他方のトランシーバ回路３におけるドライバ３１の出力を正しく判定することができる。なお、他方のトランシーバ回路３におけるレシーバ３２の信号判定も同様である。
【００３５】
さらに、本発明では、前述した図２の従来の双方向信号伝送と異なり、受信信号の位相と送信信号の位相が任意のずれを持っていても正しく信号の判定を行うことができる。これは、後述するように、信号を判定するタイミングに正しい補償オフセット電圧を発生させる回路を用いることにより、どのようなタイミングでも受信が可能になるからである。
【００３６】
このように、本発明によれば、送出される信号と受信信号との間の位相関係が任意の値でよく、またその位相値も時間と共に変動することが許されるため、信号伝送路の距離に制約がなく、また、送信信号と受信信号とを完全に同期させる必要がないという利点がある。
【００３７】
【発明の実施の形態】
以下、本発明に係る信号伝送システム、信号伝送方法、および、トランシーバ回路の実施例を図面を参照して詳述する。
図４は本発明の第１実施例としてのトランシーバ回路におけるドライバを示す回路図であり、図３に示すトランシーバ回路１（３）におけるドライバ１１（３１）を示すものである。なお、図４では、ドライバ１１に入力する信号も相補信号（Ｖin+,Ｖin-)として描かれている。図４において、参照符号１１１および１１２はインバータ、１１３および１１５はＰチャネル型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）、そして、１１４および１１６はＮチャネル型ＭＯＳトランジスタ（ＮＭＯＳトランジスタ）を示している。
【００３８】
本第１実施例のドライバでは、出力段がプッシュプルのインバータとして構成されている。すなわち、正論理の入力信号Ｖin+ は、インバータ１１１を介してプッシュプルのインバータ（ＰＭＯＳトランジスタ１１３およびＮＭＯＳトランジスタ１１４）により信号伝送路２１へ伝えられ、また、負論理の入力信号Ｖin- は、インバータ１１２を介してプッシュプルのインバータ（ＰＭＯＳトランジスタ１１５およびＮＭＯＳトランジスタ１１６）により信号伝送路２２へ伝えられる。
【００３９】
なお、一方のトランシーバ回路（１）のドライバ１１の正論理の出力信号を伝える信号線２１は、他方のトランシーバ回路（３）のドライバ３１の正論理の出力に接続され、また、ドライバ１１の負論理の出力信号を伝える信号線２２は、ドライバ３１の負論理の出力に接続されている。さらに、一方のトランシーバ回路（１）において、ドライバ１１の出力（信号線２１，２２）は、レシーバ（１２）の入力に接続され、また、他方のトランシーバ回路（３）において、ドライバ３１の出力（信号線２１，２２）は、レシーバ（３２）の入力に接続されている。ここで、具体的に、ドライバ１１は、例えば、１．２５Ｇｂｐｓのデータ転送速度でＮＲＺ（ノンリターントゥゼロ：Non-Return to Zero）信号を信号線に送出する。
【００４０】
図５は本発明の第２実施例としてのトランシーバ回路におけるレシーバを示す回路図であり、図３に示すトランシーバ回路１（３）におけるレシーバ１２（３２）を示すものである。なお、図５において、参照符号１２１および１２２はＰＭＯＳトランジスタ、１２３〜１２８はＮＭＯＳトランジスタ、そして、１２０および１２９はＮＡＤＮゲートを示している。なお、参照符号Ｖcnは、ＮＭＯＳトランジスタ１２４および１２７のゲートに印加するバイアス電圧を示している。
【００４１】
図５に示されるように、レシーバ１２は、２つの差動増幅回路で構成され、通常の入力信号（Ｖin+,Ｖin-)の他に、補償電圧発生回路（１３）からのオフセット電圧（Ｖoff+, Ｖoff-）が入力されるようになっている。すなわち、レシーバ１２では、通常の入力信号Ｖin+,Ｖin- からオフセット電圧Ｖoff+, Ｖoff-を差し引いて、２つのＮＡＮＤゲート１２０および１２９がクロスカップルされたリジェネラティブラッチ（Rejenerative Latch) により、信号の高レベル『Ｈ』（『１』）および低レベル『Ｌ』（『０』）の判定を行うようになっている。
【００４２】
従って、レシーバ１２は、ドライバ１１の出力信号に起因する干渉電圧（オフセット電圧）をレシーバ入力からキャンセルし、信号線２１，２２を介して供給される他方のトランシーバ回路（３）のドライバ（３１）の出力信号を正しく受信（判定）するようになっている。なお、補償電圧発生回路（１３）は、例えば、ドライバ１１と同様の回路構成とされている。また、ドライバ１１、レシーバ１２、および、補償電圧発生回路１３より成るトランシーバ回路（１）と同様の回路は、信号線２１，２２の反対側にも設けられている。
【００４３】
ここで、上記の実施例では、信号伝送が全て差動（相補信号）で行われる場合を例として説明したが、前述したように、本発明はいわゆるシングルエンドによる信号伝送に対しても適用することができる。
上述したように、補償電圧発生回路（１３：ドライバと同じ構成をもつレプリカドライバ）の出力（オフセット電圧：Ｖoff+, Ｖoff-）には、反対側のドライバ（３１）からの信号入力の効果が含まれない純粋なドライバ（１１）起因の電圧のみが現れるため、このオフセット電圧（Ｖoff+, Ｖoff-）を入力信号（Ｖin+,Ｖin-)から差し引くことにより双方向伝送における信号受信が可能になる。
【００４４】
なお、例えば、後述する図８の第５実施例のように、ドライバを複数（例えば、４個、８個、或いは、１６個等）のドライバユニットで構成する場合、レプリカドライバは、このドライバを構成する１つのドライバユニットと同様の構成としてもよい。
図６は本発明の第３実施例としてのトランシーバ回路におけるドライバ１１（３１）を示す回路図である。この図６に示す第３実施例のドライバは、前述した図４のドライバに対して、ＰＭＯＳトランジスタ１１７およびＮＭＯＳトランジスタ１１８をそれぞれ最終段のインバータ（１１３，１１４；１１５，１１６）と高電位および低電位の電源線（Ｖｄｄ，Ｖｓｓ）との間に設けて定電流駆動すると共に、ドライバの出力（信号線）２１および２２に中間電位（１／２・Ｖｄｄ）に吊られた抵抗（終端抵抗：インピーダンス保持手段）２３および２４を設けるようになっている。ここで、参照符号ＶｃｐおよびＶｃｎは、それぞれＰＭＯＳトランジスタ１１７およびＮＭＯＳトランジスタ１１８のゲートに印加されるバイアス電圧を示している。
【００４５】
本第３実施例のドライバは、ドライバの出力インピーダンスを出力状態に依存せず（出力が高レベル『Ｌ』または『Ｈ』の何れかであるか、或いは、立ち上がりまたは立ち下がり期間であるかに依らず）一定とするように構成したものであり、最終段を定電流ドライバ（定電流インバータ）で構成し、その出力を終端抵抗２３，２４で並列終端することにより出力インピーダンスを一定に保つようになっている。ここで、抵抗２３および２４の抵抗値は、信号線（伝送線路）２１，２２の特性インピーダンスに一致させるようになっている。
【００４６】
このように、本第３実施例によれば、一方の側のドライバ（１１）は、他方の側（反対側）のドライバ（３１）から送られてきた信号に対して終端抵抗の役割を果たすため、信号の反射による波形の乱れを抑えることができ、高速の信号伝送が可能になる。
図７は本発明の第４実施例としてのトランシーバ回路におけるドライバ１１（３１）を示す回路図である。この図７に示す第４実施例のドライバは、上述した図６のドライバに対して、各最終段のインバータの入力に容量１１１１，１１１２および１１２１，１１２２を設け、ドライバから送出される信号を鈍らせて立ち上がり（立ち下がり：トランジェント時間）をビットタイムＴと同等（同程度）とするようになっている。ここで、容量１１１１および１１２１は、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタより成るＭＯＳ容量として構成され、また、容量１１１２および１１２２は、２つのＮＭＯＳトランジスタより成るＭＯＳ容量として構成されている。なお、ドライバから出力される送出信号のトランジェント時間は、ビットタイムＴの５０％程度であってもよい。
【００４７】
このように、本第４実施例のドライバは、正論理を出力する最終段のインバータ（１１３，１１４）の入力と高電位および低電位の電源線（Ｖｄｄ，Ｖｓｓ）との間にそれぞれ容量１１１１および１１１２を設け、さらに、負論理を出力する最終段のインバータ（１１５，１１６）の入力と高電位および低電位の電源線（Ｖｄｄ，Ｖｓｓ）との間にそれぞれ容量１１２１および１１２２を設け、これにより、ドライバ出力の立ち上がり時間を長くするようになっている。
【００４８】
すなわち、ドライバの出力信号が急激に立ち上がると（ドライバ出力の立ち上がり時間が短いと）、受信信号の判定期間がドライバ出力の立ち上がり（または、立ち下がり）期間に掛かってしまい、補償によるドライバ起因の電圧の除去に大きな誤差を伴うことになる。なぜなら、補償信号発生回路（１３）による補償電圧と実際のドライバ電圧との間にスキューがあると、この［スキュー］×［電圧変化率］だけの誤差（時間のずれによる誤差電圧）が発生し、その誤差電圧がドライバ出力の変化率が大きい期間（立ち上がり・立ち下がり期間）に大きな値となってしまうからである。これに対して、本第４実施例によれば、ドライバ出力の立ち上がり時間が長くなるため、ドライバに起因する電圧変化率が小さくなり、その分スキューによる誤差電圧も小さくなり、レシーバ（１２）による正確な信号判定が可能になる。
【００４９】
図８は本発明の第５実施例としてのトランシーバ回路におけるドライバ１１（１３）を示す回路図である。図８において、参照符号１０１は第１のドライバユニット群を示し、１０２は第２のドライバユニット群を示している。なお、前述した第４実施例のように、容量を使用してドライバ出力を鈍らせる場合、簡単な回路構成とすることはできるが、その容量値の設定は難しいものがある。そこで、本第５実施例では、ドライバユニット群を用いてドライバ出力を適切に鈍らせる（トランジェント特性を調整する）ようになっている。
【００５０】
すなわち、図８に示されるように、本第５実施例のドライバは、並列に接続された複数の定電流ドライバユニット１０１１〜１０１ｎで構成した第１のドライバユニット群１０１、および、並列に接続された複数の定電流ドライバユニットで構成した第２のドライバユニット群１０２を備え、時間の経過に応じて各ドライバユニット群におけるドライバユニットの数を制御して、ドライバから送出される信号の立ち上がり（立ち下がり：トランジェント時間）をビットタイムＴと同程度とするようになっている。なお、第２のドライバユニット群１０２は、第１のドライバユニット群１０１と同様の構成とされ、第１および第２のドライバユニット群の出力は、信号線２１，２２に対して共通に接続されている。
【００５１】
第１のドライバユニット群１０１には、例えば、ｎ−１番目のデータＤ(n-1) が入力され、また、第２のドライバユニット群１０２には、例えば、ｎ番目のデータＤ(n) が入力される。すなわち、ドライバ１１は、２つのドライバユニット群１０１，１０２で構成され、例えば、第１のドライバユニット群１０１には１ビット前のデータが入力され、第２のドライバユニット群１０２には現在のビットのデータが入力される。なお、例えば、次のビットのデータは、第１のドライバユニット群１０１に供給されることになる。
【００５２】
図９は図８に示すドライバの動作を説明するための図である。図９のグラフにおいて、縦軸は電流を出力しているドライバユニットの数を示し、横軸は時間を示している。なお、図９では、各ドライバユニット群１０１，１０２における定電流ドライバユニットの数が４個の場合を例として示しているが、この数は様々に変化させ得るのはいうまでもない。
【００５３】
図９に示されるように、第１のドライバユニット群１０１におけるドライバユニットの数は時間と共に４から０まで順次減少し、第２のドライバユニット群１０２におけるドライバユニットの数は時間と共に０から４まで順次増加し、また、これら第１および第２のドライバユニット群で電流を出力しているドライバユニットの数の和が４となるように制御されている。これにより、第１のドライバユニット群１０１によるデータＤ(n-1) の立ち下がり波形が鈍り、また、第２のドライバユニット群１０２によるデータＤ(n) の立ち上がり波形が鈍ることになる。
【００５４】
図１０は図８に示すドライバに適用するプリドライバの一例を示すブロック回路図であり、また、図１１は図１０に示すプリドライバにおけるマルチプレクサの一例を示す回路図である。ここで、図１０および図１１は、４ビット（Ｎ＝４）のパラレルデータを処理するプリドライバの例を示し、また、４ビットの差動データ（相補信号）Ｄ０，／Ｄ０；Ｄ１，／Ｄ１；Ｄ２，／Ｄ２；Ｄ３，／Ｄ３の内、主として正論理の信号Ｄ０，Ｄ１，Ｄ２，Ｄ３に関する回路を示している。
【００５５】
図１０に示されるように、プリドライバ４００は、例えば、４ビットのパラレルデータＤ０，Ｄ１，Ｄ２，Ｄ３をラッチする複数のラッチ回路（４１１〜４１６）および各ラッチ回路の出力をそれぞれ所定のクロックで取り込んで出力するマルチプレクサ（４０１〜４０４）を備えている。具体的に、データＤ０〜Ｄ３は、例えば、クロックＣＫ４４の立ち上がりタイミングでラッチされるラッチ回路４１１〜４１４に供給され、さらに、ラッチ回路４１３および４１４の出力はクロックＣＫ２４の立ち上がりタイミングでラッチされるラッチ回路４１５および４１６に供給され、各ラッチ回路４１１，４１２，４１５，４１６の出力がマルチプレクサ４０１に入力されるようになっている。
【００５６】
マルチプレクサ４０１は、それぞれ所定のクロックによりスイッチング制御される複数のトランスファゲート４１１〜４１８を備え、例えば、ラッチ回路４１１の出力（Ｄ０）は、クロックＣＫ１１（ｆ１）により制御されるトランスファゲート４１１およびクロック／ＣＫ２１（／ｆ２）により制御されるトランスファゲート４１５を介してインバータ（定電流駆動インバータ）４１９に供給されるようになっている。同様に、ラッチ回路４１２の出力（Ｄ１）は、クロックＣＫ２１（ｆ２）により制御されるトランスファゲート４１２およびクロック／ＣＫ３１（／ｆ３）により制御されるトランスファゲート４１６を介してインバータ４１９に供給される。
【００５７】
各マルチプレクサ４０１〜４０４では、それぞれトランスファゲート４１１〜４１８を制御するクロックがそれぞれ異なっている。また、図１１において、インバータ４１９’には、正論理のデータＤ０〜Ｄ３を処理するのと同様の構成を有する負論理のデータ／Ｄ０〜／Ｄ３を処理するプリドライバ部４１０の出力が供給され、各インバータ４１９および４１９’を介して相補（差動）の信号ＤＤ１，／ＤＤ１が出力される。これら各マルチプレクサ４０１〜４０４の出力信号ＤＤ０，／ＤＤ０；ＤＤ１，／ＤＤ１；ＤＤ２，／ＤＤ２；ＤＤ３，／ＤＤ３はまとめられ、出力ＤＤ，／ＤＤ（Ｄ(n-1))として、各ドライバユニット（１０１１〜１０１ｎ）へそれぞれ供給される。
【００５８】
図１２は図１０に示すプリドライバに適用する多相クロックを説明するための図である。ここで、図１２（ａ）はプリドライバ４００に対して多相クロック（４ｎ相のクロック：ＣＫ１１〜ＣＫ１４；ＣＫ２１〜ＣＫ２４；ＣＫ３１〜ＣＫ３４；ＣＫ４１〜ＣＫ４４）を供給するための多相クロック発生回路のブロック図であり、図１２（ｂ）は上記多相クロック（４ｎ相のクロック）の各タイミング波形を示す図である。
【００５９】
このように、本第５実施例では、各ドライバユニット群（１０１）において、複数のドライバユニット１０１１、１０１２、…、１０１ｎは、例えば、多相のクロックＣＫ１，／ＣＫ１、ＣＫ２，／ＣＫ２、…、ｃｋｎ，／ｃｋｎにより制御されるプリドライバにより駆動され、ドライバ段の電流が順次切り替えられるようになっている。ここで、プリドライバ４００（各ドライバユニット１０１１〜１０１ｎ）は、例えば、ビットタイムＴの２倍を周期とする４ｎ相のクロックＣＫ１１〜ＣＫ１４；ＣＫ２１〜ＣＫ２４；ＣＫ３１〜ＣＫ３４；ＣＫ４１〜ＣＫ４４により制御され、ドライバ段の電流が順次切り替えられるようになっている。
【００６０】
図１３は本発明の第６実施例としてのトランシーバ回路におけるドライバ１１（３１）を示す回路図である。図１３において、参照符号１０３１〜１０３ｎは定電流ドライバユニットを示し、１０３２〜１０３ｎは遅延段を示している。なお、図１３においては、データＤ(n) は相補信号ではなく、いわゆるシングルエンドの信号として描かれている。
【００６１】
図１３に示されるように、本第６実施例では、複数の定電流ドライバユニット１０３１、１０３２、１０３ｎに対して、直接および直列接続されたインバータチェーンによる遅延段１０３２、…、１０３ｎを介して順次データＤ(n) を遅延して供給することで、ドライバの出力の立ち上がり（立ち下がり）時間を長くするようになっている。
【００６２】
上記の第５実施例および第６実施例によれば、前述した第４実施例における容量を使用して立ち上がり（立ち下がり）時間を規定するのに比べて、より正確な立ち上がり（立ち下がり）時間の制御が可能であり、さらに、大きな容量を必要としないため回路の占有面積を低減することもできる。
図１４は本発明の第７実施例としてのトランシーバ回路における補償電圧発生回路１３（３３）を示す回路図である。
【００６３】
図１４に示されるように、補償電圧発生回路１３は、基本的には、図６に示すような定電流ドライバ１１と同様のレプリカドライバとして構成されている。本第７実施例の補償電圧発生回路１３は、ドライバ（メインのドライバ）１１に対応した信号（補償電圧）Ｖoff+, Ｖof- を出力するけでなく、さらに、ＰＭＯＳトランジスタ１３９およびＮＭＯＳトランジスタ１４０により、制御信号Ｖcont, ／Ｖcontにより出力信号の増加および減少をさせることができるようになっている。また、本第７実施例においては、補償電圧発生回路の出力には、複数の容量およびスイッチで構成された容量スイッチ部１４１および１４２が設けられ、容量をスイッチすることで出力（補償電圧Ｖoff+, Ｖof-)の立ち上がり時間を調整することができるようになっている。なお、この容量スイッチ部１４１および１４２による容量のスイッチング処理は、例えば、電源投入時の初期設定において自動的に行うようにすることができる。
【００６４】
すなわち、レプリカドライバ（補償電圧発生回路）１３は、例えば、消費電力を低減するためにメインのドライバ１１よりも小型のトランジスタで構成することができが、特に、その場合には、駆動能力や出力の負荷容量等の違いによりドライバ１１の出力に起因した干渉電圧を補償する補償電圧（オフセット電圧：Ｖoff+, Ｖof-)に誤差（ずれ）が生じてしまう。そこで、本第７実施例の補償電圧発生回路は、容量スイッチ部１４１および１４２により補償電圧の立ち上がり時間を調整することで補償電圧の値をより正確なものとし、レシーバ１２（３２）による高感度の信号受信を可能とするものである。
【００６５】
本発明の第８実施例としてのトランシーバ回路における補償電圧発生回路３３（１３）を概略的に示すブロック回路図である。図１５において、参照符号３３０は位相データ参照部、３３１１〜３３１４はＤ／Ａコンバータ（補償電圧発生部）、そして、３３２１〜３３２４はスイッチを示している。なお、図１５（図１６および図１７も同様）では、便宜的に、他方の側の補償電圧発生回路３３を描いているが、一方の側の補償電圧発生回路１３も同様であるのはいうまでもない。
【００６６】
図１５に示されるように、本第８実施例の補償電圧発生回路は、例えば、４つの補償電圧発生部（Ｄ／Ａコンバータ）３３１１〜３３１４を有している。ここで、第１の補償電圧発生部３３１１は、２ビットの出力系列が［０，０］のとき（ドライバ１１が出力しているデータが低レベル『Ｌ』で、直前に出力したデータも低レベル『Ｌ』のとき）にスイッチ３３２１により選択され、第２の補償電圧発生部３３１２は、２ビットの出力系列が［０，１］のとき（ドライバ１１が出力しているデータが低レベル『Ｌ』で、直前に出力したデータが高レベル『Ｈ』のとき）にスイッチ３３２２により選択され、第３の補償電圧発生部３３１３は、２ビットの出力系列が［１，０］のとき（ドライバ１１が出力しているデータが高レベル『Ｈ』で、直前に出力したデータが低レベル『Ｌ』のとき）にスイッチ３３２３により選択され、そして、第４の補償電圧発生部３３１４は、２ビットの出力系列が［１，１］のとき（ドライバ１１が出力しているデータが高レベル『Ｈ』で、直前に出力したデータも高レベル『Ｈ』のとき）にスイッチ３３２４により選択される。
【００６７】
位相データ参照部３３０は、例えば、ＲＡＭ（Random Access Memory）により構成され、レシーバ３２の信号判定タイミング（受信クロックの位相）を示すレシーバ位相コード（例えば、６ビットの信号）を受け取って、このレシーバ位相コードに対応したデータを各補償電圧発生部（Ｄ／Ａコンバータ）３３１１〜３３１４に供給して駆動するようになっている。ここで、位相データ参照部３３０としてＲＡＭを用いるのは、例えば、電源投入時の初期設定において、各レシーバ位相コードに対応するデータを書き込んで使用するためである。
【００６８】
一般に、送信クロックと受信クロックの周波数差は水晶振動子の周波数偏差程度であり、両クロックの位相差は各サイクル間ではゆっくりと変化する。従って、上記４つの補償電圧発生部３３１１〜３３１４は、低周波で動作すればよいことになる。そして、現在に続く２ビット分の送信データ（［０，０］，［０，１］，［１，０］，［１，１］）の値に応じて、４つの補償電圧発生部３３１１〜３３１４の内の対応する１つを選択すれば、必要な補償電圧（オフセット電圧）Ｖoff+, Ｖof- が得られる。この補償電圧は、レシーバ３２に供給されてドライバ１１の出力に起因した干渉電圧の除去に使用され、その結果、レシーバ３２は、反対側のドライバ１１から伝送された信号を正しく判定することができる。なお、ドライバの出力系列のビット数を２としたのは、現在のビットの出力レベル、および、その直前のビットの出力レベルを考慮すれば十分であるとの前提に立ったもので、補償電圧発生部等の数は増加するが、例えば、ドライバの出力系列のビット数を２ではなく３ビット等とすることもできる。
【００６９】
このように、本第８実施例によれば、高速で動作するレプリカドライバが不必要となり、より精度の高い補償電圧の発生が可能になる。
図１６は本発明の第９実施例としてのトランシーバ回路における補償電圧発生回路を示すブロック回路図であり、上述の第８実施例における位相データ参照部（ＲＡＭ）３３０に対する初期設定の書き込み処理に相当するものである。
【００７０】
図１６に示す第９実施例では、実際の信号受信に先立って、例えば、電源投入時の初期設定において、一方の側のドライバ１１の出力をゼロレベル（出力電流がゼロ）とし、他方の側のドライバ３１からテストパターンを送信する。そして、特定の受信クロックの位相に対して補償電圧（オフセット電圧）を増減してレシーバ３２の判定が『０』或いは『１』になる境界の補償電圧を決定し、それらの値を補償電圧発生回路３３のＲＡＭ（位相データ参照部３３０）に書き込む。この初期設定は、チップが実装された状態で各トランシーバ回路毎に行われ、これにより各トランシーバ回路毎に必要な補償電圧の書き込みが行われる。
【００７１】
ここで、時間の分解能としては、例えば、１ビットタイムＴを６４分割し、また、補償電圧の分解能としては、例えば、６ビットのデータとすればよい。そして、これらのデータを、連続する２ビット毎、すなわち、２ビットの出力系列が［０，０］，［０，１］，［１，０］，［１，１］に対して獲得し、それをＲＡＭ（１３０）に書き込む。なお、時間および補償電圧の分解能は、必要に応じて変化させることができ、さらに、ドライバの出力系列のビット数も２ではなく３ビット等としてもよい。
【００７２】
このように、本第９実施例によれば、ドライバの駆動能力の変動や負荷の値の変動等の要因を全て取り込んだ正確なオフセット補償（補償電圧の発生）ができ、より高感度の受信が可能になる。
図１７は本発明の第１０実施例としてのトランシーバ回路３を概略的に示すブロック回路図である。
【００７３】
本第１０実施例では、図１５に示す第８実施例における補償電圧発生部（Ｄ／Ａコンバータ）３３１１〜３３１４の出力をスイッチ３３２１〜３３２４等を通すことなく、直接に４つのドライバ部３２１〜３２４に供給し、そのドライバ部３２１〜３２４の出力を２ビットの出力系列（データ系列）に応じて選択するようになっている。すなわち、データ系列［０，０］用の補償電圧発生部３３１１の出力は、そのままデータ系列［０，０］用のドライバ部３２１に供給され、同様に、データ系列［０，１］，［１，０］，［１，１］用の補償電圧発生部３３１２，３３１３，３３１４の出力は、それぞれデータ系列［０，１］，［１，０］，［１，１］用のドライバ部３２２，３２３，３２４に供給され、実際にドライバ３１が出力するデータ系列に対応した１つのドライバ部の出力がセレクタ３２０により選択されて出力される。なお、４つのドライバ部３２１〜３２４は、全て補償電圧発生部３３１１〜３３１４からの補償電圧を受け取って、反対側のドライバ１１からの信号判定動作を同時に行うことになる。なお、補償電圧発生部およびドライバ部の数は増加するが、データ系列（ドライバの出力系列）のビット数を２ではなく３ビット等とし、より高精度の処理を行うようにすることもできる。
【００７４】
このように、本第１０実施例によれば、各ドライバ部に供給される補償電圧（オフセット電圧）は低周波で変化するため、寄生容量等の影響による誤差が生じ難く、より高精度の受信（信号判定）が可能になる。
図１８は本発明の第１１実施例としてのトランシーバ回路におけるレシーバを示す回路図である。
【００７５】
図１８に示されるように、本第１１実施例は、レシーバにＰＲＤ（Partial Response Detection）を利用し、容量ネットワークおよび判定回路（ラッチ１２００）により、符号間干渉を推定して信号の判定を行うようになっている。ここで、判定回路１２００は、図５に示すドライバを適用することができる。なお、ラッチ信号ＬＡＴは、図５のドライバの動作を制御する信号であり、例えば、トランジスタ１２１および１２２と高電位の電源線（Ｖdd）との間にそれぞれＰＭＯＳトランジスタを挿入し、そのゲートにラッチ信号ＬＡＴを供給するようにしてもよい。
【００７６】
容量ネットワークは、スイッチ１２０１〜１２０６，１２１１〜１２１３，１２２１〜１２２３、および、容量１２０７，１２０８，１２１４〜１２１６，１２２４〜１２２６で構成されている。この容量ネットワークは、通常のＰＲＤ回路に対してスイッチ１２１１〜１２１３，１２２１〜１２２３、および、容量１２１４〜１２１６，１２２４〜１２２６で構成されるパラメータ調整回路を設け、スイッチ１２１１〜１２１３および１２２１〜１２２３により容量１２１４〜１２１６および１２２４〜１２２６の接続を制御して、イコライズパラメータの調整を行うようになっている。
【００７７】
本第１１実施例のレシーバにおいては、イコライズパラメータを決めるために、反対側のドライバ３１からテストパターンを送り、レシーバ１２の補償電圧（ラッチ１２００における補償電圧）Ｖoff+, Ｖoff-を増減させながら判定回路の出力が低レベル『Ｌ』から高レベル『Ｈ』に切り替わる点を探索する。このとき、同一の側のドライバ１１の出力電流はゼロとしておく。このようにして補償されるべき符号間干渉の値を求め、制御用プロセッサにより適切なイコライズパラメータを決定する（スイッチ１２１１〜１２１３および１２２１〜１２２３の接続を制御する）。なお、スイッチ１２１１〜１２１３，１２２１〜１２２３、および、容量１２１４〜１２１６，１２２４〜１２２６は、判定回路１２００の各入力に対してそれぞれ３個ずつ設けるようになっているが、この数は様々に変化させ得るものであり、また、各容量の値も個々に異ならせるようにすることもできる。
【００７８】
このように、本第１１実施例によれば、信号線（信号伝送路）における高周波ロス等による符号間干渉も補償することができるため、より高速の信号伝送が可能になる。
図１９は本発明の第１２実施例としてのトランシーバ回路における補償電圧発生回路１３（３３）を示す回路図である。
【００７９】
図１９に示されるように、本第１２実施例の補償電圧発生回路は、例えば、図６に示す第３実施例のドライバと図１５に示す第８実施例の補償電圧発生回路とを組み合わせたものに相当する。すなわち、本第１２実施例におけるレプリカドライバ１１００は、図６に示すドライバに対応する。なお、本第１２実施例のレプリカドライバ１１００は、例えば、図６のドライバの１／８のサイズ（トランジスタサイズ）として構成され、また、本第１２実施例の終端抵抗１１０１および１１０２は、例えば、図６の終端抵抗２３および２４の８倍の抵抗値として構成されている。
【００８０】
さらに、本第１２実施例におけるＲＡＭ（位相データ参照部）１３０，Ｄ／Ａコンバータ（補正信号発生部）１３１１〜１３１４およびセレクタ１３２は、それぞれ位相データ参照部３３０，補正信号発生部３３１１〜３３１４およびスイッチ３３２１〜３３２４に対応する。
本第１２実施例では、レシーバの位相コードに応じたディジタル信号を出力するＲＡＭ１３０と、ＲＡＭ１３０からの信号を変換して補正信号（補償電圧を補正するための電圧）を出力するＤ／Ａコンバータ１３１１〜１３１４と、Ｄ／Ａコンバータ１３１１〜１３１４の出力を選択するセレクタ１３２により、補償電圧（Ｖoff+, Ｖoff-）をさらに補正して、レシーバが判定を行うタイミングでの補償電圧の精度をより一層向上させるようになっている。この図１９に示す回路では、例えば、現在に続く２ビットの出力系列００，０１，１０，１１に応じてＤ／Ａコンバータ１３１１〜１３１４により補正信号（補正電圧）を発生させ、それをセレクタ１３２で選択して補償電圧に加えるようになっている。なお、本第１２実施例では、レプリカドライバ１１００により或る程度正確な補償ができているため、補正回路（ＲＡＭ１３０およびＤ／Ａコンバータ１３１１〜１３１４等）は２ビット程度の精度の簡便なものでよい。このように、本第１２実施例によれば、簡単な回路の付加によりレプリカドライバによる補償の精度を上げてより高感度の受信が可能になる。
【００８１】
このように、本発明の各実施例によれば、伝送路の帯域を有効利用できる双方向伝送が可能になり、しかも送信信号と受信信号の間の位相関係は時間と共に変化できるため、伝送路長を長くすることが可能になる。
【００８２】
【発明の効果】
以上、詳述したように、本発明によれば、信号伝送路の使用効率を増加すると共に、より少ない数の信号線により高速の信号伝送を正確に行い、また、信号線の最大長を延ばすことのできる信号伝送システム、信号伝送方法、および、トランシーバ回路を提供することができる。
【図面の簡単な説明】
【図１】従来の信号伝送システムの一例を概略的に示す回路図である。
【図２】従来の信号伝送システムの他の例を概略的に示す回路図である。
【図３】本発明に係るトランシーバ回路の原理構成を示すブロック回路図である。
【図４】本発明の第１実施例としてのトランシーバ回路におけるドライバを示す回路図である。
【図５】本発明の第２実施例としてのトランシーバ回路におけるレシーバを示す回路図である。
【図６】本発明の第３実施例としてのトランシーバ回路におけるドライバを示す回路図である。
【図７】本発明の第４実施例としてのトランシーバ回路におけるドライバを示す回路図である。
【図８】本発明の第５実施例としてのトランシーバ回路におけるドライバを示す回路図である。
【図９】図８に示すドライバの動作を説明するための図である。
【図１０】図８に示すドライバに適用するプリドライバの一例を示すブロック回路図である。
【図１１】図１０に示すプリドライバにおけるマルチプレクサの一例を示す回路図である。
【図１２】図１０に示すプリドライバに適用する多相クロックを説明するための図である。
【図１３】本発明の第６実施例としてのトランシーバ回路におけるドライバを示す回路図である。
【図１４】本発明の第７実施例としてのトランシーバ回路における補償電圧発生回路を示す回路図である。
【図１５】本発明の第８実施例としてのトランシーバ回路における補償電圧発生回路を概略的に示すブロック回路図である。
【図１６】本発明の第９実施例としてのトランシーバ回路における補償電圧発生回路を示すブロック回路図である。
【図１７】本発明の第１０実施例としてのトランシーバ回路を概略的に示すブロック回路図である。
【図１８】本発明の第１１実施例としてのトランシーバ回路におけるレシーバを示す回路図である。
【図１９】本発明の第１２実施例としてのトランシーバ回路における補償電圧発生回路を示す回路図である。
【符号の説明】
１，３…トランシーバ回路
２…信号伝送路
１１，３１…ドライバ
１２，３２…レシーバ
１３，３３…補償電圧発生回路（レプリカドライバ）
２１，２２…信号線
２３，２４…終端抵抗（インピーダンス保持手段）
３０…コントローラ
１０１…第１のドライバユニット群
１０２…第２のドライバユニット群
１３０，３３０…位相データ参照部
１３２…セレクタ
１３１１〜１３１４，３３１１〜３３１４…Ｄ／Ａコンバータ
４００…プリドライバ
【発明の属する技術分野】
本発明は、ＬＳＩチップ間や同一チップ内の複数の素子や回路ブロック間、或いは、ボード間や匡体間における高速信号の伝送技術に関し、特に、高速信号を双方向に伝送する信号伝送システム、信号伝送方法、および、トランシーバ回路に関する。
【０００２】
近年、コンピュータやその他の情報処理機器を構成する部品の性能は大きく向上しており、例えば、ＤＲＡＭ（Dynamic Random Access Memory）等の半導体記憶装置やプロセッサ等の性能向上は目を見張るものがある。そして、この半導体記憶装置やプロセッサ等の性能向上に伴って、各部品或いは要素間の信号伝送速度を向上させなければ、システムの性能を向上させることができないという事態になって来ている。具体的に、例えば、ＤＲＡＭ等の主記憶装置とプロセッサとの間の信号伝送速度がコンピュータ全体の性能向上の妨げになりつつある。さらに、サーバと主記憶装置或いはネットワークを介したサーバ間といった匡体やボード（プリント配線基板）間の信号伝送だけでなく、半導体チップの高集積化並びに大型化、および、電源電圧の低電圧化（信号振幅の低レベル化）等により、ＬＳＩ（Large Scale Integration)チップ間の信号伝送や同一チップ内における素子や回路ブロック間での信号伝送においても信号伝送速度の向上が必要となって来ている。また、これらボード間や匡体間、或いは、ＬＳＩチップ間や同一チップ内の複数の素子や回路ブロック間における信号伝送では、信号線や配線パターン等の数低減して伝送路の使用効率を増加することが求められている。そして、より一層の高精度で双方向に高速の信号伝送が可能な信号伝送システム、信号伝送方法、および、トランシーバ回路の提供が要望されている。
【０００３】
【従来の技術】
図１は従来の信号伝送システムの一例を概略的に示す回路図である。図１において、参照符号８０１および８０３はトランシーバ回路、そして、８０２は信号伝送路（ケーブル）を示している。
図１に示されるように、従来の信号伝送システムは、トランシーバ回路８０１および８０３と、これらトランシーバ回路を繋ぐ信号伝送路８０２により構成されている。ここで、トランシーバ回路８０１は、一方のボードや匡体（例えば、サーバ）に設けられ、また、トランシーバ回路８０３は、他方のボードや匡体（例えば、主記憶装置）に設けられている。なお、例えば、信号伝送システムが１つのＬＳＩチップ内の回路ブロック間の信号伝送に適用される場合には、各トランシーバ回路８０１，８０３は、それぞれ異なる回路ブロック間に含まれることになる。また、各信号線（８２１，８２２；８２４，８２３）は、相補の信号線として描かれているが、いわゆるシングルエンドの信号線としてもよい。
【０００４】
各トランシーバ回路８０１，８０３は、それぞれドライバ８１１，８３１およびレシーバ８１２，８３２を有し、トランシーバ回路８０１のドライバ８１１は信号線（相補信号線）８２１，８２２を介してトランシーバ回路８０３のレシーバ８３２に繋がれ、さらに、トランシーバ回路８０３のドライバ８３１は相補信号線８２３，８２４を介してトランシーバ回路８０１のレシーバ８１２に繋がれている。
【０００５】
ところで、近年、ＬＳＩチップやボード間、或いは、匡体間等のデータ伝送量の増大は著しく、それに対応するために１つの端子（ピン）当たりの信号伝送速度を増大させる必要がある。この信号伝送速度の増大は、例えば、ピン数の増加によるパッケージコストの上昇を避けるためであり、その結果、最近ではこれらＬＳＩ間等の信号伝送速度は、１Ｇｂｐｓを超えるようになって来ており、将来（例えば、３〜８年程度後）には４Ｇｂｐｓ〜１０Ｇｂｐｓ程度の極めて高い値になることが予想される。
【０００６】
しかしながら、このような１Ｇｂｐｓを超えるような高速の信号伝送においては、例えば、サーバと主記憶装置との信号伝送においては、伝送路の表皮効果による高周波成分の損失や、寄生インダクタおよび寄生容量等の影響による高周波成分の反射等により、信号伝送路の帯域に制限が生じる。この信号伝送路の帯域制限は、例えば、芯線の太いケーブルを使うことで緩和することができるが、大容量の信号（データ）伝送で多数の信号線を並列に束ねる場合等には、ケーブル束の太さにも限界があるため、ケーブルの太さも制限されることになる。
【０００７】
すなわち、図１に示すような従来の信号伝送システムは、大容量の信号伝送を行うには、多くのピンおよび信号線を必要とするだけでなく、各信号線の太さによる制限等のために信号伝送路の最大長も制限されることになっていた。
【０００８】
【発明が解決しようとする課題】
ところで、従来、信号線の本数を減らすことのできる信号伝送方法として双方向伝送技術が知られている。この双方向の信号伝送技術を適用し、正確な信号伝送（判定）を可能とする信号伝送システムとして、例えば、M. Haycock et al., "A 2.5 Gb/s Bidirectional Signaling Technology", Hot Interconnects Symposium V, pp.149-156, August 21-23, 1997 が提案されている。図２は従来の信号伝送システムの他の例を概略的に示す回路図であり、この M. Haycock et al.により提案された信号伝送システムを示すものである。
【０００９】
図２において、参照符号９０１および９０３はトランシーバ回路、そして、９０２は信号伝送路（ケーブル）を示している。図２に示されるように、従来の信号伝送システムは、トランシーバ回路９０１および９０３と、これらトランシーバ回路を繋ぐ信号伝送路９０２により構成されている。
各トランシーバ回路９０１，９０３は、それぞれドライバ（定電圧ドライバ）９１１，９３１、レシーバ（差動アンプ）９１２，９３２、セレクタ９１３，９３３、および、２種類の参照電圧（１／４・Ｖｄｄおよび３／４・Ｖｄｄ）を生成する複数の抵抗Ｒ１，Ｒ２を有している。ドライバ９１１および９３１は、信号線９２１を介して繋がれており、双方向の信号伝送を行うようになっている。信号線（参照電圧線）９２２および９２３の両端は、それぞれ抵抗分割されて所定の電圧（例えば、参照電圧線９２２には１／４・Ｖｄｄ、また、参照電圧線９２３には３／４・Ｖｄｄ）が与えられ、各セレクタ９３３に２種類の参照電圧（１／４・Ｖｄｄおよび３／４・Ｖｄｄ）を印加するようになっている。
【００１０】
この図２に示す信号伝送システムは、例えば、一方のトランシーバ回路９０１のドライバ９１１が低レベル『Ｌ』（Ｖｓｓ：０ボルト）を出力する時には、セレクタ９１３により１／４・Ｖｄｄの参照電圧が選択されてレシーバ（差動アンプ）９１２に印加される。レシーバ９１２は、１／４・Ｖｄｄの参照電圧と、信号線９２１を介して供給される他方のトランシーバ回路９０３のドライバ９３１の出力を判定する。すなわち、一方のドライバ９１１の出力が低レベル『Ｌ』の場合において、他方のドライバ９３１の出力も低レベル『Ｌ』ならば、論理的に、信号線９２１の電位（レシーバ９１２の入力電位）は低レベル『Ｌ』（Ｖｓｓ：０ボルト）となり、また、他方のドライバ９３１の出力が高レベル『Ｈ』（Ｖｄｄ）ならば、論理的に、信号線９２１の電位は１／２・Ｖｄｄになる。このように、図２の信号伝送システムは、ドライバ９１１の出力が低レベル『Ｌ』の場合、レシーバ９１２の入力は０〜１／２・Ｖｄｄの範囲で変化することになるため、その中間の１／４・Ｖｄｄの参照電圧と比較（差動増幅）することにより、他方のドライバ９３１（他方のトランシーバ回路９０３）からの信号レベルを正しく判定するようになっている。
【００１１】
さらに、例えば、一方のトランシーバ回路９０１のドライバ９１１が高レベル『Ｈ』（Ｖｄｄ）を出力する時には、セレクタ９１３により３／４・Ｖｄｄの参照電圧が選択されてレシーバ９１２に印加される。レシーバ９１２は、３／４・Ｖｄｄの参照電圧と、信号線９２１を介して供給される他方のトランシーバ回路９０３のドライバ９３１の出力を判定する。すなわち、一方のドライバ９１１の出力が高レベル『Ｈ』の場合において、他方のドライバ９３１の出力が低レベル『Ｌ』ならば、論理的に、信号線９２１の電位は１／２・Ｖｄｄとなり、また、他方のドライバ９３１の出力も高レベル『Ｈ』（Ｖｄｄ）ならば、論理的に、信号線９２１の電位はＶｄｄになる。このように、図２の信号伝送システムは、ドライバ９１１の出力が高レベル『Ｈ』の場合、レシーバ９１２の入力は１／２・Ｖｄｄ〜Ｖｄｄの範囲で変化することになるため、その中間の３／４・Ｖｄｄの参照電圧と比較することにより、他方のドライバ９３１からの信号レベルを正しく判定するようになっている。
【００１２】
しかしながら、この従来の双方向の信号伝送システムにおいて、例えば、一方のトランシーバ回路９０１のレシーバ９１２による他方のトランシーバ回路９０３のドライバ９３１の出力信号の判定は、ドライバ９３１の出力信号による電圧の変化がレシーバ９１２の入力に現れて選択された参照電圧との差電圧が十分になるまで、すなわち、信号レベルが確定するまで待つ必要がある。そして、この従来の双方向の信号伝送システムでは、送信信号の位相と受信信号の位相が大きくずれることは許されず（送信信号と受信信号とを同期させる必要があり）、その結果として、信号線（配線）の最大長に深刻な制限（例えば、１Ｇｂｐｓの時に約１０ｃｍ程度まで）を与えることになっていた。
【００１３】
本発明は、上述した従来の信号伝送技術における課題に鑑み、信号伝送路の使用効率を増加すると共に、より少ない数の信号線により高速の信号伝送を正確に行い、また、信号線の最大長を延ばすことのできる信号伝送システム、信号伝送方法、および、トランシーバ回路の提供を目的とする。
【００１４】
【課題を解決するための手段】
本発明の第１の形態によれば、信号伝送路に送信信号を出力するドライバと、前記信号伝送路の信号を受け取るレシーバと、前記伝送路の信号の前記送信信号に対する補償電圧を前記レシーバの信号判定タイミングを示すレシーバ位相コードに応じて発生し、前記補償電圧を前記レシーバに出力する補償電圧発生回路と、を備えることを特徴とするトランシーバ回路が提供される。
さらに、本発明の第１の形態によれば、入力信号を受け取り、該入力信号を信号伝送路に送信信号として出力するドライバと、前記信号伝送路の信号を受け取るレシーバと、前記入力信号を受け取り、該入力信号に応じた補償電圧を生成し、該補償電圧を前記レシーバに出力する補償電圧発生部と、を備え、前記補償電圧発生部は、前記ドライバと同じ回路構成を有し、且つ、前記ドライバと同じデータで駆動されることを特徴とするトランシーバ回路も提供される。
【００１５】
本発明の第２の形態によれば、第１のトランシーバ回路と、第２のトランシーバ回路と、該第１および第２のトランシーバ回路を繋ぐ信号伝送路とを備えた信号伝送システムであって、前記第１および第２のトランシーバ回路の少なくとも一方は、信号伝送路に送信信号を出力するドライバと、前記信号伝送路の信号を受け取るレシーバと、前記伝送路の信号の前記送信信号に対する補償電圧を前記レシーバの信号判定タイミングを示すレシーバ位相コードに応じて発生し、前記補償電圧を前記レシーバに出力する補償電圧発生回路と、を備えるトランシーバ回路であることを特徴とする信号伝送システムが提供される。
さらに、本発明の第２の形態によれば、第１のトランシーバ回路と、第２のトランシーバ回路と、該第１および第２のトランシーバ回路を繋ぐ信号伝送路とを備えた信号伝送システムであって、前記第１および第２のトランシーバ回路の少なくとも一方は、入力信号を受け取り、該入力信号を信号伝送路に送信信号として出力するドライバと、前記信号伝送路の信号を受け取るレシーバと、前記入力信号を受け取り、該入力信号に応じた補償電圧を生成し、該補償電圧を前記レシーバに出力する補償電圧発生部と、を備え、前記補償電圧発生部は、前記ドライバと同じ回路構成を有し、且つ、前記ドライバと同じデータで駆動されるトランシーバ回路であることを特徴とする信号伝送システムが提供される。
【００１６】
本発明の第３の形態によれば、信号伝送路に送信信号を出力するドライバ、および、前記信号伝送路の信号を受け取るレシーバを備え、前記伝送路の信号の前記送信信号に対する補償電圧を前記レシーバの信号判定タイミングを示すレシーバ位相コードに応じて発生し、前記補償電圧を前記レシーバに出力するようにしたことを特徴とする信号伝送方法が提供される。
［備考］
１．信号伝送路に送信信号を出力するドライバと、
前記信号伝送路からの受信信号を受け取るレシーバと、
前記ドライバに起因した干渉電圧を補償する補償電圧を発生し、該補償電圧を前記レシーバに供給する補償電圧発生回路とを備え、該補償電圧発生回路の出力レベルを前記送信信号と前記受信信号との位相関係に応じて制御して双方向の信号伝送を行うようにしたことを特徴とするトランシーバ回路。
【００１７】
２．項目１に記載のトランシーバ回路において、前記ドライバは、定電流ドライバであることを特徴とするトランシーバ回路。
３．項目２に記載のトランシーバ回路において、前記ドライバは、複数の定電流ドライバユニットを備えた第１のドライバユニット群と、複数の定電流ドライバユニットを備えた第２のドライバユニット群とを備え、該第１および第２のドライバユニット群を切り替えて順次送信信号を出力するようにしたことを特徴とするトランシーバ回路。
【００１８】
４．項目３に記載のトランシーバ回路において、前記各ドライバユニット群は、当該ドライバユニット群の複数の定電流ドライバユニットの動作状態を制御して前記送信信号のトランジェント特性を調整するようにしたことを特徴とするトランシーバ回路。
５．項目４に記載のトランシーバ回路において、該トランシーバ回路は、前記各ドライバユニット群を駆動するプリドライバを備え、該プリドライバは、該ドライバユニット群におけるドライバユニットの数をｎとして、ビットタイムＴの２倍を周期とする４ｎ相のクロックで駆動されるようになっていることを特徴とするトランシーバ回路。
【００１９】
６．項目１に記載のトランシーバ回路において、前記補償電圧発生回路は、前記ドライバと同じ回路構成を有し当該ドライバと同じデータで駆動されるレプリカドライバであり、該レプリカドライバの出力振幅およびトランジェント時間を制御する手段を備えていることを特徴とするトランシーバ回路。
７．項目６に記載のトランシーバ回路において、前記ドライバは複数のドライバユニットを備え、前記レプリカドライバは、該ドライバを構成する１つのドライバユニットと同様の構成とされていることを特徴とするトランシーバ回路。
【００２０】
８．項目７に記載のトランシーバ回路において、前記補償電圧発生回路は、さらに、前記レシーバの判定タイミングにおける補償電圧の精度を向上させるための補正信号を過去の出力ビットに応じて発生させる補正回路を備えていることを特徴とするトランシーバ回路。
９．項目１に記載のトランシーバ回路において、前記補償電圧発生回路は、前記ドライバが出力する送信信号の現在のビットおよび過去のビットのデータ系列、並びに、前記送信信号と前記受信信号との位相関係に応じて前記補償電圧を発生することを特徴とするトランシーバ回路。
【００２１】
１０．項目１に記載のトランシーバ回路において、前記補償電圧発生回路は、前記ドライバが出力する送信信号の現在のビットおよび過去のビットのデータ系列、並びに、前記送信信号と前記受信信号との位相差に依存した電圧レベルを発生する複数の補償電圧補正回路と、前記データ系列に応じて該複数の補償電圧補正回路の出力の１つを選択する選択回路とを備えていることを特徴とするトランシーバ回路。
【００２２】
１１．項目９または１０に記載のトランシーバ回路において、該トランシーバ回路は、さらに、実際の信号伝送に先立って、一方のドライバからテストパターンを送出し、他方のドライバでは出力電流レベルを零とした状態で、レシーバによる判定が『０』或いは『１』になる境界の補償電圧を決定する手段と、該決定された補償電圧を記憶する手段とを備え、該記憶された補償電圧を使用して実際の信号伝送を行うようにしたことを特徴とするトランシーバ回路。
【００２３】
１２．項目１に記載のトランシーバ回路において、現在も含めて過去のｎ個のビット系列の値により補償用オフセット値を決めるようにしたトランシーバ回路であって、該トランシーバ回路は、２n 種類の補償電圧に応じた２n 個のレシーバ回路と、実際のビット系列に応じたレシーバ回路の出力を選択する選択回路とを備えたことを特徴とするトランシーバ回路。
【００２４】
１３．項目１に記載のトランシーバ回路において、該トランシーバ回路は、前記ドライバ、前記レシーバ、或いは、該ドライバおよびレシーバの双方に対して設けられた前記信号伝送路の特性を補償するイコライズ回路を備え、前記補償電圧発生回路は、テストパターンを受信して同一側のドライバからの干渉値および反対側のドライバからの信号の符号間干渉が最小となるように調整する手段を備えたことを特徴とするトランシーバ回路。
【００２５】
１４．項目１〜１３のいずれか１項に記載のトランシーバ回路において、該トランシーバ回路は、さらに、前記ドライバの出力インピーダンスを一定に保つインピーダンス保持手段を備えていることを特徴とするトランシーバ回路。
１５．項目１〜１４のいずれか１項に記載のトランシーバ回路において、前記ドライバから出力される送出信号のトランジェント時間をビットタイムＴと同等にしたことを特徴とするトランシーバ回路。
【００２６】
１６．第１のトランシーバ回路と、第２のトランシーバ回路と、該第１および第２のトランシーバ回路を繋ぐ信号伝送路とを備えた信号伝送システムであって、前記第１および第２のトランシーバ回路の少なくとも一方は、項目１〜１５のいずれか１項に記載のトランシーバ回路であることを特徴とする信号伝送システム。
【００２７】
１７．信号伝送路に送信信号を出力するドライバ、および、該信号伝送路からの受信信号を受け取るレシーバを備え、該ドライバに起因した干渉電圧を補償する補償電圧を発生して該レシーバに供給する信号伝送方法であって、前記補償電圧のレベルを前記送信信号と前記受信信号との位相関係に応じて制御して双方向の信号伝送を行うようにしたことを特徴とする信号伝送方法。
【００２８】
１８．項目１７に記載の信号伝送方法において、前記補償電圧は、前記ドライバが出力する送信信号の現在のビットおよび過去のビットのデータ系列、並びに、前記送信信号と前記受信信号との位相関係に応じて発生されることを特徴とする信号伝送方法。
１９．項目１８に記載の信号伝送方法において、該信号伝送方法は、実際の信号伝送に先立って、一方のドライバからテストパターンを送出し、他方のドライバでは出力電流レベルを零とした状態で、レシーバによる判定が『０』或いは『１』になる境界の補償電圧を決定し、該決定された補償電圧を記憶し、そして、該記憶された補償電圧を使用して実際の信号伝送を行うようにしたことを特徴とする信号伝送方法。
【００２９】
２０．項目１７に記載の信号伝送方法において、前記ドライバから出力される送出信号のトランジェント時間をビットタイムＴと同等にしたことを特徴とする信号伝送方法。
図３は本発明に係るトランシーバ回路の原理構成を示すブロック回路図である。図３において、参照符号１および３はトランシーバ回路、そして、２は信号伝送路（ケーブル）を示している。図３に示されるように、本発明の信号伝送システムは、トランシーバ回路１および３と、これらトランシーバ回路を繋ぐ信号伝送路２により構成されている。
【００３０】
各トランシーバ回路１，３は、それぞれドライバ１１，３１、レシーバ１２，３２、および、補償電圧発生回路１３，３３を有している。なお、図３および以下の各実施例を示す図面では、相補信号線２１，２２による信号伝送が描かれているが、いわゆるシングルエンドの信号線による信号伝送とすることもできるのはいうまでもない。
【００３１】
図３から明らかなように、本発明のトランシーバ回路（信号伝送システムおよび信号伝送方法）では、まず、信号伝送路の使用効率を上げるために双方向伝送が適用される。すなわち、一方の側のトランシーバ回路１におけるドライバ１１の相補信号出力（Ｖ+,Ｖ-)は、一方の側のトランシーバ回路１におけるレシーバ１２の入力に接続されると共に、信号線２（２１，２２）を介して他方の側のトランシーバ回路３におけるドライバ３１の相補信号出力に接続される。
【００３２】
ところで、通常、１対１の信号伝送では、一時には一方向にしか信号を伝送することができず、また、１本の伝送路（信号伝送路）で双方向の信号伝送を行う場合には、ドライバとレシーバを切り替えて伝送を行っている。さらに、ドライバとレシーバの切り替え処理を行うことなく双方向の信号伝送が可能であれば、伝送路当たりの信号伝送速度を上げることができるが、これは、信号伝送路は本質的に一方向に信号を送っている場合にも反対方向に別の信号を送ることができる性質を持っているからである。もし、伝送路の両端で或る方向とそれと逆の方向の信号を分離する手段があれば、一本の伝送路で同時に両方向に信号を送ることができ、伝送路１本当たりでは従来の２倍の伝送速度を得ることができることになる。
【００３３】
本発明は、図３に示されるように、伝送路の一方の端（例えば、一方のトランシーバ回路１）で考えると、レシーバ１２に入る信号（Ｖ+,Ｖ-)は、同一の側のドライバ１１に起因する電圧の上に反対側のドライバ３１から送られた信号が重畳する形になっている。そこで、本発明のトランシーバ回路（例えば、トランシーバ回路１）では、補償電圧発生回路１３により同一側のドライバ１１に起因する電圧（干渉電圧）をオフセット電圧（Ｖoff+, Ｖoff-）としてレシーバ１２へ供給し、レシーバ１２では、受信波形からドライバ１１に起因する干渉電圧を除去することで双方向に同時に信号を伝送している場合でも正しく信号の受信（反対側のドライバ３１から送られた信号の判別）を行うようになっている。
【００３４】
すなわち、例えば、一方のトランシーバ回路１において、その一方側のドライバ１１がどのような信号（Ｖin）を送っているかは既知であるから、そのドライバ１１の出力に起因した干渉電圧（オフセット電圧：Ｖoff+, Ｖoff-）を補償電圧発生回路１３（基本的にはドライバと同一のものが使える）で発生し、レシーバ１２は、受信波形（Ｖ+,Ｖ-)から干渉電圧（Ｖoff+, Ｖoff-）を除去することで他方のトランシーバ回路３におけるドライバ３１の出力を正しく判定することができる。なお、他方のトランシーバ回路３におけるレシーバ３２の信号判定も同様である。
【００３５】
さらに、本発明では、前述した図２の従来の双方向信号伝送と異なり、受信信号の位相と送信信号の位相が任意のずれを持っていても正しく信号の判定を行うことができる。これは、後述するように、信号を判定するタイミングに正しい補償オフセット電圧を発生させる回路を用いることにより、どのようなタイミングでも受信が可能になるからである。
【００３６】
このように、本発明によれば、送出される信号と受信信号との間の位相関係が任意の値でよく、またその位相値も時間と共に変動することが許されるため、信号伝送路の距離に制約がなく、また、送信信号と受信信号とを完全に同期させる必要がないという利点がある。
【００３７】
【発明の実施の形態】
以下、本発明に係る信号伝送システム、信号伝送方法、および、トランシーバ回路の実施例を図面を参照して詳述する。
図４は本発明の第１実施例としてのトランシーバ回路におけるドライバを示す回路図であり、図３に示すトランシーバ回路１（３）におけるドライバ１１（３１）を示すものである。なお、図４では、ドライバ１１に入力する信号も相補信号（Ｖin+,Ｖin-)として描かれている。図４において、参照符号１１１および１１２はインバータ、１１３および１１５はＰチャネル型ＭＯＳトランジスタ（ＰＭＯＳトランジスタ）、そして、１１４および１１６はＮチャネル型ＭＯＳトランジスタ（ＮＭＯＳトランジスタ）を示している。
【００３８】
本第１実施例のドライバでは、出力段がプッシュプルのインバータとして構成されている。すなわち、正論理の入力信号Ｖin+ は、インバータ１１１を介してプッシュプルのインバータ（ＰＭＯＳトランジスタ１１３およびＮＭＯＳトランジスタ１１４）により信号伝送路２１へ伝えられ、また、負論理の入力信号Ｖin- は、インバータ１１２を介してプッシュプルのインバータ（ＰＭＯＳトランジスタ１１５およびＮＭＯＳトランジスタ１１６）により信号伝送路２２へ伝えられる。
【００３９】
なお、一方のトランシーバ回路（１）のドライバ１１の正論理の出力信号を伝える信号線２１は、他方のトランシーバ回路（３）のドライバ３１の正論理の出力に接続され、また、ドライバ１１の負論理の出力信号を伝える信号線２２は、ドライバ３１の負論理の出力に接続されている。さらに、一方のトランシーバ回路（１）において、ドライバ１１の出力（信号線２１，２２）は、レシーバ（１２）の入力に接続され、また、他方のトランシーバ回路（３）において、ドライバ３１の出力（信号線２１，２２）は、レシーバ（３２）の入力に接続されている。ここで、具体的に、ドライバ１１は、例えば、１．２５Ｇｂｐｓのデータ転送速度でＮＲＺ（ノンリターントゥゼロ：Non-Return to Zero）信号を信号線に送出する。
【００４０】
図５は本発明の第２実施例としてのトランシーバ回路におけるレシーバを示す回路図であり、図３に示すトランシーバ回路１（３）におけるレシーバ１２（３２）を示すものである。なお、図５において、参照符号１２１および１２２はＰＭＯＳトランジスタ、１２３〜１２８はＮＭＯＳトランジスタ、そして、１２０および１２９はＮＡＤＮゲートを示している。なお、参照符号Ｖcnは、ＮＭＯＳトランジスタ１２４および１２７のゲートに印加するバイアス電圧を示している。
【００４１】
図５に示されるように、レシーバ１２は、２つの差動増幅回路で構成され、通常の入力信号（Ｖin+,Ｖin-)の他に、補償電圧発生回路（１３）からのオフセット電圧（Ｖoff+, Ｖoff-）が入力されるようになっている。すなわち、レシーバ１２では、通常の入力信号Ｖin+,Ｖin- からオフセット電圧Ｖoff+, Ｖoff-を差し引いて、２つのＮＡＮＤゲート１２０および１２９がクロスカップルされたリジェネラティブラッチ（Rejenerative Latch) により、信号の高レベル『Ｈ』（『１』）および低レベル『Ｌ』（『０』）の判定を行うようになっている。
【００４２】
従って、レシーバ１２は、ドライバ１１の出力信号に起因する干渉電圧（オフセット電圧）をレシーバ入力からキャンセルし、信号線２１，２２を介して供給される他方のトランシーバ回路（３）のドライバ（３１）の出力信号を正しく受信（判定）するようになっている。なお、補償電圧発生回路（１３）は、例えば、ドライバ１１と同様の回路構成とされている。また、ドライバ１１、レシーバ１２、および、補償電圧発生回路１３より成るトランシーバ回路（１）と同様の回路は、信号線２１，２２の反対側にも設けられている。
【００４３】
ここで、上記の実施例では、信号伝送が全て差動（相補信号）で行われる場合を例として説明したが、前述したように、本発明はいわゆるシングルエンドによる信号伝送に対しても適用することができる。
上述したように、補償電圧発生回路（１３：ドライバと同じ構成をもつレプリカドライバ）の出力（オフセット電圧：Ｖoff+, Ｖoff-）には、反対側のドライバ（３１）からの信号入力の効果が含まれない純粋なドライバ（１１）起因の電圧のみが現れるため、このオフセット電圧（Ｖoff+, Ｖoff-）を入力信号（Ｖin+,Ｖin-)から差し引くことにより双方向伝送における信号受信が可能になる。
【００４４】
なお、例えば、後述する図８の第５実施例のように、ドライバを複数（例えば、４個、８個、或いは、１６個等）のドライバユニットで構成する場合、レプリカドライバは、このドライバを構成する１つのドライバユニットと同様の構成としてもよい。
図６は本発明の第３実施例としてのトランシーバ回路におけるドライバ１１（３１）を示す回路図である。この図６に示す第３実施例のドライバは、前述した図４のドライバに対して、ＰＭＯＳトランジスタ１１７およびＮＭＯＳトランジスタ１１８をそれぞれ最終段のインバータ（１１３，１１４；１１５，１１６）と高電位および低電位の電源線（Ｖｄｄ，Ｖｓｓ）との間に設けて定電流駆動すると共に、ドライバの出力（信号線）２１および２２に中間電位（１／２・Ｖｄｄ）に吊られた抵抗（終端抵抗：インピーダンス保持手段）２３および２４を設けるようになっている。ここで、参照符号ＶｃｐおよびＶｃｎは、それぞれＰＭＯＳトランジスタ１１７およびＮＭＯＳトランジスタ１１８のゲートに印加されるバイアス電圧を示している。
【００４５】
本第３実施例のドライバは、ドライバの出力インピーダンスを出力状態に依存せず（出力が高レベル『Ｌ』または『Ｈ』の何れかであるか、或いは、立ち上がりまたは立ち下がり期間であるかに依らず）一定とするように構成したものであり、最終段を定電流ドライバ（定電流インバータ）で構成し、その出力を終端抵抗２３，２４で並列終端することにより出力インピーダンスを一定に保つようになっている。ここで、抵抗２３および２４の抵抗値は、信号線（伝送線路）２１，２２の特性インピーダンスに一致させるようになっている。
【００４６】
このように、本第３実施例によれば、一方の側のドライバ（１１）は、他方の側（反対側）のドライバ（３１）から送られてきた信号に対して終端抵抗の役割を果たすため、信号の反射による波形の乱れを抑えることができ、高速の信号伝送が可能になる。
図７は本発明の第４実施例としてのトランシーバ回路におけるドライバ１１（３１）を示す回路図である。この図７に示す第４実施例のドライバは、上述した図６のドライバに対して、各最終段のインバータの入力に容量１１１１，１１１２および１１２１，１１２２を設け、ドライバから送出される信号を鈍らせて立ち上がり（立ち下がり：トランジェント時間）をビットタイムＴと同等（同程度）とするようになっている。ここで、容量１１１１および１１２１は、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタより成るＭＯＳ容量として構成され、また、容量１１１２および１１２２は、２つのＮＭＯＳトランジスタより成るＭＯＳ容量として構成されている。なお、ドライバから出力される送出信号のトランジェント時間は、ビットタイムＴの５０％程度であってもよい。
【００４７】
このように、本第４実施例のドライバは、正論理を出力する最終段のインバータ（１１３，１１４）の入力と高電位および低電位の電源線（Ｖｄｄ，Ｖｓｓ）との間にそれぞれ容量１１１１および１１１２を設け、さらに、負論理を出力する最終段のインバータ（１１５，１１６）の入力と高電位および低電位の電源線（Ｖｄｄ，Ｖｓｓ）との間にそれぞれ容量１１２１および１１２２を設け、これにより、ドライバ出力の立ち上がり時間を長くするようになっている。
【００４８】
すなわち、ドライバの出力信号が急激に立ち上がると（ドライバ出力の立ち上がり時間が短いと）、受信信号の判定期間がドライバ出力の立ち上がり（または、立ち下がり）期間に掛かってしまい、補償によるドライバ起因の電圧の除去に大きな誤差を伴うことになる。なぜなら、補償信号発生回路（１３）による補償電圧と実際のドライバ電圧との間にスキューがあると、この［スキュー］×［電圧変化率］だけの誤差（時間のずれによる誤差電圧）が発生し、その誤差電圧がドライバ出力の変化率が大きい期間（立ち上がり・立ち下がり期間）に大きな値となってしまうからである。これに対して、本第４実施例によれば、ドライバ出力の立ち上がり時間が長くなるため、ドライバに起因する電圧変化率が小さくなり、その分スキューによる誤差電圧も小さくなり、レシーバ（１２）による正確な信号判定が可能になる。
【００４９】
図８は本発明の第５実施例としてのトランシーバ回路におけるドライバ１１（１３）を示す回路図である。図８において、参照符号１０１は第１のドライバユニット群を示し、１０２は第２のドライバユニット群を示している。なお、前述した第４実施例のように、容量を使用してドライバ出力を鈍らせる場合、簡単な回路構成とすることはできるが、その容量値の設定は難しいものがある。そこで、本第５実施例では、ドライバユニット群を用いてドライバ出力を適切に鈍らせる（トランジェント特性を調整する）ようになっている。
【００５０】
すなわち、図８に示されるように、本第５実施例のドライバは、並列に接続された複数の定電流ドライバユニット１０１１〜１０１ｎで構成した第１のドライバユニット群１０１、および、並列に接続された複数の定電流ドライバユニットで構成した第２のドライバユニット群１０２を備え、時間の経過に応じて各ドライバユニット群におけるドライバユニットの数を制御して、ドライバから送出される信号の立ち上がり（立ち下がり：トランジェント時間）をビットタイムＴと同程度とするようになっている。なお、第２のドライバユニット群１０２は、第１のドライバユニット群１０１と同様の構成とされ、第１および第２のドライバユニット群の出力は、信号線２１，２２に対して共通に接続されている。
【００５１】
第１のドライバユニット群１０１には、例えば、ｎ−１番目のデータＤ(n-1) が入力され、また、第２のドライバユニット群１０２には、例えば、ｎ番目のデータＤ(n) が入力される。すなわち、ドライバ１１は、２つのドライバユニット群１０１，１０２で構成され、例えば、第１のドライバユニット群１０１には１ビット前のデータが入力され、第２のドライバユニット群１０２には現在のビットのデータが入力される。なお、例えば、次のビットのデータは、第１のドライバユニット群１０１に供給されることになる。
【００５２】
図９は図８に示すドライバの動作を説明するための図である。図９のグラフにおいて、縦軸は電流を出力しているドライバユニットの数を示し、横軸は時間を示している。なお、図９では、各ドライバユニット群１０１，１０２における定電流ドライバユニットの数が４個の場合を例として示しているが、この数は様々に変化させ得るのはいうまでもない。
【００５３】
図９に示されるように、第１のドライバユニット群１０１におけるドライバユニットの数は時間と共に４から０まで順次減少し、第２のドライバユニット群１０２におけるドライバユニットの数は時間と共に０から４まで順次増加し、また、これら第１および第２のドライバユニット群で電流を出力しているドライバユニットの数の和が４となるように制御されている。これにより、第１のドライバユニット群１０１によるデータＤ(n-1) の立ち下がり波形が鈍り、また、第２のドライバユニット群１０２によるデータＤ(n) の立ち上がり波形が鈍ることになる。
【００５４】
図１０は図８に示すドライバに適用するプリドライバの一例を示すブロック回路図であり、また、図１１は図１０に示すプリドライバにおけるマルチプレクサの一例を示す回路図である。ここで、図１０および図１１は、４ビット（Ｎ＝４）のパラレルデータを処理するプリドライバの例を示し、また、４ビットの差動データ（相補信号）Ｄ０，／Ｄ０；Ｄ１，／Ｄ１；Ｄ２，／Ｄ２；Ｄ３，／Ｄ３の内、主として正論理の信号Ｄ０，Ｄ１，Ｄ２，Ｄ３に関する回路を示している。
【００５５】
図１０に示されるように、プリドライバ４００は、例えば、４ビットのパラレルデータＤ０，Ｄ１，Ｄ２，Ｄ３をラッチする複数のラッチ回路（４１１〜４１６）および各ラッチ回路の出力をそれぞれ所定のクロックで取り込んで出力するマルチプレクサ（４０１〜４０４）を備えている。具体的に、データＤ０〜Ｄ３は、例えば、クロックＣＫ４４の立ち上がりタイミングでラッチされるラッチ回路４１１〜４１４に供給され、さらに、ラッチ回路４１３および４１４の出力はクロックＣＫ２４の立ち上がりタイミングでラッチされるラッチ回路４１５および４１６に供給され、各ラッチ回路４１１，４１２，４１５，４１６の出力がマルチプレクサ４０１に入力されるようになっている。
【００５６】
マルチプレクサ４０１は、それぞれ所定のクロックによりスイッチング制御される複数のトランスファゲート４１１〜４１８を備え、例えば、ラッチ回路４１１の出力（Ｄ０）は、クロックＣＫ１１（ｆ１）により制御されるトランスファゲート４１１およびクロック／ＣＫ２１（／ｆ２）により制御されるトランスファゲート４１５を介してインバータ（定電流駆動インバータ）４１９に供給されるようになっている。同様に、ラッチ回路４１２の出力（Ｄ１）は、クロックＣＫ２１（ｆ２）により制御されるトランスファゲート４１２およびクロック／ＣＫ３１（／ｆ３）により制御されるトランスファゲート４１６を介してインバータ４１９に供給される。
【００５７】
各マルチプレクサ４０１〜４０４では、それぞれトランスファゲート４１１〜４１８を制御するクロックがそれぞれ異なっている。また、図１１において、インバータ４１９’には、正論理のデータＤ０〜Ｄ３を処理するのと同様の構成を有する負論理のデータ／Ｄ０〜／Ｄ３を処理するプリドライバ部４１０の出力が供給され、各インバータ４１９および４１９’を介して相補（差動）の信号ＤＤ１，／ＤＤ１が出力される。これら各マルチプレクサ４０１〜４０４の出力信号ＤＤ０，／ＤＤ０；ＤＤ１，／ＤＤ１；ＤＤ２，／ＤＤ２；ＤＤ３，／ＤＤ３はまとめられ、出力ＤＤ，／ＤＤ（Ｄ(n-1))として、各ドライバユニット（１０１１〜１０１ｎ）へそれぞれ供給される。
【００５８】
図１２は図１０に示すプリドライバに適用する多相クロックを説明するための図である。ここで、図１２（ａ）はプリドライバ４００に対して多相クロック（４ｎ相のクロック：ＣＫ１１〜ＣＫ１４；ＣＫ２１〜ＣＫ２４；ＣＫ３１〜ＣＫ３４；ＣＫ４１〜ＣＫ４４）を供給するための多相クロック発生回路のブロック図であり、図１２（ｂ）は上記多相クロック（４ｎ相のクロック）の各タイミング波形を示す図である。
【００５９】
このように、本第５実施例では、各ドライバユニット群（１０１）において、複数のドライバユニット１０１１、１０１２、…、１０１ｎは、例えば、多相のクロックＣＫ１，／ＣＫ１、ＣＫ２，／ＣＫ２、…、ｃｋｎ，／ｃｋｎにより制御されるプリドライバにより駆動され、ドライバ段の電流が順次切り替えられるようになっている。ここで、プリドライバ４００（各ドライバユニット１０１１〜１０１ｎ）は、例えば、ビットタイムＴの２倍を周期とする４ｎ相のクロックＣＫ１１〜ＣＫ１４；ＣＫ２１〜ＣＫ２４；ＣＫ３１〜ＣＫ３４；ＣＫ４１〜ＣＫ４４により制御され、ドライバ段の電流が順次切り替えられるようになっている。
【００６０】
図１３は本発明の第６実施例としてのトランシーバ回路におけるドライバ１１（３１）を示す回路図である。図１３において、参照符号１０３１〜１０３ｎは定電流ドライバユニットを示し、１０３２〜１０３ｎは遅延段を示している。なお、図１３においては、データＤ(n) は相補信号ではなく、いわゆるシングルエンドの信号として描かれている。
【００６１】
図１３に示されるように、本第６実施例では、複数の定電流ドライバユニット１０３１、１０３２、１０３ｎに対して、直接および直列接続されたインバータチェーンによる遅延段１０３２、…、１０３ｎを介して順次データＤ(n) を遅延して供給することで、ドライバの出力の立ち上がり（立ち下がり）時間を長くするようになっている。
【００６２】
上記の第５実施例および第６実施例によれば、前述した第４実施例における容量を使用して立ち上がり（立ち下がり）時間を規定するのに比べて、より正確な立ち上がり（立ち下がり）時間の制御が可能であり、さらに、大きな容量を必要としないため回路の占有面積を低減することもできる。
図１４は本発明の第７実施例としてのトランシーバ回路における補償電圧発生回路１３（３３）を示す回路図である。
【００６３】
図１４に示されるように、補償電圧発生回路１３は、基本的には、図６に示すような定電流ドライバ１１と同様のレプリカドライバとして構成されている。本第７実施例の補償電圧発生回路１３は、ドライバ（メインのドライバ）１１に対応した信号（補償電圧）Ｖoff+, Ｖof- を出力するけでなく、さらに、ＰＭＯＳトランジスタ１３９およびＮＭＯＳトランジスタ１４０により、制御信号Ｖcont, ／Ｖcontにより出力信号の増加および減少をさせることができるようになっている。また、本第７実施例においては、補償電圧発生回路の出力には、複数の容量およびスイッチで構成された容量スイッチ部１４１および１４２が設けられ、容量をスイッチすることで出力（補償電圧Ｖoff+, Ｖof-)の立ち上がり時間を調整することができるようになっている。なお、この容量スイッチ部１４１および１４２による容量のスイッチング処理は、例えば、電源投入時の初期設定において自動的に行うようにすることができる。
【００６４】
すなわち、レプリカドライバ（補償電圧発生回路）１３は、例えば、消費電力を低減するためにメインのドライバ１１よりも小型のトランジスタで構成することができが、特に、その場合には、駆動能力や出力の負荷容量等の違いによりドライバ１１の出力に起因した干渉電圧を補償する補償電圧（オフセット電圧：Ｖoff+, Ｖof-)に誤差（ずれ）が生じてしまう。そこで、本第７実施例の補償電圧発生回路は、容量スイッチ部１４１および１４２により補償電圧の立ち上がり時間を調整することで補償電圧の値をより正確なものとし、レシーバ１２（３２）による高感度の信号受信を可能とするものである。
【００６５】
本発明の第８実施例としてのトランシーバ回路における補償電圧発生回路３３（１３）を概略的に示すブロック回路図である。図１５において、参照符号３３０は位相データ参照部、３３１１〜３３１４はＤ／Ａコンバータ（補償電圧発生部）、そして、３３２１〜３３２４はスイッチを示している。なお、図１５（図１６および図１７も同様）では、便宜的に、他方の側の補償電圧発生回路３３を描いているが、一方の側の補償電圧発生回路１３も同様であるのはいうまでもない。
【００６６】
図１５に示されるように、本第８実施例の補償電圧発生回路は、例えば、４つの補償電圧発生部（Ｄ／Ａコンバータ）３３１１〜３３１４を有している。ここで、第１の補償電圧発生部３３１１は、２ビットの出力系列が［０，０］のとき（ドライバ１１が出力しているデータが低レベル『Ｌ』で、直前に出力したデータも低レベル『Ｌ』のとき）にスイッチ３３２１により選択され、第２の補償電圧発生部３３１２は、２ビットの出力系列が［０，１］のとき（ドライバ１１が出力しているデータが低レベル『Ｌ』で、直前に出力したデータが高レベル『Ｈ』のとき）にスイッチ３３２２により選択され、第３の補償電圧発生部３３１３は、２ビットの出力系列が［１，０］のとき（ドライバ１１が出力しているデータが高レベル『Ｈ』で、直前に出力したデータが低レベル『Ｌ』のとき）にスイッチ３３２３により選択され、そして、第４の補償電圧発生部３３１４は、２ビットの出力系列が［１，１］のとき（ドライバ１１が出力しているデータが高レベル『Ｈ』で、直前に出力したデータも高レベル『Ｈ』のとき）にスイッチ３３２４により選択される。
【００６７】
位相データ参照部３３０は、例えば、ＲＡＭ（Random Access Memory）により構成され、レシーバ３２の信号判定タイミング（受信クロックの位相）を示すレシーバ位相コード（例えば、６ビットの信号）を受け取って、このレシーバ位相コードに対応したデータを各補償電圧発生部（Ｄ／Ａコンバータ）３３１１〜３３１４に供給して駆動するようになっている。ここで、位相データ参照部３３０としてＲＡＭを用いるのは、例えば、電源投入時の初期設定において、各レシーバ位相コードに対応するデータを書き込んで使用するためである。
【００６８】
一般に、送信クロックと受信クロックの周波数差は水晶振動子の周波数偏差程度であり、両クロックの位相差は各サイクル間ではゆっくりと変化する。従って、上記４つの補償電圧発生部３３１１〜３３１４は、低周波で動作すればよいことになる。そして、現在に続く２ビット分の送信データ（［０，０］，［０，１］，［１，０］，［１，１］）の値に応じて、４つの補償電圧発生部３３１１〜３３１４の内の対応する１つを選択すれば、必要な補償電圧（オフセット電圧）Ｖoff+, Ｖof- が得られる。この補償電圧は、レシーバ３２に供給されてドライバ１１の出力に起因した干渉電圧の除去に使用され、その結果、レシーバ３２は、反対側のドライバ１１から伝送された信号を正しく判定することができる。なお、ドライバの出力系列のビット数を２としたのは、現在のビットの出力レベル、および、その直前のビットの出力レベルを考慮すれば十分であるとの前提に立ったもので、補償電圧発生部等の数は増加するが、例えば、ドライバの出力系列のビット数を２ではなく３ビット等とすることもできる。
【００６９】
このように、本第８実施例によれば、高速で動作するレプリカドライバが不必要となり、より精度の高い補償電圧の発生が可能になる。
図１６は本発明の第９実施例としてのトランシーバ回路における補償電圧発生回路を示すブロック回路図であり、上述の第８実施例における位相データ参照部（ＲＡＭ）３３０に対する初期設定の書き込み処理に相当するものである。
【００７０】
図１６に示す第９実施例では、実際の信号受信に先立って、例えば、電源投入時の初期設定において、一方の側のドライバ１１の出力をゼロレベル（出力電流がゼロ）とし、他方の側のドライバ３１からテストパターンを送信する。そして、特定の受信クロックの位相に対して補償電圧（オフセット電圧）を増減してレシーバ３２の判定が『０』或いは『１』になる境界の補償電圧を決定し、それらの値を補償電圧発生回路３３のＲＡＭ（位相データ参照部３３０）に書き込む。この初期設定は、チップが実装された状態で各トランシーバ回路毎に行われ、これにより各トランシーバ回路毎に必要な補償電圧の書き込みが行われる。
【００７１】
ここで、時間の分解能としては、例えば、１ビットタイムＴを６４分割し、また、補償電圧の分解能としては、例えば、６ビットのデータとすればよい。そして、これらのデータを、連続する２ビット毎、すなわち、２ビットの出力系列が［０，０］，［０，１］，［１，０］，［１，１］に対して獲得し、それをＲＡＭ（１３０）に書き込む。なお、時間および補償電圧の分解能は、必要に応じて変化させることができ、さらに、ドライバの出力系列のビット数も２ではなく３ビット等としてもよい。
【００７２】
このように、本第９実施例によれば、ドライバの駆動能力の変動や負荷の値の変動等の要因を全て取り込んだ正確なオフセット補償（補償電圧の発生）ができ、より高感度の受信が可能になる。
図１７は本発明の第１０実施例としてのトランシーバ回路３を概略的に示すブロック回路図である。
【００７３】
本第１０実施例では、図１５に示す第８実施例における補償電圧発生部（Ｄ／Ａコンバータ）３３１１〜３３１４の出力をスイッチ３３２１〜３３２４等を通すことなく、直接に４つのドライバ部３２１〜３２４に供給し、そのドライバ部３２１〜３２４の出力を２ビットの出力系列（データ系列）に応じて選択するようになっている。すなわち、データ系列［０，０］用の補償電圧発生部３３１１の出力は、そのままデータ系列［０，０］用のドライバ部３２１に供給され、同様に、データ系列［０，１］，［１，０］，［１，１］用の補償電圧発生部３３１２，３３１３，３３１４の出力は、それぞれデータ系列［０，１］，［１，０］，［１，１］用のドライバ部３２２，３２３，３２４に供給され、実際にドライバ３１が出力するデータ系列に対応した１つのドライバ部の出力がセレクタ３２０により選択されて出力される。なお、４つのドライバ部３２１〜３２４は、全て補償電圧発生部３３１１〜３３１４からの補償電圧を受け取って、反対側のドライバ１１からの信号判定動作を同時に行うことになる。なお、補償電圧発生部およびドライバ部の数は増加するが、データ系列（ドライバの出力系列）のビット数を２ではなく３ビット等とし、より高精度の処理を行うようにすることもできる。
【００７４】
このように、本第１０実施例によれば、各ドライバ部に供給される補償電圧（オフセット電圧）は低周波で変化するため、寄生容量等の影響による誤差が生じ難く、より高精度の受信（信号判定）が可能になる。
図１８は本発明の第１１実施例としてのトランシーバ回路におけるレシーバを示す回路図である。
【００７５】
図１８に示されるように、本第１１実施例は、レシーバにＰＲＤ（Partial Response Detection）を利用し、容量ネットワークおよび判定回路（ラッチ１２００）により、符号間干渉を推定して信号の判定を行うようになっている。ここで、判定回路１２００は、図５に示すドライバを適用することができる。なお、ラッチ信号ＬＡＴは、図５のドライバの動作を制御する信号であり、例えば、トランジスタ１２１および１２２と高電位の電源線（Ｖdd）との間にそれぞれＰＭＯＳトランジスタを挿入し、そのゲートにラッチ信号ＬＡＴを供給するようにしてもよい。
【００７６】
容量ネットワークは、スイッチ１２０１〜１２０６，１２１１〜１２１３，１２２１〜１２２３、および、容量１２０７，１２０８，１２１４〜１２１６，１２２４〜１２２６で構成されている。この容量ネットワークは、通常のＰＲＤ回路に対してスイッチ１２１１〜１２１３，１２２１〜１２２３、および、容量１２１４〜１２１６，１２２４〜１２２６で構成されるパラメータ調整回路を設け、スイッチ１２１１〜１２１３および１２２１〜１２２３により容量１２１４〜１２１６および１２２４〜１２２６の接続を制御して、イコライズパラメータの調整を行うようになっている。
【００７７】
本第１１実施例のレシーバにおいては、イコライズパラメータを決めるために、反対側のドライバ３１からテストパターンを送り、レシーバ１２の補償電圧（ラッチ１２００における補償電圧）Ｖoff+, Ｖoff-を増減させながら判定回路の出力が低レベル『Ｌ』から高レベル『Ｈ』に切り替わる点を探索する。このとき、同一の側のドライバ１１の出力電流はゼロとしておく。このようにして補償されるべき符号間干渉の値を求め、制御用プロセッサにより適切なイコライズパラメータを決定する（スイッチ１２１１〜１２１３および１２２１〜１２２３の接続を制御する）。なお、スイッチ１２１１〜１２１３，１２２１〜１２２３、および、容量１２１４〜１２１６，１２２４〜１２２６は、判定回路１２００の各入力に対してそれぞれ３個ずつ設けるようになっているが、この数は様々に変化させ得るものであり、また、各容量の値も個々に異ならせるようにすることもできる。
【００７８】
このように、本第１１実施例によれば、信号線（信号伝送路）における高周波ロス等による符号間干渉も補償することができるため、より高速の信号伝送が可能になる。
図１９は本発明の第１２実施例としてのトランシーバ回路における補償電圧発生回路１３（３３）を示す回路図である。
【００７９】
図１９に示されるように、本第１２実施例の補償電圧発生回路は、例えば、図６に示す第３実施例のドライバと図１５に示す第８実施例の補償電圧発生回路とを組み合わせたものに相当する。すなわち、本第１２実施例におけるレプリカドライバ１１００は、図６に示すドライバに対応する。なお、本第１２実施例のレプリカドライバ１１００は、例えば、図６のドライバの１／８のサイズ（トランジスタサイズ）として構成され、また、本第１２実施例の終端抵抗１１０１および１１０２は、例えば、図６の終端抵抗２３および２４の８倍の抵抗値として構成されている。
【００８０】
さらに、本第１２実施例におけるＲＡＭ（位相データ参照部）１３０，Ｄ／Ａコンバータ（補正信号発生部）１３１１〜１３１４およびセレクタ１３２は、それぞれ位相データ参照部３３０，補正信号発生部３３１１〜３３１４およびスイッチ３３２１〜３３２４に対応する。
本第１２実施例では、レシーバの位相コードに応じたディジタル信号を出力するＲＡＭ１３０と、ＲＡＭ１３０からの信号を変換して補正信号（補償電圧を補正するための電圧）を出力するＤ／Ａコンバータ１３１１〜１３１４と、Ｄ／Ａコンバータ１３１１〜１３１４の出力を選択するセレクタ１３２により、補償電圧（Ｖoff+, Ｖoff-）をさらに補正して、レシーバが判定を行うタイミングでの補償電圧の精度をより一層向上させるようになっている。この図１９に示す回路では、例えば、現在に続く２ビットの出力系列００，０１，１０，１１に応じてＤ／Ａコンバータ１３１１〜１３１４により補正信号（補正電圧）を発生させ、それをセレクタ１３２で選択して補償電圧に加えるようになっている。なお、本第１２実施例では、レプリカドライバ１１００により或る程度正確な補償ができているため、補正回路（ＲＡＭ１３０およびＤ／Ａコンバータ１３１１〜１３１４等）は２ビット程度の精度の簡便なものでよい。このように、本第１２実施例によれば、簡単な回路の付加によりレプリカドライバによる補償の精度を上げてより高感度の受信が可能になる。
【００８１】
このように、本発明の各実施例によれば、伝送路の帯域を有効利用できる双方向伝送が可能になり、しかも送信信号と受信信号の間の位相関係は時間と共に変化できるため、伝送路長を長くすることが可能になる。
【００８２】
【発明の効果】
以上、詳述したように、本発明によれば、信号伝送路の使用効率を増加すると共に、より少ない数の信号線により高速の信号伝送を正確に行い、また、信号線の最大長を延ばすことのできる信号伝送システム、信号伝送方法、および、トランシーバ回路を提供することができる。
【図面の簡単な説明】
【図１】従来の信号伝送システムの一例を概略的に示す回路図である。
【図２】従来の信号伝送システムの他の例を概略的に示す回路図である。
【図３】本発明に係るトランシーバ回路の原理構成を示すブロック回路図である。
【図４】本発明の第１実施例としてのトランシーバ回路におけるドライバを示す回路図である。
【図５】本発明の第２実施例としてのトランシーバ回路におけるレシーバを示す回路図である。
【図６】本発明の第３実施例としてのトランシーバ回路におけるドライバを示す回路図である。
【図７】本発明の第４実施例としてのトランシーバ回路におけるドライバを示す回路図である。
【図８】本発明の第５実施例としてのトランシーバ回路におけるドライバを示す回路図である。
【図９】図８に示すドライバの動作を説明するための図である。
【図１０】図８に示すドライバに適用するプリドライバの一例を示すブロック回路図である。
【図１１】図１０に示すプリドライバにおけるマルチプレクサの一例を示す回路図である。
【図１２】図１０に示すプリドライバに適用する多相クロックを説明するための図である。
【図１３】本発明の第６実施例としてのトランシーバ回路におけるドライバを示す回路図である。
【図１４】本発明の第７実施例としてのトランシーバ回路における補償電圧発生回路を示す回路図である。
【図１５】本発明の第８実施例としてのトランシーバ回路における補償電圧発生回路を概略的に示すブロック回路図である。
【図１６】本発明の第９実施例としてのトランシーバ回路における補償電圧発生回路を示すブロック回路図である。
【図１７】本発明の第１０実施例としてのトランシーバ回路を概略的に示すブロック回路図である。
【図１８】本発明の第１１実施例としてのトランシーバ回路におけるレシーバを示す回路図である。
【図１９】本発明の第１２実施例としてのトランシーバ回路における補償電圧発生回路を示す回路図である。
【符号の説明】
１，３…トランシーバ回路
２…信号伝送路
１１，３１…ドライバ
１２，３２…レシーバ
１３，３３…補償電圧発生回路（レプリカドライバ）
２１，２２…信号線
２３，２４…終端抵抗（インピーダンス保持手段）
３０…コントローラ
１０１…第１のドライバユニット群
１０２…第２のドライバユニット群
１３０，３３０…位相データ参照部
１３２…セレクタ
１３１１〜１３１４，３３１１〜３３１４…Ｄ／Ａコンバータ
４００…プリドライバ
Claims (13)
- 信号伝送路に送信信号を出力するドライバと、
前記信号伝送路の信号を受け取るレシーバと、
前記伝送路の信号の前記送信信号に対する補償電圧を前記レシーバの信号判定タイミングを示すレシーバ位相コードに応じて発生し、前記補償電圧を前記レシーバに出力する補償電圧発生回路と、を備えることを特徴とするトランシーバ回路。 - 請求項１に記載のトランシーバ回路において、前記信号判定タイミングは、受信クロックにより規定されることを特徴とするトランシーバ回路。
- 請求項１または２に記載のトランシーバ回路において、前記補償電圧発生回路は、複数の補償電圧発生部を有し、前記ドライバが出力する送信信号の現在のビットおよび過去のビットのデータ系列に応じて、前記複数の補償電圧発生部が選択されることを特徴とするトランシーバ回路。
- 入力信号を受け取り、該入力信号を信号伝送路に送信信号として出力するドライバと、
前記信号伝送路の信号を受け取るレシーバと、
前記入力信号を受け取り、該入力信号に応じた補償電圧を生成し、該補償電圧を前記レシーバに出力する補償電圧発生部と、を備え、
前記補償電圧発生部は、前記ドライバと同じ回路構成を有し、且つ、前記ドライバと同じデータで駆動されることを特徴とするトランシーバ回路。 - 請求項１〜４のいずれか１項に記載のトランシーバ回路において、前記ドライバは、定電流ドライバであることを特徴とするトランシーバ回路。
- 請求項５に記載のトランシーバ回路において、前記ドライバは、複数の定電流ドライバユニットを備えた第１のドライバユニット群と、複数の定電流ドライバユニットを備えた第２のドライバユニット群とを備え、該第１および第２のドライバユニット群を切り替えて順次送信信号を出力するようにしたことを特徴とするトランシーバ回路。
- 請求項６に記載のトランシーバ回路において、前記各ドライバユニット群は、当該ドライバユニット群の複数の定電流ドライバユニットの動作状態を制御して前記送信信号のトランジェント特性を調整するようにしたことを特徴とするトランシーバ回路。
- 請求項７に記載のトランシーバ回路において、該トランシーバ回路は、前記各ドライバユニット群を駆動するプリドライバを備え、該プリドライバは、該ドライバユニット群におけるドライバユニットの数をｎとして、ビットタイムＴの２倍を周期とする４ｎ相のクロックで駆動されるようになっていることを特徴とするトランシーバ回路。
- 請求項１〜８のいずれか１項に記載のトランシーバ回路において、該トランシーバ回路は、さらに、実際の信号伝送に先立って、一方のドライバからテストパターンを送出し、他方のドライバでは出力電流レベルを零とした状態で、レシーバによる判定が『０』或いは『１』になる境界の補償電圧を決定する手段と、該決定された補償電圧を記憶する手段とを備え、該記憶された補償電圧を使用して実際の信号伝送を行うようにしたことを特徴とするトランシーバ回路。
- 請求項１〜４のいずれか１項に記載のトランシーバ回路において、現在も含めて過去のｎ個のビット系列の値により補償用オフセット値を決めるようにしたトランシーバ回路であって、該トランシーバ回路は、２ n 種類の補償電圧に応じた２ n 個のレシーバ回路と、実際のビット系列に応じたレシーバ回路の出力を選択する選択回路とを備えたことを特徴とするトランシーバ回路。
- 請求項１〜４のいずれか１項に記載のトランシーバ回路において、該トランシーバ回路は、前記ドライバ、前記レシーバ、或いは、該ドライバおよびレシーバの双方に対して設けられた前記信号伝送路の特性を補償するイコライズ回路を備え、前記補償電圧発生回路は、テストパターンを受信して同一側のドライバからの干渉値および 反対側のドライバからの信号の符号間干渉が最小となるように調整する手段を備えたことを特徴とするトランシーバ回路。
- 第１のトランシーバ回路と、第２のトランシーバ回路と、該第１および第２のトランシーバ回路を繋ぐ信号伝送路とを備えた信号伝送システムであって、前記第１および第２のトランシーバ回路の少なくとも一方は、請求項１〜１１のいずれか１項に記載のトランシーバ回路であることを特徴とする信号伝送システム。
- 信号伝送路に送信信号を出力するドライバ、および、前記信号伝送路の信号を受け取るレシーバを備え、前記伝送路の信号の前記送信信号に対する補償電圧を前記レシーバの信号判定タイミングを示すレシーバ位相コードに応じて発生し、前記補償電圧を前記レシーバに出力するようにしたことを特徴とする信号伝送方法。
Priority Applications (13)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27469399A JP3955166B2 (ja) | 1999-09-28 | 1999-09-28 | 信号伝送システム、信号伝送方法、および、トランシーバ回路 |
| US09/614,907 US6826390B1 (en) | 1999-07-14 | 2000-07-12 | Receiver, transceiver circuit, signal transmission method, and signal transmission system |
| KR1020000040196A KR100713784B1 (ko) | 1999-07-14 | 2000-07-13 | 수신기, 트랜시버 회로, 신호 전송 방법 및 신호 전송시스템 |
| EP05015115A EP1594274B1 (en) | 1999-07-14 | 2000-07-13 | Removal of a common mode voltage in a differential receiver |
| EP05015113A EP1594272B1 (en) | 1999-07-14 | 2000-07-13 | Removal of a common mode voltage in a differential receiver |
| TW089113976A TW480399B (en) | 1999-07-14 | 2000-07-13 | Receiver, transceiver circuit, signal transmission method, and signal transmission system |
| DE60036425T DE60036425T2 (de) | 1999-07-14 | 2000-07-13 | Beseitigung einer Gleichtaktspannung in einem differenziellen Empfänger |
| EP00305942A EP1069739B1 (en) | 1999-07-14 | 2000-07-13 | Removal of a common mode voltage in a differential receiver |
| EP05015114A EP1594273B1 (en) | 1999-07-14 | 2000-07-13 | Removal of a common mode voltage in a differential receiver |
| DE60041105T DE60041105D1 (de) | 1999-07-14 | 2000-07-13 | Beseitigung einer Gleichtaktspannung in einem differenziellen Empfänger |
| US10/931,201 US7389097B2 (en) | 1999-07-14 | 2004-09-01 | Receiver, transceiver circuit, signal transmission method, and signal transmission system |
| US12/133,092 US7822403B2 (en) | 1999-07-14 | 2008-06-04 | Receiver, transceiver circuit, signal transmission method, and signal transmission system |
| US12/886,942 US7991359B2 (en) | 1999-07-14 | 2010-09-21 | Receiver, transceiver circuit, signal transmission method, and signal transmission system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27469399A JP3955166B2 (ja) | 1999-09-28 | 1999-09-28 | 信号伝送システム、信号伝送方法、および、トランシーバ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001103097A JP2001103097A (ja) | 2001-04-13 |
| JP3955166B2 true JP3955166B2 (ja) | 2007-08-08 |
Family
ID=17545265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27469399A Expired - Fee Related JP3955166B2 (ja) | 1999-07-14 | 1999-09-28 | 信号伝送システム、信号伝送方法、および、トランシーバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3955166B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021229716A1 (ja) * | 2020-05-13 | 2021-11-18 | 株式会社ソシオネクスト | インターフェース回路及びインターフェース装置 |
-
1999
- 1999-09-28 JP JP27469399A patent/JP3955166B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001103097A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6826390B1 (en) | Receiver, transceiver circuit, signal transmission method, and signal transmission system | |
| US9998305B2 (en) | Multi-PAM output driver with distortion compensation | |
| US6516365B2 (en) | Apparatus and method for topography dependent signaling | |
| US7126408B2 (en) | Method and apparatus for receiving high-speed signals with low latency | |
| JPH09251336A (ja) | 入出力装置 | |
| CN111052240A (zh) | 具有带有实时时钟解码判决反馈均衡器的数据接收器的设备 | |
| JP5034797B2 (ja) | シリアルインターフェース回路及び電子機器 | |
| JP3955166B2 (ja) | 信号伝送システム、信号伝送方法、および、トランシーバ回路 | |
| JP3484066B2 (ja) | データ伝送システム | |
| US20240163139A1 (en) | Apparatus for receiving data from memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070501 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |