CN110830045A - 双工通信电路及装置 - Google Patents

Abstract

一种双工通信电路及装置，通过加入第一驱动器、第二驱动器、第一接收器、第二接收器以及差分线缆，实现了通过一根差分线缆同时双向传输串行数据信号和控制信号，解决了传统技术方案中存在无法利用一条电缆线同时进行信号的双向传输的问题。

Description

双工通信电路及装置

技术领域

本发明属于通信技术领域，尤其涉及一种双工通信电路及装置。

背景技术

目前，传统的双工通信电路一般是需要两条电缆线同时进行信号的双向传输，或者是利用一条电缆线非同时的进行信号的传输。

因此，传统的技术方案中存在无法利用一条电缆线同时进行信号的双向传输的问题。

发明内容

有鉴于此，本发明实施例提供了一种双工通信电路及装置，旨在解决传统的技术方案中存在的无法利用一条电缆线同时进行信号的双向传输的问题。

本发明实施例的第一方面提供了一种双工通信电路，包括：

第一驱动器，所述第一驱动器用于接入串行数据信号并将所述串行数据信号转换为第一基准信号和第一差分信号；

第二驱动器，所述第二驱动器用于接入控制信号并将所述控制信号转换为第二差分信号和第二基准信号；

差分线缆，所述差分线缆的第一端与所述第一驱动器的输出端连接，所述差分线缆的第二端和所述第二驱动器的输出端连接，所述差分线缆用于接入所述第一差分信号和所述第二差分信号并交流耦合传输为叠加信号；

第一接收器，所述第一接收器的输入端与所述差分线缆的第二端连接，所述第一接收器用于接收所述叠加信号和所述第二基准信号，并在所述第二基准信号的作用下，从所述叠加信号中获取所述第一差分信号并输出；以及

第二接收器，所述第二接收器的输入端与所述差分线缆的第一端连接，所述第二接收器用于接收所述叠加信号和所述第一基准信号，并在所述第一基准信号的作用下，从所述叠加信号中获取所述第二差分信号并输出。

本发明实施例的第二方面提供了一种双工通信装置，包括：

如本发明实施例的第一方面所述的双工通信电路；

并串转换电路，所述并串转换电路的输出端与所述双工通信电路的第一驱动器的输入端连接，所述并串转换电路用于接入并行数据信号并转换为所述串行数据信号；以及

串并转换电路，所述串并转换电路的输入端与所述双工通信电路的第一接收器的输出端连接，所述串并转换电路用于将所述第一接收器输出的第一差分信号转换为并行数据信号并输出。

上述的双工通信电路及装置，通过加入第一驱动器、第二驱动器、第一接收器、第二接收器以及差分线缆，实现了通过一根差分线缆同时双向传输串行数据信号和控制信号，解决了传统技术方案中存在无法利用一条电缆线同时进行信号的双向传输的问题。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明一实施例提供的双工通信电路的电路示意图；

图2为图1所示的双工通信电路中第一驱动器的示例电路原理图；

图3为图2所示的双工通信电路中第一驱动器的具体电路原理图；

图4为图1所示的双工通信电路中第二驱动器的示例电路原理图；

图5为图4所示的双工通信电路中第二驱动器的具体电路原理图；

图6为图1所示的双工通信电路中第一接收器的示例电路原理图；

图7为图6所示的双工通信电路中第一接收器的具体电路原理图；

图8为图7所示的双工通信电路中第二接收器的示例电路原理图；

图9为图8所示的第二接收器中加法器单元的具体电路原理图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

请参阅图1，本发明实施例提供的双工通信电路的电路示意图，为了便于说明，仅示出了与本实施例相关的部分，详述如下：

本实施例中的双工通信电路包括：第一驱动器100、第二驱动器200、差分线缆500、第一接收器300以及第二接收器400，差分线缆500的第一端和第一驱动器100的输出端与第二接收器400的输入端连接，差分线缆500的第二端和第二驱动器200的输入端和第一接收器300的输入端连接；第一驱动器100用于接入串行数据信号并将串行数据信号转换为第一基准信号和第一差分信号；第二驱动器200用于接入控制信号并将控制信号转换为第二基准信号和第二差分信号；差分线缆500用于接入第一差分信号和第二差分信号并交流耦合传输为叠加信号；第一接收器300用于接收叠加信号和第二基准信号，并在第二基准信号的作用下，从叠加信号中获取第一差分信号并输出：第二接收器400用于接收叠加信号和第一基准信号，并在第一基准信号的作用下，从叠加信号中获取第二差分信号并输出。

应理解，本实施例中的第一驱动器100以电流模式逻辑将串行数据信号转换为第一基准信号和第一差分信号，进而提高了串行数据信号的传输速率，可选的，第一驱动器100可以由CML(Current mode logic)驱动器构成；本实施例中的第二驱动器200以电流模式逻辑将串行数据信号转换为第二基准信号和第二差分信号，进而提高了控制号的传输速率，可选的，第二驱动器200可以由CML驱动器构成。

应理解，本实施例中的串行数据信号和控制信号的通信频率不一致，可选的，串行数据信号可为高速信号，控制信号可为低速信号。差分线缆500上的叠加信号为第一差分信号和第二差分信号在时域上的叠加。串行数据信号和控制信号为数字信号，而第一差分信号、第二差分信号、叠加信号、第一基准信号以及第二基准信号都为模拟信号。

应理解，本实施例中的双工通信电路可以应用与并串串并转换芯片间，即第一驱动器100和第二接收器400可以设置于并串转换芯片间以作为数据信号的发送端和控制信号的接收端，第二驱动器200和第一接收器300可以设置于串并转换芯片间以作为数据信号的接收端和控制信号的发送端。

本实施例中的双工通信电路通过加入第一驱动器100、第二驱动器200、第一接收器300、第二接收器400以及差分线缆500，实现了通过一根差分线缆500同时双向传输串行数据信号和控制信号，解决了传统技术方案中存在无法利用一条电缆线同时进行信号的双向传输的问题。

请参阅图2，在一个实施例中，第一驱动器100包括：第一驱动单元110、第二驱动单元120以及第三驱动单元130，第一驱动单元110的信号输入端作为第一驱动器100的输入端接入串行数据信号，第二驱动单元120的信号输入端与第一驱动单元110的信号输出端连接，第二驱动单元120的信号输出端与第二接收器400连接，第三驱动单元130的信号输入端与第二驱动单元120的信号输出端连接，第三驱动单元130的输出端与差分线缆500连接；第一驱动单元110用于将串行数据信号进行数模转换并放大为第一模拟信号，第二驱动单元120用于对第一模拟信号进行放大并输出作为第一基准信号，第三驱动单元130将第一基准信号转换为与差分线缆500阻抗匹配的第一差分信号。

应理解，第一驱动单元110、第二驱动单元120以及第三驱动单元130用于层层递进的放大串行数据信号的偏置电流，从而增加串行数据信号的驱动能力，并且通过调节第三驱动单元130的内部参数，从而使得第一驱动器100的输出信号(即第一差分信号)与差分线缆500阻抗匹配，从而减少信号的反射。

请参阅图3，在一个实施例中，第一驱动单元110包括：晶体管MN1、晶体管MN2、晶体管MN7、电阻R1、电阻R2以及电阻R7，晶体管MN1的控制端接入串行数据信号的正信号，晶体管MN2的控制端接入串行数据信号的负信号，晶体管MN7的控制端接入基准电压，晶体管MN1的高电位端和晶体管MN2的高电位端分别通过电阻R1和电阻R2接于电阻R7的第二端，电阻R7的第一端与参考电源连接，晶体管MN1的低电位端和晶体管MN2的低电位端接于晶体管MN7的高电位端，晶体管MN7的低电位端接地。

请参阅图3，在一个实施例中，第二驱动单元120包括：晶体管MN3、晶体管MN4、晶体管MN8、电阻R3、电阻R4以及电阻R8，晶体管MN3的控制端接入第一模拟信号的负信号，晶体管MN4的控制端接入第一模拟信号的正信号，晶体管MN8的控制端接入基准电压，晶体管MN3的高电位端和晶体管MN4的高电位端分别通过电阻R3和电阻R4接于电阻R8的第二端，电阻R8的第一端与参考电源连接，晶体管MN3的低电位端和晶体管MN4的低电位端接于晶体管MN8的高电位端，晶体管MN8的低电位端接地。

请参阅图3，在一个实施例中，第三驱动单元130包括：晶体管MN5、晶体管MN6、晶体管MN9、电阻R5以及第二电阻，晶体管MN5的控制端与第一基准信号的正信号连接，晶体管MN6的控制端与第一基准信号的负信号连接，晶体管MN5的高电位端和电阻R5的第二端共接作为第一差分信号的正信号输出端，晶体管MN6的高电位端和第二电阻的第二端共接作为第一差分信号的负信号输出端，电阻R5的第一端和第二电阻的第二端共接于参考电源，晶体管MN5的低电位端和晶体管MN6的低电位端共接于晶体管MN9的高电位端，晶体管MN9的控制端接入基准电压，晶体管MN9的低电位端接地。

应理解，本实施例中，第三驱动单元130输出的第一差分信号的信号摆幅分别等于晶体管MN5偏置电流乘于电阻R5的阻值和晶体管MN6偏置电流乘于第二电阻的阻值，从而使得第一差分信号的信号摆幅成正比，从而避免了参考电源电压、阻值和温度变化对第一差分信号的信号摆幅的影响。

应理解，可以通过调节晶体管MN5、晶体管MN6以及晶体管MN9的偏置电流的大小，从而得到目标的信号摆幅。

请参阅图4，在一个实施例中，第二驱动器200包括：信号调节单元210和信号转换单元220，信号调节单元210的输入端作为第二驱动器200的输入端接入控制信号，信号调节单元210的输出端与第一接收器300连接，信号转换单元220的输入端与信号调节单元210的输出端连接，信号转换单元220的输出端与差分线缆500连接；信号调节单元210用于接入控制信号，控制控制信号的上升时间和下降时间以输出目标波形的第二基准信号；信号转换单元220用于将第二基准信号转换为与差分线缆500阻抗匹配的第二差分信号。

应理解，信号调节单元210可以由电容、电阻以及晶体管等构成，可以通过控制电容的充放电进而控制控制信号的上升时间和下降时间，以使得控制信号转换为波形为目标波形的第二基准信号，其中，目标波形可以为三角波、正弦波等。

请参阅图5，在一个实施例中，信号调节单元210包括电阻R9、电阻R10、电阻R11、电阻R12、电容C1、电容C2、晶体管MN10、晶体管MN11以及晶体管MN14，晶体管MN10的控制端接入控制信号的正信号，晶体管MN10的控制端接入控制信号的负信号，晶体管MN14的控制端接入基准电压，晶体管MN10的高电位端和电阻R9的第二端和电阻R11的第一端连接，电阻R11和电容C1的第二端共接作为信号调节单元210的输出负端以输出第二基准信号的负信号，晶体管MN11的高电位端和电阻R10的第二端和电阻R12的第一端连接，电阻R12和电容C2的第二端共接作为信号调节单元210的输出正端以输出第二基准信号的正信号，电阻R9的第二端、电阻R10的第二端、电容C1的第二端以及电容C2的第二端共接于参考电源，晶体管MN10的低电位端和晶体管MN11的低电位端共接于晶体管MN14的高电位端，晶体管MN14的低电位端接地。

请参阅图5，在一个实施例中，信号调节单元210包括电阻R13、电阻R14、晶体管MN12、晶体管MN13以及晶体管MN15，晶体管MN12的控制端接入第二基准信号的正信号，晶体管MN13的控制端接入第二基准信号的负信号，晶体管MN12的高电位端通过电阻R13接于参考电源，晶体管MN13的高电位端通过电阻R14接于参考电源，晶体管MN12的低电位端和晶体管MN13的低电位端共接于晶体管MN15的高电位端，晶体管MN15的控制端接入基准电压，晶体管MN15的低电位端接地。

请参阅图6，在一个实施例中，第一接收器300包括：反相放大单元310、第一高通滤波单元320以及第二高通滤波单元330，反相放大单元310的输入端与第二驱动器200连接，第一高通滤波单元320的输入端与反相放大单元310的输出端连接，第二高通滤波单元330的输入端与差分线缆500连接；反相放大单元310用于反相接入第二基准信号并将第二基准信号转换为与第一差分信号幅度相等，相位相反的第一调节信号；第一高通滤波单元320用于对第一调节信号进行高通滤波；第二高通滤波单元330的输入端接入叠加信号，第二高通滤波单元330的输出端和第一高通滤波单元320的输出端共接作为第一接收器300的输出端，第二高通滤波单元330用于对叠加信号进行高通滤波；第二高通滤波单元330的输出信号和第一高通滤波单元320的输出信号相加作为第二差分信号并输出。

应理解，本实施例中的反相放大单元310的结构和参数可完全与第二驱动器200中的信号转换单元220一致，但是输入反向，从而使得反相放大单元310输出的第一调节信号与信号转换单元220输出的第一差分信号的幅度相等，相位相反。第一高通滤波单元320和第二高通滤波单元330可以由电容构成。

请参阅图7，在一个实施例中，第一接收器300还包括输出滤波单元，输出滤波单元接于第一接收器300的输出端和地之间，输出滤波单元用于滤除第一接收器300输出的第二差分信号的杂波干扰。

应理解，输出滤波电路可由电阻和电容并列构成。

请参阅图7，反相放大单元310包括运算放大器OP3，运算放大器OP3的输入正端接入第二基准信号的负信号，运算放大器OP3的输入负端接入第二基准信号的正信号。

请参阅图8，在一个实施例中，第二接收器400包括：第一放大单元410、加法器单元420以及第二放大单元430，第一放大单元410的输入端与第一驱动器100连接，第一放大单元410的输出端和加法器的第一输入端反相连接，加法器的第二输入端和差分线缆500连接，加法器的输出端和第二放大单元430的输入端连接，第二放大单元430的输出端作为第二接收器400的输出端；第一放大单元410用于接入第一驱动器100输出的第一基准信号，对第一基准信号进行放大使得输出的信号幅度和差分线缆500上的第一信号的幅度相同的第二调节信号；加法器单元420将第二调节信号和叠加信号反相相加；第二放大单元430的输入端和加法器单元420的输出端连接，第二放大单元430用于放大第二差分信号。

应理解，本实施例中的第二调节信号实质等于第一差分信号。本实施例中的加法器单元420的第一输入端与第一放大单元410的输出端反相连接，即加法器单元420的第一输入端的正负端与为第一放大单元410的输出端的正负端反接，即第一放大单元410的输出正端与加法器单元420的第一输入负端连接，第一放大单元410的输出负端与加法器单元420的第一输入正端连接，即实现了加法器单元420反相接入第二调节信号，从而使得本实施例中的加法器单元420实质实现减法功能，即加法器单元420的输出端的信号等于叠加信号减去第二调节信号，从而得到与第二差分信号。应理解，在其他实施例中，可以采用减法器替换本实施例中的加法器单元420，当采用减法器时，减法器的被减数端应该正相接入叠加信号，减法器的减数端应该正相接入第二调节信号。

应理解，本实施例中第二接收器400通过加入第一放大单元410、加法器单元420以及第二放大单元430，实现了在差分线缆500传输的叠加信号中获取第二差分信号，进而实现了数据信号和控制信号在同一差分线缆500上的同时双向传输和分别被接收。

请参阅图9，在一个实施例中，加法器单元420包括：晶体管MN16、晶体管MN17、晶体管MN18、晶体管MN19、晶体管MN20、晶体管MN21、晶体管MN22、晶体管MN23、电阻R19、电阻R20、电阻R21以及电阻R22，晶体管MN16的控制端接入叠加信号的正信号，晶体管MN17的控制端接入叠加信号的负信号，晶体管MN18的控制端接入第二调节信号的正信号，晶体管MN19的控制端接入第二调节信号的负信号，晶体管MN16的高电位端、晶体管MN19的高电位端以及电阻R22的第二端共接，晶体管MN17的高电位端、晶体管MN18的高电位端以及电阻R21的第二端共接，晶体管MN16的低电位端、电阻R19的第一端以及晶体管MN20的高电位端共接，晶体管MN17的低电位端、电阻R19的第二端以及晶体管MN21的高电位端共接，晶体管MN18的低电位端、电阻R20的第一端以及晶体管MN22的高电位端共接，晶体管MN19的低电位端、电阻R20的第二端以及晶体管MN23的高电位端共接，晶体管MN20的控制端、晶体管MN21的控制端、晶体管MN22的控制端以及晶体管MN23的控制端共接于基准电压，晶体管MN20的低电位端、晶体管MN21的低电位端、晶体管MN22的低电位端以及晶体管MN23的低电位端共接于地。

应理解，本实施例中的加法器单元420，通过加入电阻R19和电阻R20，从而MN1、MN2的源级电压分离开来，从而增加差分输入信号的摆幅。

请参阅图8，在一个实施例中，第二接收器400还包括：差分迟滞比较单元440，差分迟滞比较单元440的输入端与第二放大单元430的输出端连接，差分迟滞比较单元440的输出端作为第二接收器400的输出端，差分迟滞比较单元440用于滤除第二差分信号的干扰信号。

应理解，加法器单元420可能还残留有第一差分信号，本实施例中的第二接收器400，通过加入差分迟滞比较单元440，进而实现了对第二放大单元430输出的第二差分信号的滤波以消除第一差分信号微小波动的影响。

本发明实施例的第二方面提供了一种双工通信装置，包括：并串转换电路、串并转换电路以及如本发明实施例的第一方面的双工通信电路；并串转换电路的输出端与双工通信电路的第一驱动器100的输入端连接，串并转换电路的输入端与双工通信电路的第一接收器300的输出端连接；串转换电路用于接入并行数据信号并转换为串行数据信号；串并转换电路用于将第一接收器300输出的第一差分信号转换为并行数据信号并输出。

在本文对各种器件、电路、装置、系统和/或方法描述了各种实施方式。阐述了很多特定的细节以提供对如在说明书中描述的和在附图中示出的实施方式的总结构、功能、制造和使用的彻底理解。然而本领域中的技术人员将理解，实施方式可在没有这样的特定细节的情况下被实施。在其它实例中，详细描述了公知的操作、部件和元件，以免使在说明书中的实施方式难以理解。本领域中的技术人员将理解，在本文和所示的实施方式是非限制性例子，且因此可认识到，在本文公开的特定的结构和功能细节可以是代表性的且并不一定限制实施方式的范围。

在整个说明书中对“各种实施方式”、“在实施方式中”、“一个实施方式”或“实施方式”等的引用意为关于实施方式所述的特定特征、结构或特性被包括在至少一个实施方式中。因此，短语“在各种实施方式中”、“在一些实施方式中”、“在一个实施方式中”或“在实施方式中”等在整个说明书中的适当地方的出现并不一定都指同一实施方式。此外，特定特征、结构或特性可以在一个或多个实施方式中以任何适当的方式组合。因此，关于一个实施方式示出或描述的特定特征、结构或特性可全部或部分地与一个或多个其它实施方式的特征、结构或特性进行组合，而没有假定这样的组合不是不合逻辑的或无功能的限制。任何方向参考(例如，加上、减去、上部、下部、向上、向下、左边、右边、向左、向右、顶部、底部、在…之上、在…之下、垂直、水平、顺时针和逆时针)用于识别目的以帮助读者理解本公开内容，且并不产生限制，特别是关于实施方式的位置、定向或使用。

虽然上面以某个详细程度描述了某些实施方式，但是本领域中的技术人员可对所公开的实施方式做出很多变更而不偏离本公开的范围。连接参考(例如，附接、耦合、连接等)应被广泛地解释，并可包括在元件的连接之间的中间构件和在元件之间的相对运动。因此，连接参考并不一定暗示两个元件直接连接/耦合且彼此处于固定关系中。“例如”在整个说明书中的使用应被广泛地解释并用于提供本公开的实施方式的非限制性例子，且本公开不限于这样的例子。意图是包含在上述描述中或在附图中示出的所有事务应被解释为仅仅是例证性的而不是限制性的。可做出在细节或结构上的变化而不偏离本公开。

以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种双工通信电路，其特征在于，包括：

第一驱动器，所述第一驱动器用于接入串行数据信号并将所述串行数据信号转换为第一基准信号和第一差分信号；

第二驱动器，所述第二驱动器用于接入控制信号并将所述控制信号转换为第二差分信号和第二基准信号；

差分线缆，所述差分线缆的第一端与所述第一驱动器的输出端连接，所述差分线缆的第二端和所述第二驱动器的输出端连接，所述差分线缆用于接入所述第一差分信号和所述第二差分信号并将两者交流耦合传输为叠加信号；

第一接收器，所述第一接收器的输入端与所述差分线缆的第二端连接，所述第一接收器用于接收所述叠加信号和所述第二基准信号，并在所述第二基准信号的作用下，从所述叠加信号中获取所述第一差分信号并输出；以及

第二接收器，所述第二接收器的输入端与所述差分线缆的第一端连接，所述第二接收器用于接收所述叠加信号和所述第一基准信号，并在所述第一基准信号的作用下，从所述叠加信号中获取所述第二差分信号并输出。

2.如权利要求1所述的双工通信电路，其特征在于，所述第一驱动器包括：

第一驱动单元，所述第一驱动单元的信号输入端接入所述串行数据信号，所述第一驱动单元用于将所述串行数据信号进行数模转换并放大为第一模拟信号；

第二驱动单元，所述第二驱动单元的信号输入端与所述第一驱动单元的信号输出端连接，所述第二驱动单元的信号输出端与所述第二接收器连接，所述第二驱动单元用于对所述第一模拟信号进行放大并输出作为所述第一基准信号；以及

第三驱动单元，所述第三驱动单元的信号输入端与所述第二驱动单元的信号输出端连接，所述第三驱动单元将所述第一基准信号转换为与所述差分线缆阻抗匹配的所述第一差分信号。

3.如权利要求2所述的双工通信电路，其特征在于，所述第三驱动单元包括：第一晶体管、第二晶体管、第三晶体管、第一电阻以及第二电阻，所述第一晶体管的控制端与所述第一基准信号的正信号连接，所述第二晶体管的控制端与所述第一基准信号的负信号连接，所述第一晶体管的高电位端和所述第一电阻的第二端共接作为所述第一差分信号的正信号输出端，所述第二晶体管的高电位端和所述第二电阻的第二端共接作为所述第一差分信号的负信号输出端，所述第一电阻的第一端和所述第二电阻的第二端共接于参考电源，所述第一晶体管的低电位端和所述第二晶体管的低电位端共接于所述第三晶体管的高电位端，所述第三晶体管的控制端接入基准电压，所述第三晶体管的低电位端接地。

4.如权利要求1所述的双工通信电路，其特征在于，所述第二驱动器包括：

信号调节单元，所述信号调节单元的输出端和所述第一接收器连接，所述信号调节单元用于接入所述控制信号，控制所述控制信号的上升时间和下降时间以输出目标波形的第二基准信号；和

信号转换单元，所述信号转换单元与所述信号调节单元的输出端连接，所述信号转换单元用于将所述第二基准信号转换为与所述差分线缆阻抗匹配的所述第二差分信号。

5.如权利要求1所述的双工通信电路，其特征在于，所述第一接收器包括：

反相放大单元，所述反相放大单元用于反相接入所述第二基准信号并将所述第二基准信号转换为与所述第一差分信号幅度相等，相位相反的第一调节信号；

第一高通滤波单元，所述第一高通滤波单元的输入端与所述反相放大单元的输出端连接，所述第一高通滤波单元用于对所述第一调节信号进行高通滤波；以及

第二高通滤波单元，所述第二高通滤波单元的输入端接入所述叠加信号，所述第二高通滤波单元的输出端和所述第一高通滤波单元的输出端共接作为所述第一接收器的输出端，所述第二高通滤波单元用于对所述叠加信号进行高通滤波；

所述第二高通滤波单元的输出信号和所述第一高通滤波单元的输出信号相加作为所述第二差分信号并输出。

6.如权利要求5所述的双工通信电路，其特征在于，所述第一接收器还包括输出滤波单元，所述输出滤波单元接于所述第一接收器的输出端和地之间，所述输出滤波单元用于滤除所述第一接收器输出的第二差分信号的杂波干扰。

7.如权利要求1所述的双工通信电路，其特征在于，所述第二接收器包括：

第一放大单元，所述第一放大单元用于接入所述第一驱动器输出的第一基准信号，对所述第一基准信号进行放大使得输出的信号幅度和差分线缆上的第一信号的幅度相同的第二调节信号；

加法器单元，所述加法器单元用于将所述第二调节信号和所述叠加信号反相相加并输出为所述第二差分信号；以及

第二放大单元，所述第二放大单元的输入端和所述加法器单元的输出端连接，所述第二放大单元用于放大所述第二差分信号。

8.如权利要求7所述的双工通信电路，其特征在于，所述加法器单元包括：第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第三电阻、第四电阻、第五电阻以及第六电阻，所述第四晶体管的控制端接入所述叠加信号的正信号，所述第五晶体管的控制端接入所述叠加信号的负信号，所述第六晶体管的控制端接入所述第二调节信号的正信号，所述第七晶体管的控制端接入所述第二调节信号的负信号，所述第四晶体管的高电位端、所述第七晶体管的高电位端以及所述第六电阻的第二端共接，所述第五晶体管的高电位端、所述第六晶体管的高电位端以及所述第五电阻的第二端共接，所述第四晶体管的低电位端、所述第三电阻的第一端以及所述第八晶体管的高电位端共接，所述第五晶体管的低电位端、所述第三电阻的第二端以及所述第九晶体管的高电位端共接，所述第六晶体管的低电位端、所述第四电阻的第一端以及所述第十晶体管的高电位端共接，所述第七晶体管的低电位端、所述第四电阻的第二端以及所述第十一晶体管的高电位端共接，所述第八晶体管的控制端、所述第九晶体管的控制端、所述第十晶体管的控制端以及所述第十一晶体管的控制端共接于基准电压，所述第八晶体管的低电位端、所述第九晶体管的低电位端、所述第十晶体管的低电位端以及所述第十一晶体管的低电位端共接于地。

9.如权利要求7所述的双工通信电路，其特征在于，所述第二接收器还包括：差分迟滞比较单元，所述差分迟滞比较单元的输入端与所述第二放大单元的输出端连接，所述差分迟滞比较单元的输出端作为所述第二接收器的输出端，所述差分迟滞比较单元用于滤除所述第二差分信号的干扰信号。

10.一种双工通信装置，其特征在于，包括：

如权利要求1-9任意一项所述的双工通信电路；

并串转换电路，所述并串转换电路的输出端与所述双工通信电路的第一驱动器的输入端连接，所述并串转换电路用于接入并行数据信号并转换为所述串行数据信号；以及

串并转换电路，所述串并转换电路的输入端与所述双工通信电路的第一接收器的输出端连接，所述串并转换电路用于将所述第一接收器输出的第一差分信号转换为并行数据信号并输出。

Images