JP3835334B2 - アナログ信号出力回路 - Google Patents
アナログ信号出力回路 Download PDFInfo
- Publication number
- JP3835334B2 JP3835334B2 JP2002102571A JP2002102571A JP3835334B2 JP 3835334 B2 JP3835334 B2 JP 3835334B2 JP 2002102571 A JP2002102571 A JP 2002102571A JP 2002102571 A JP2002102571 A JP 2002102571A JP 3835334 B2 JP3835334 B2 JP 3835334B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- resistor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は、電子機器に搭載されるアナログ信号出力回路に関し、最大出力電流に余裕を持たすことができ、かつ定電流回路を用いることなく0mA補償を行うことができる、外部機器接続用インタフェースとして用いられるアナログ信号出力回路に関する。
【0002】
【従来の技術】
ある電子機器(送信側機器)から他の電子機器(受信側機器)に、アナログ信号を送信する場合、送信側機器のインタフェース回路はまず電圧信号を電流信号に変換し、これを受信側機器に出力し、受信側機器のインタフェース回路は受信した電流信号を電圧信号に変換することでアナログ信号の受信を行う。
ところが、受信側機器では、受信した電流信号が小さいと、当該電流信号に比例した正確な電圧信号を得ることができなくなる。このため、機器間接続用のインタフェース回路の中には、一定以上の駆動出力を確保するため、大電流を出力できるアナログ信号出力回路を設けたものがある。
【0003】
図4は、送信側機器7に組み込まれた従来のアナログ信号出力回路の一例を示す図である。図4のアナログ信号出力回路71は、オペアンプIC01(非反転増幅器)と、オペアンプIC02(反転増幅器)と、抵抗R01〜R05とからなる。抵抗R01〜R04は、R01=R03,R02=R04に設定されている。電圧信号Vinとして入力されたアナログ信号は、アナログ信号出力回路71により電流に変換され、コネクタ端子CN−A1,CN−A2から出力電流Iout=−Vin/R05として受信側機器に出力される。
図4の回路では、後述する同相電圧補償はなされていないし、0mA補償もなされていない。このため、これらの補償回路を有する図5に示すような回路も使用されている。
【0004】
図5は、送信側機器8に組み込まれた従来のアナログ信号出力回路(インタフェース回路)を示す図である。図5の送信側機器8では、電圧信号Vinとして入力されたアナログ信号は、アナログ信号出力回路81により出力電流Ioutに変換され、コネクタ端子CN−A1から出力される。
【0005】
図5ではアナログ信号出力回路81は、オペアンプIC03(ここでは、動作電圧±15V)と、トランジスタTR01,TR02からなるダーリントン接続トランジスタ回路と、順接続した同相電圧補償用ダイオードD01,D02と、抵抗R06と、定電流回路Sとから構成されている。
出力電流Ioutは、電源電位Vccを持つ端子(+15V)から、同相電圧補償用ダイオードD01,D02、抵抗R06、ダーリントン接続トランジスタ回路(TR01,TR02)、コネクタ端子CN−A1、図示しない受信側機器、コネクタ端子CN−A2、グランド(0V)の経路で流れる。
【0006】
一般に、オペアンプには同相入力電圧があり、出力電圧のダイナミックレンジを動作用電源(±15V)の電圧値までとすることができず、実用的な電圧範囲は、電源電位より1V程度低い線形が確保される電圧までとされる。このようなことから、ダイオードD01,D02を抵抗R06に直列に接続し、D01,D02のオン時電圧降下Vd(1.2〜1.4V)により、オペアンプIC03の出力電圧の線形動作を補償している。
【0007】
また、アナログ信号出力回路81では、オペアンプIC03の後段の増幅回路は大きな電流増幅率を必要がある。このことから、当該増幅回路をダーリントン接続トランジスタ回路とすることで大電流での動作を補償している。
さらに、図5のアナログ信号出力回路81では、オペアンプIC03の反転入力端子(−)に定電流回路Sを設けることで、オペアンプIC03の電圧入力信号Vinにより0mA補償を行っている。
【0008】
図5のアナログ信号出力回路81において、オペアンプIC03の非反転入力端子(+)に、電圧信号Vinが与えられると、非反転入力端子(+)と反転入力端子(−)のイマジナリショートにより、反転入力端子(−)の電圧はVinとなる。したがって、電源電位Vccと電圧入力信号Vinとの電位差が、抵抗R06とダイオードD01,D02との接続回路に加えられることになり、この電圧降下に相当する電流が、出力電流、
Iout=(Vcc−Vd−Vin)/R06
として、受信側機器に流れる。
【0009】
なお、送信側機器8から受信側機器に流れる出力電流Ioutは、図5に破線で示すように、CN−A1,CN−A2間に接続された外部負荷抵抗RLでの電圧降下として検出される。この抵抗の値は、JIS、IECでは最大600Ωと規定されている。
【0010】
【発明が解決しようとする課題】
ところで、一般に機器間インタフェースの出力信号として要求される電流値のレンジは、0〜20mA,4〜20mAが最も多い。しかし、図5のアナログ信号出力回路81では、ダイオードD01,D02による電圧降下Vdにより出力電流Ioutの最大値を大きくとることができず、たとえば外部負荷抵抗RLが600Ωのときに出力電流Ioutを20mA確保することは容易ではない。
【0011】
オーバレンジを10%とすると、4〜20mAのレンジでの出力電流Ioutの最大値は22mAとなり、この場合の外部負荷抵抗RLによる電圧降下は、600Ω×22mA=13.2Vとなる。
また、電源電位Vccの変動を15V±5%とすると、電源電位Vccは最も小さいときには、約14.2Vとなる。よって、ダイオードD01,D02、抵抗R06での電圧降下としては、約1V(14.2V−13.2V)となる。結果として、出力電流Ioutを22mAまで流すことはできず、これよりも低い電流値が、アナログ信号出力回路81の飽和点となってしまう。
【0012】
また、図5のアナログ信号出力回路81では、0mA補償用の定電流回路Sを設ける必要があり、同相電圧補償用ダイオードD01,D02と定電流回路Sとを合わせると回路が大型化する。
同相電圧補償用ダイオードD01,D02や、0mA補償用の定電流回路Sを設けずに、オペアンプIC03として駆動電圧までフルに出力電圧が得られる、いわゆる「レールtoレール」のオペアンプを使用すれば出力電流を大きくとることができ、電圧入力信号Vinの0mA補償ができる。しかし、レールtoレールのオペアンプは価格が高いため、信号出力端子ごとにオペアンプIC03を設けると機器価格が高価となってしまう。
【0013】
出力の基準電位をGND(0V)ではなく、−15Vとすればやはり出力電流を大きく取ることができる。
ところが、受信側機器では、通常、入力信号の基準電位を、送信側機器の出力電圧の基準電位と共通にしているので、同一機器に対して電流信号および電圧信号の送信を行った場合、電圧信号Voutの基準電位はGNDなので、電流信号経路と電圧信号経路との間に短絡が生じてしまう。
【0014】
たとえば、図6に示すように、送信側機器8のオペアンプIC04から電圧信号Voutを受信側機器9に送信し、受信側機器9で検出用抵抗RV0の電圧降下をオペアンプIC06により検出すると同時に、送信側機器8のオペアンプIC05から出力信号Ioutを受信側機器9に送信し、受信側機器9で検出用抵抗RI0の電圧降下をオペアンプIC07により検出する場合、0V電圧と−15V電圧とが短絡してしまう。このため、図6の回路では、電圧信号Voutと出力信号Ioutとを同時に送信することができない。なお、図6において、G01,G02はそれぞれ送信側機器8、受信側機器9に設けられた電源である。
【0015】
そこで本発明は、簡易な構成で、最大出力電流に余裕を持たすことができ、かつ定電流回路を用いることなく0mA補償を行うことができる、外部機器接続用インタフェースとして使用されるアナログ信号出力回路を提供しようとするものである。
【0016】
【課題を解決するための手段】
本発明は、電圧信号を電流信号に変換して出力する、電源電位がゼロで基準電位が負であるアナログ信号出力回路であって、一端が、前記電源電位を持つ端子に接続された第1の抵抗と、前記電圧信号が入力される非反転増幅回路と、前記非反転増幅回路の後段に設けられ、前記電圧信号の反転信号を出力すると共に、前記第1の抵抗の他端に所定電位を生じさせる反転増幅回路と、制御信号入力端子が前記反転増幅回路の出力端子に接続され、電流入力端子が前記第1の抵抗の他端に接続されると共に、電流出力端子が負荷を介して前記基準電位を持つ端子に接続される電圧/電流変換用増幅回路と、からなるものである。
【0017】
また、本発明は、前記非反転増幅回路が、出力端子に第2の抵抗の一端が接続された電圧フォロアの第1のオペアンプを備え、前記反転増幅回路が、第2の抵抗の他端が反転入力端子に接続された第2のオペアンプと、第1の抵抗と第2の抵抗との間に直列接続される第3の抵抗と、第2のオペアンプの出力端子に一端が接続され、かつ他端が前記電圧/電流変換用増幅回路に接続された第5の抵抗と、を備えると共に、前記電圧/電流変換用増幅回路がダーリントン接続トランジスタ回路により構成されているアナログ信号出力回路を含むものである。この場合、第1のオペアンプの駆動電圧を±15V、基準電位を−15Vとすることができる。
【0018】
本発明では、第2のオペアンプとして、反転増幅回路を使用している。したがって、たとえば、ダイナミックレンジが4〜20mAであるような場合には、同相電圧補償用ダイオードを電源電位端子に設ける必要がないので、第1の抵抗における電圧降下を大きくとることができ、結果として大きな電流を出力することができる。また、0mA補償電流は、第1のオペアンプ(非反転増幅回路)の出力端子に吸い込まれるので、定電流回路を設ける必要もない。
【0019】
本発明では、電圧/電流変換用増幅回路の電流出力端子と、前記基準電位を持つ端子との間に電流信号を電圧信号に変換するための第4の抵抗を接続して、当該抵抗における電圧降下を電圧信号として受信側機器に送信することができる。これにより、ほぼ同一の構成のアナログ信号出力回路(基準電圧が共通のアナログ信号出力回路)を用いて、同時に電流信号および電圧信号を送信しても、電源短絡が生じることはない(後述する、図3参照)。
【0020】
【発明の実施の形態】
図1に、本発明のアナログ信号出力回路の一実施形態を示す。図1において、アナログ信号出力回路11は、送信側機器1に備えられたインタフェース回路の一部を構成している。
【0021】
図1において、アナログ信号出力回路11は、2つのオペアンプIC1,IC2(本発明の第1,第2のオペアンプである)と、ダーリントン接続トランジスタ回路(TR1,TR2からなる)と、抵抗R1〜R4(本発明の第1〜第4の抵抗である)およびR5とを含んで構成されている。抵抗R1〜R4が、本発明の第1〜第4の抵抗に対応する。また、ダーリントン接続トランジスタ回路が、本発明の電圧/電流変換用増幅回路(符号11Cで示す)を構成している。
【0022】
オペアンプIC1は、電圧フォロア回路であり、オペアンプIC1と抵抗R2とが本発明の非反転増幅回路(符号11Aで示す)を構成している。すなわち、オペアンプIC1の非反転入力端子(+)には、電圧信号Vinが入力され、反転入力端子(−)は当該オペアンプIC1の出力端子に接続されている。オペアンプIC1の出力端子は抵抗R2を介して、オペアンプIC2の反転入力端子(−)に接続されている。オペアンプIC2と、抵抗R1,R2間に直列接続された抵抗R3と、後述する抵抗R5とが、本発明の反転増幅回路(符号11Bで示す)を構成している。
【0023】
電源電位Vccは、本発明では0Vであり、0V電源電位端子は、抵抗R1の一端に接続され、当該抵抗R1の他端は抵抗R3を介してオペアンプIC2の反転入力端子(−)に接続されると共に、ダーリントン接続トランジスタ回路を構成する一方のトランジスタTR1のエミッタ端子および他方のトランジスタTR2のコレクタ端子に接続されている。
【0024】
オペアンプIC2の出力端子は抵抗R5を介して、電圧/電流変換用増幅回路11Cの制御信号入力端子(トランジスタTR1のベース端子)に接続され、当該トランジスタTR1のコレクタ端子はトランジスタTR2のベース端子に接続されている。電圧/電流変換用増幅回路11Cの電流出力端子(トランジスタTR2のエミッタ端子)は、送信側機器1の一方のコネクタ端子CN−A1に接続され、他方のコネクタ端子CN−A2には、−15Vを持つ基準電位端子が接続されている。
【0025】
なお、図1では、後述するように、コネクタ端子CN−A1,CN−A2間には、電流信号を電圧信号に変換するための抵抗R4が接続されている。以下、アナログ信号出力回路11の動作を説明する。
【0026】
まず、オペアンプIC1の非反転入力端子に、電圧信号Vinが入力されると、その出力端子には電圧Vinが現われる。抵抗R1と、抵抗R3との接続点(a点)の電位をVaとすると、a点から、抵抗R3、オペアンプIC2の反転入力端子(−)、抵抗R2を介してオペアンプIC1の出力端子に0mA補償電流(図1ではIaで示す)が吸い込まれる。すなわち、アナログ信号出力回路11では、オペアンプIC1が0mA補償回路としても動作することになる。
【0027】
このとき、オペアンプIC1の出力電圧Vinは、Ia=Va/R3=−Vin/R1の関係にあるので、a点からダーリントン接続トランジスタ回路(TR1,TR2)側に流れる電流(出力電流Iout)は、
Iout=〔0−(−R3/R2)Vin〕/R1
となる。
【0028】
図1のアナログ信号出力回路11では、オペアンプIC1が最大電圧となったとしても(すなわち、飽和領域近くで動作したとしても)、オペアンプIC1の出力電圧は電圧入力と等しいVinである。したがって、図5に示した従来回路のような、同相電圧補償用のダイオード(図5の、同相電圧補償用ダイオードD01,D02)は不要となるので、ダイオードの電圧降下に起因する、出力電流Ioutの最大値の制限は生じない。
【0029】
図2(A)に、送信側機器1から受信側機器2に電流信号(Iout)を送信する場合の電流経路を示す。また、図2(B)に、送信側機器1から受信側機器2に電圧信号Voutを送信する場合の出力電流Ioutによる電圧生成の様子を示す。
【0030】
図2(A)では、受信側機器2の基準電位は0Vに設定されており、コネクタ端子CN−B1,CN−B2間に接続された抵抗R22において生じた電圧降下を検出することで、出力電流Ioutを受信している。
また、図2(B)でも、受信側機器2の基準電位は0Vに設定されており、この場合には、受信側機器2は、送信側機器1のコネクタ端子CN−A1,CN−A2間に接続された抵抗R4の電圧降下(Iout×R4)を検出することで、電圧信号Voutを受信している。
なお、送信側機器1と受信側機器2とはお互いに絶縁された電源系で動作しており、コネクタ端子CN−A2,CN−B2間を接続することで基準を合わせているため、送信側機器1を−15Vに接続し、受信側機器2を0Vに接続しても、お互いの機器内の電圧であり、問題は生じない。
【0031】
図3は、送信側機器1から電流信号および電圧信号を同時に、受信側機器2に送信する場合を示す図である。図3においては、送信側機器1のアナログ電圧出力回路111は、抵抗R4に生じた電圧信号(Vout)を受信側機器2のアナログ電圧入力回路211に送出し、送信側機器1のアナログ電流出力回路112は、電流信号(Iout)を受信側機器2のアナログ電流入力回路212に送出する場合を示している。なお、送信側機器1の電圧信号出力用のコネクタ端子をCN−VA1,CN−VA2で示し、電流信号出力用のコネクタ端子をCN−IA1,CN−IA2で示してある。また、受信側機器2の電圧信号入力用のコネクタ端子をCN−VB1,CN−VB2で示し、電流信号入力用のコネクタ端子をCN−IB1,CN−IB2で示してある。
【0032】
なお、図3では、説明の便宜上、送信側機器1の、アナログ電圧出力回路111,アナログ電流出力回路112のオペアンプをIC11,IC12で示し、トランジスタをTR11,TR12で示してある。また、受信側機器2のアナログ電圧入力回路211,アナログ電流入力回路212のオペアンプをIC21,IC22で示し、アナログ電流入力回路212の入力抵抗をR22で示してある。
【0033】
図3の回路においては、送信側機器1の電流信号および電圧信号を送信するアナログ信号出力回路は共に基準電位が−15Vであり、また送信側機器1の電流信号および電圧信号を受信する受信側機器2の回路は共に基準電位が0Vである。
図3では、送信側機器1の電源G01および受信側機器2の電源G02は、共にDC/DCコンバータであり−15V,0V,+15Vの電圧を出力することができる。便宜上、電源G01およびG02からの配線の図示は省略してある。
【0034】
【発明の効果】
本発明は上記のように構成したので、2つのオペアンプと、数個の抵抗、ダーリントン接続トランジスタ回路のみにより、ダイオードを使用することなく同相電圧補償を実現でき、この結果、最大出力電流に余裕を持たすことができ、さらに定電流回路を用いることなく0mA補償を行うことができる。
これにより、性能の優れたインタフェースを安価に機器に組み込むことができる。
【図面の簡単な説明】
【図1】本発明のアナログ信号出力回路の一実施形態を示す図である。
【図2】(A)は送信側機器から受信側機器に電流信号を送信する場合の電流経路を示す図、(B)は送信側機器から受信側機器に電圧信号を送信する場合の電流Ioutによる当該電圧信号の生成を示す図である。
【図3】図1に示したアナログ信号出力回路を用いて、送信側機器から電流信号および電圧信号を同時に送信する場合を示す図である。
【図4】送信側機器に組み込まれた従来のアナログ信号出力回路の一例を示す図である。
【図5】送信側機器に組み込まれた従来のアナログ信号出力回路の他の例を示す図である。
【図6】図5に示した従来のアナログ信号出力回路を用いて、送信側機器から電流信号および電圧信号を同時に送信する場合を示す図である。
【符号の説明】
1 送信側機器
2 受信側機器
11 アナログ信号出力回路
11A 非反転増幅回路
11B 反転増幅回路
11C 電圧/電流変換用増幅回路
111 アナログ電圧出力回路
112 アナログ電流出力回路
211 アナログ電圧入力回路
212 アナログ電流入力回路
R1 第1の抵抗
R2 第2の抵抗
R3 第3の抵抗
R5 第5の抵抗
Claims (4)
- 電圧信号を電流信号に変換して出力する、電源電位がゼロで基準電位が負であるアナログ信号出力回路であって、
一端が前記電源電位を持つ端子に接続された第1の抵抗と、
前記電圧信号が入力される非反転増幅回路と、
前記非反転増幅回路の後段に設けられ、前記電圧信号の反転信号を出力すると共に、前記第1の抵抗の他端に所定電位を生じさせる反転増幅回路と、
制御信号入力端子が前記反転増幅回路の出力端子側に接続され、電流入力端子が前記第1の抵抗の他端に接続されると共に、電流出力端子が負荷を介して前記基準電位を持つ端子に接続される電圧/電流変換用増幅回路と、
からなることを特徴とするアナログ信号出力回路。 - 請求項1記載のアナログ信号出力回路において、
前記非反転増幅回路は、出力端子に第2の抵抗の一端が接続された電圧フォロアの第1のオペアンプを備え、
前記反転増幅回路は、第2の抵抗の他端が反転入力端子に接続された第2のオペアンプと、第1の抵抗と第2の抵抗との間に直列接続される第3の抵抗と、第2のオペアンプの出力端子に一端が接続され、かつ他端が前記電圧/電流変換用増幅回路に接続された第5の抵抗と、を備えると共に、
前記電圧/電流変換用増幅回路が、ダーリントン接続トランジスタ回路であることを特徴とするアナログ信号出力回路。 - 請求項2記載のアナログ信号出力回路において、
前記第1のオペアンプの駆動電圧が±15Vであり、前記基準電位が−15Vであることを特徴とするアナログ信号出力回路。 - 請求項1〜3の何れか1項に記載したアナログ信号出力回路において、
前記電圧/電流変換用増幅回路の電流出力端子と前記基準電位を持つ端子との間に、電流信号を電圧信号に変換するための第4の抵抗が接続されてなることを特徴とするアナログ信号出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002102571A JP3835334B2 (ja) | 2002-04-04 | 2002-04-04 | アナログ信号出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002102571A JP3835334B2 (ja) | 2002-04-04 | 2002-04-04 | アナログ信号出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003298367A JP2003298367A (ja) | 2003-10-17 |
JP3835334B2 true JP3835334B2 (ja) | 2006-10-18 |
Family
ID=29388980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002102571A Expired - Lifetime JP3835334B2 (ja) | 2002-04-04 | 2002-04-04 | アナログ信号出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3835334B2 (ja) |
-
2002
- 2002-04-04 JP JP2002102571A patent/JP3835334B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003298367A (ja) | 2003-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6028479A (en) | Low voltage transmission line driver | |
US5579397A (en) | Amplifier device for a condenser microphone | |
JP5582134B2 (ja) | 受信回路及び信号受信方法 | |
US9379554B2 (en) | Current output circuit and two-wire transmitter | |
KR100456184B1 (ko) | 다이내믹레인지가 넓은 소형화 가능한 송신기의 검파회로 | |
US20160173034A1 (en) | Audio amplifying device | |
US4431874A (en) | Balanced current multiplier circuit for a subscriber loop interface circuit | |
US20080240735A1 (en) | Symmetrical Optical Receiver | |
US6292033B1 (en) | Precision, low-power transimpedance circuit with differential current sense inputs and single ended voltage output | |
JP3835334B2 (ja) | アナログ信号出力回路 | |
US6222416B1 (en) | Signal amplifier circuit with symmetrical inputs and outputs | |
US6369658B1 (en) | Single-ended to differential transconductor | |
JP4851775B2 (ja) | 短絡保護回路を備えた回路装置 | |
CN108769873B (zh) | 一种信号切换电路及电子设备 | |
US7663438B2 (en) | Differential amplifier circuit | |
JP5465548B2 (ja) | レベルシフト回路 | |
US7088274B2 (en) | Difference amplifier for digital-to-analog converter | |
US20030052737A1 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
US4340869A (en) | Amplifier for use in a line circuit | |
US7394857B2 (en) | Flexible versatile low-cost wireline transmit driver | |
JP3922906B2 (ja) | 広帯域差動増幅回路 | |
KR0167597B1 (ko) | 대수 변환 회로 | |
US7279976B1 (en) | Differential amplifier with controlled common mode output voltage | |
JPH03283741A (ja) | 信号伝達回路 | |
US6845156B1 (en) | System for reducing distortion in a line powered modulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040611 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060704 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060717 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3835334 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130804 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |