KR970705759A - 다비트 시험 패턴 발생기(multibit test pattern generator) - Google Patents

다비트 시험 패턴 발생기(multibit test pattern generator)

Info

Publication number
KR970705759A
KR970705759A KR1019960706235A KR19960706235A KR970705759A KR 970705759 A KR970705759 A KR 970705759A KR 1019960706235 A KR1019960706235 A KR 1019960706235A KR 19960706235 A KR19960706235 A KR 19960706235A KR 970705759 A KR970705759 A KR 970705759A
Authority
KR
South Korea
Prior art keywords
register
output signal
data
test pattern
pattern generator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019960706235A
Other languages
English (en)
Other versions
KR100238932B1 (ko
Inventor
겐이치 후지사키
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Priority claimed from PCT/JP1996/000036 external-priority patent/WO1997025718A1/ja
Publication of KR970705759A publication Critical patent/KR970705759A/ko
Application granted granted Critical
Publication of KR100238932B1 publication Critical patent/KR100238932B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

고속이고 다비트 데이타 폭을 가지는 소형의 반도체 메모리용 시험 패턴 발생기를 염가에 제공한다. 이를 제공하기 위해, 피측정 디바이스(5)의 데이타 폭의 n분의 1의 데이타 폭을 갖는 데이타 연산부(30)를 설치하고, 인스트럭션 메모리(131)로 설정되는 n비트로 이루어지는 레지스터(A141)를 설치한다. 그리고, 해당 레지스터(A141) 출력 신호에 의해, 신호의 통과를 제어하는 제어 논리부(151)를 n개 설치하고, 다비트 시험 패턴 발생기를 구성한다. 또한, 해당 제어 논리부의 구성으로서, 해당 레지스터(A141) 출력 신호에 따라, 해당 데이타 연산부(30) 출력 신호를 통과시키는 AND 게이트를 설치하고, 고정 출력을 발생시키는 논리합 게이트를 설치하여 구성하여도 좋다. 또한 플래그 레지스터(34)에 의해, 반전 동작하는 배타적 논리화 게이트(35)를 설치하여 구성하여도 좋다.

Description

다비트 시험 패턴 발생기(MULTIBIT TEST PATTERN GENERATOR)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 72비트 데이타 폭의 다비트 시험 패턴 발생기의 예를 도시한 도면이다.

Claims (3)

  1. 복수의 데이타 비트 폭으로 이루어지는 피측정 디바이스(5)를 시험하기 위한, 데이타 연산부(30)를 갖는 시험 패턴 발생기에 있어서, 피측정 디바이스(5)의 데이타 폭의 n분의 1의 데이터 폭을 갖는 데이타 연산부(30)와, 인스트럭션 메모리(131)로부터의 제어 신호에 의해 설정되는 n비트로 이루어지는 레지스터A(141)와, 상기 레지스터A(141) 출력 신호에 의해, 상기 데이타 연산부(30) 출력 신호의 통과를 제어하는 n개의 제어 논리부(151,152,153,154)로 구성되는 것을 특징으로 하는 다비트 시험 패턴 발생기.
  2. 제1항에 있어서, 상기 제어 논리부(151,152,153,154)는, 상기 레지스터A(141) 출력 신호에 따라, 상기 데이타 연산부(30) 출력 신호를 통과시키는 AND 게이트(201,202,203)와, 상기 레지스터A(141) 출력 신호에 따라, 고정 출력을 발생시키는 논리합 게이트(204,205,206)로 구성되는 것을 특징으로 하는 다비트 시험 패턴 발생기.
  3. 제1항 또는 제2항에 있어서, 상기 데이타 연산부(30)와 상기 제어 논리부(151,152,153,154) 사이에, 인스트럭션 메모리(131)로부터의 신호에 의해 제어되는 플래그 레지스터(34)의 반전 신호에 의해, 상기 데이타 연산부(30)의 출력 신호를 반전 동작하는 배타적 논리화 게이트(35)를 설치한 것을 특징으로 하는 다비트 시험 패턴 발생기.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960706235A 1996-01-12 1996-01-12 다중비트 시험 패턴 발생기 Expired - Fee Related KR100238932B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/000036 WO1997025718A1 (fr) 1994-07-20 1996-01-12 Generateur de motif de controle multibit

Publications (2)

Publication Number Publication Date
KR970705759A true KR970705759A (ko) 1997-10-09
KR100238932B1 KR100238932B1 (ko) 2000-03-02

Family

ID=14152815

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960706235A Expired - Fee Related KR100238932B1 (ko) 1996-01-12 1996-01-12 다중비트 시험 패턴 발생기

Country Status (1)

Country Link
KR (1) KR100238932B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5795000A (en) * 1980-12-05 1982-06-12 Fujitsu Ltd Memory card testing circuit
JPH04134700A (ja) * 1990-09-25 1992-05-08 Nec Corp ダイナミック型半導体記憶装置

Also Published As

Publication number Publication date
KR100238932B1 (ko) 2000-03-02

Similar Documents

Publication Publication Date Title
KR970060485A (ko) 입출력 장치
KR910005321A (ko) 반도체 기억장치
KR920001518A (ko) 반도체 집적회로
KR910020724A (ko) 반도체 기억장치
KR880000960A (ko) 반도체 메모리
TW375826B (en) Merged DQ circuit of semiconductor device and method thereof
KR970051423A (ko) 반도체 메모리의 셀프 번인(Burn-in)회로
KR970017693A (ko) 테스트 회로
KR970051415A (ko) 반도체 메모리 장치의 병합 데이타 출력 모드 선택 방법
KR970705759A (ko) 다비트 시험 패턴 발생기(multibit test pattern generator)
JP3486231B2 (ja) 多ビット試験パターン発生器
KR950006876A (ko) 롤콜 회로
KR920003159A (ko) 프로그램 가능 논리 장치들의 고속 테스팅
KR860009421A (ko) 논리기능을 가진 기억회로
KR970063942A (ko) 카운터 디바이스
KR950004796A (ko) 시스템 상호접속을 위한 주사 프로그램가능한 검사 행렬
KR970705757A (ko) 시험 패턴 발생기(test pattern generator)
KR960018899A (ko) 읽기변환쓰기기능을 가지는 메모리 모듈
KR960006008A (ko) 병렬 테스트 회로를 포함한 메모리 소자
KR970012785A (ko) 병렬 테스트 회로
KR970022728A (ko) 시스템의 연산 시간 가변 장치
KR100449271B1 (ko) 테스트 기능을 갖는 랜덤 넘버 발생기 및 그 테스트 방법
KR960042763A (ko) 마스크롬
KR970008204A (ko) 마스크롬
KR970051453A (ko) 멀티비트 테스트모드회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 19961105

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19961105

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19990322

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19990921

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19991018

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19991019

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20021021

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20030922

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20041012

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20051011

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20061011

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20071010

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20081010

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20091009

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20101012

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20101012

Start annual number: 12

End annual number: 12

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20120909