KR970022728A - 시스템의 연산 시간 가변 장치 - Google Patents

Abstract

본 발명은 메모리 엑세스 회로에 관한 것으로, 종래에는 입력 비트 천이 갯수에 무관하게 연산 시간이 실제 연산 시간중 가장 큰 값으로 고정되어 있다. 따라서, 종래에는 실제 연산 시간 후 다음단으로 출력 신호의 방출을 출력 인에이블 신호가 발생할 때까지 대기하여야 하므로 시간의 낭비를 초래하는 문제점이 있었다. 이러한 문제점을 개선하기 위하여 본 발명은 입력 신호에 대해 각 비트별로 로직 천이를 검출하여 그 검출된 로직 천이의 갯수에 따라 연산 시간을 가변적으로 변경하므로써 평균적인 연산 시간을 감소시킴에 의해 연산 성능을 향상시킬 수 있도록 창안한 것으로, 본 발명은 기존의 연산 시간이 실제 연산 시간중 가장 큰 값으로 고정된 것과는 달리 입력 비트의 천이 갯수에 따라 가변적이 되어 평균적인 연산 시간이 짧아지므로 시스템의 연상 성능이 향상되는 효과가 있다.

Description

시스템의 연산 시간 가변 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제3도는 본 발명의 연산 시간 가변 장치의 블럭도.

제4도는 제3도에서 로직 천이 감지부의 회로도.

제5도는 제3도에서 신호 발생부의 회로도.

Claims (5)

1. 래치 신호(VL₁)에 의해 입력 신호(Vin)를 래치하여 그 래치 신호(Vo1)를 출력 인에이블 신호(OEN)에 의해 출력하는 제1연산 수단과, 래치 신호(Vl₂)에 의해 상기 제1연산 수단의 출력(Vo1)을 래치하여 출력하는 제2연산 수단과, 제어 신호(CTL)와 클럭(CLK)을 입력으로 하여 래치 신호(Vl₁)(VL₂) 및 출력 인에이블 신호(OEN)를 상기 제1, 제2연산 수단에 발생시킬 때 로직 천이 신호(Vs)에 따라 상기 신호(VL₁)(OEN)의 발생 간격을 가변시키는 제어 수단과, 입력 신호(Vin)에 대해 각 비트별로 로직 천이를 검출하는 로직 천이 감지 수단과, 이 로직 천이 감지 수단의 출력(Vp)을 천이 비트 선택 신호(SBi)와 비교하여 로직 천이 여부에 따른 로직 천이 신호(Vs)를 상기 제어 수단에 출력하는 신호 발생 수단으로 구성한 것을 특징으로 하는 시스템의 연산 시간 가변 장치.
2. 제1항에 있어서, 로직 천이 감지 수단은 입력 신호(Vin)의 각 비트별로 해당 비트가 로직 천이의 발생이면 “1”로 발생시키고 로직 천이의 발생이 아니면 “0”으로 발생시키는 것을 특징으로 하는 시스템의 연산 시간 가변 장치.
3. 제1항 또는 제2항에 있어서, 로직 천이 감지 수단은 천이 감지 신호(Vp)와 입력 신호(Vin)를 배타적 논리합하는 배타적 오아게이트(XOR1)와, 클럭(CLK)에 의해 상기 배타적 오아게이트(XOR1)의 출력을 래치하는 디-래치(DFF1)로 이루어진 블럭을 상기 입력 신호(Vin)의 비트수만큼 병렬로 구성한 것을 특징으로 하는 시스템의 연산 시간 가변 장치.
4. 제1항에 있어서, 신호 발생 수단은 로직 천이 감지 수단의 출력(Vp)에 포함된 “1”인 비트의 갯수가 천이 비트 선택 신호(SBi)의 값 이상이면 하이인 로직 천이 신호(Vs)를 출력하고, 보다 작으면 로우인 로직 천이 신호(Vs)를 출력하는 것을 특징으로 하는 시스템의 연산 시간 가변 장치.
5. 제1항 또는 제4항에 있어서, 신호 발생 수단은 전압(Vcc)이 소스에 인가된 피모스 트랜지스터(PM11)의 게이트에 클럭(CLK)을 인가하고, 로직 천이 감지 수단의 출력(Vp)의 각 비트가 “1”이 되는 경우에 대해 그 각각의 경우를 “1”이 되는 수만큼 엔모스 트랜지스터를 직렬 접속하여 접지하며, 그 각 경우에 대한 회로를 상기 피모스 트랜지스터(PM11)의 드레인에 공통 접속하여 그 공통 접속점이 일측 단자에 천이 비트 선택 신호(SBi)가 인가된 낸드 게이트(NA1)의 타측 단자에 접속하고, 상기 낸드 게이트(NA1)의 출력(Vs)이 제어 수단에 출력하도록 구성한 것을 특징으로 하는 시스템의 연산 시간 가변 장치.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.