CN113406410A - 一种基于传输门的射频信号发生系统及方法 - Google Patents

一种基于传输门的射频信号发生系统及方法 Download PDF

Info

Publication number
CN113406410A
CN113406410A CN202110558118.6A CN202110558118A CN113406410A CN 113406410 A CN113406410 A CN 113406410A CN 202110558118 A CN202110558118 A CN 202110558118A CN 113406410 A CN113406410 A CN 113406410A
Authority
CN
China
Prior art keywords
transmission gate
transmission
radio frequency
gate
gates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110558118.6A
Other languages
English (en)
Other versions
CN113406410B (zh
Inventor
粟涛
陈瑶
张志文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Yat Sen University
Original Assignee
Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Yat Sen University filed Critical Sun Yat Sen University
Priority to CN202110558118.6A priority Critical patent/CN113406410B/zh
Publication of CN113406410A publication Critical patent/CN113406410A/zh
Application granted granted Critical
Publication of CN113406410B publication Critical patent/CN113406410B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002—Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Transmitters (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种基于传输门的射频信号发生系统及方法，其中系统包括：射频干扰源发生器，与待测电路制作在同一块芯片上，用于向待测电路产生干扰信号；所述射频干扰源发生器包括多个传输门；控制模块，用于控制所述传输门的导通情况，以控制干扰信号的频率及波形。本发明通过在片内生成任意频率、任意幅度、任意波形的射频干扰信号，解决现有注入方法的缺陷，也避免了因操作不当导致的仪器损坏问题，可广泛应用于芯片测试领域。

Description

一种基于传输门的射频信号发生系统及方法
技术领域
本发明涉及芯片测试领域，尤其涉及一种基于传输门的射频信号发生系统及方法。
背景技术
根据集成电路电磁抗扰度标准IEC62132，常见芯片抗扰度测量方法包括：TEM小室和宽带TEM小室法、大电流注入法、射频功率直接注入法(DPI)及工作台法拉第笼法。其中典型的DPI法测试结构如图4所示，射频信号发生器产生的射频信号经功率放大器放大，传导至芯片注入端对待测芯片(DUT)的引脚处电压进行干扰，并利用定向耦合器观测注入射频功率值。对射频干扰信号进行扫频，记录待测芯片在每个频点的临界失效功率，可以得到待测芯片的抗扰度曲线。
利用DPI法进行抗扰度测试时，当干扰频率升高，由于待测芯片封装引脚的低通滤波效应、注入干扰路径的阻抗失配，实际注入到芯片内部的干扰功率已被大幅度衰减，如果试图一味地增大注入干扰功率来使被测芯片失效，则需要的功率非常大，可能会引发外部电路元件击穿等安全隐患。
射频功率放大器常由于环境原因或操作不当容易引起功放失效，失效原因包括：1)运输、接触导致静电击穿；2)输入功率电平超出安全范围；3)负载不匹配，例如负载开路或短路使得射频能量无法有效传输造成热积累，导致功放烧毁；4)环境温度过高或散热不良。总而言之，外部直接功率注入方法在高频范围存在很大的局限性。
发明内容
为至少一定程度上解决现有技术中存在的技术问题之一，本发明的目的在于提供一种基于传输门的射频信号发生系统及方法。
本发明所采用的技术方案是：
一种基于传输门的射频信号发生系统，包括：
射频干扰源发生器，与待测电路制作在同一块芯片上，用于向待测电路产生干扰信号；
所述射频干扰源发生器包括多个传输门；
控制模块，用于控制所述传输门的导通情况，以控制干扰信号的频率及波形。
进一步，n个所述传输门组成一个传输门组，所述射频干扰源发生器包括m个所述传输门组；
所有的所述传输门的控制端与所述控制模块连接；
同一个所述传输门组内的所有传输门的输入端互连作为传输门组的输入端，同一个所述传输门组内的所有传输门的输出端互连作为传输门组的输出端；
同一个所述传输门组内的传输门的输入电压相同，不同传输门组内的传输门的输入电压不同；
各所述传输门组的输出端互连，且与待测电路连接。
进一步，所述控制模块通过控制传输门的导通情况，以控制射频干扰源发生器产生正弦波、三角波或方波中任一种波形的干扰信号。
进一步，所述n大于或等于3，所述m大于或等于3。
进一步，所述传输门包括一个NMOS和一个PMOS；
NMOS的漏极与PMOS的漏极连接，作为传输门的输入端；
NMOS的源极与PMOS的源极连接，作为传输门的输出端；
NMOS的栅极和PMOS的栅极作为传输门的控制端，控制模块与传输门的控制端连接，用于控制传输门的导通情况，当传输门导通，输入电压从传输门的输入端传输至传输门的输出端。
进一步，所述射频干扰源发生器包括两个传输门，所述控制模块控制两个传输门产生方波。
进一步，所述控制模块为FPGA控制电路。
本发明所采用的另一技术方案是：
根据上所述一种基于传输门的射频信号发生系统的控制方法，包括以下步骤：
根据干扰信号的功率，控制输入信号大小；
根据干扰信号的频率，控制模块控制传输门导通的频率；
根据干扰信号的波形，控制模块控制传输门导通的数量。
本发明的有益效果是：本发明通过在片内生成任意频率、任意幅度、任意波形的射频干扰信号，解决现有注入方法的缺陷，也避免了因操作不当导致的仪器损坏问题。
附图说明
为了更清楚地说明本发明实施例或者现有技术中的技术方案，下面对本发明实施例或者现有技术中的相关技术方案附图作以下介绍，应当理解的是，下面介绍中的附图仅仅为了方便清晰表述本发明的技术方案中的部分实施例，对于本领域的技术人员而言，在无需付出创造性劳动的前提下，还可以根据这些附图获取到其他附图。
图1是本发明实施例中一种基于传输门的射频信号发生系统的示意图；
图2是本发明实施例中传输门的结构示意图；
图3是本发明实施例中传输门组的示意图；
图4是本发明实施例中射频功率直接注入法测试结构示意图；
图5是本发明实施例中射频信号发生系统的示意图；
图6是本发明实施例中输出电压的等效电路图；
图7是本发明实施例中输出节点电压幅度与传输门数的关系示意图；
图8是本发明实施例中传输门控制信号示意图；
图9是本发明实施例中输出正弦信号示意图；
图10是本发明实施例中片内射频干扰源方波发生器结构示意图；
图11是本发明实施例中输入方波Vin频率为500MHz时输出波形图；
图12是本发明实施例中输入方波Vin频率为250MHz时输出波形图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。对于以下实施例中的步骤编号，其仅为了便于阐述说明而设置，对步骤之间的顺序不做任何限定，实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
在本发明的描述中，需要理解的是，涉及到方位描述，例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本发明的描述中，若干的含义是一个或者多个，多个的含义是两个以上，大于、小于、超过等理解为不包括本数，以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，设置、安装、连接等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
如图1所示，为解决以上提出的现有射频源技术在芯片抗扰度测试过程中出现的问题，本实施例提出一种基于传输门的射频信号发生系统，可生成叠加了射频波形的干扰电源信号。
传输门的结构由图2所示，由一个P沟道和一个N沟道增强型MOSFET并联而成，P管衬底接高电平，N管衬底接低电平，栅极作为控制信号决定MOS管的导通。当NMOS栅极接高电平，PMOS栅极接低电平，则传输门导通，VI＝Vo。当NMOS栅极接低电平，PMOS栅极接高电平，则传输门截止。
假设多个传输门输入/输出端并联作为一个单元(即一个传输门组)，三组具有相同数量传输门的该结构共输出端，利用每组输入电压控制输出幅度，外接FPGA生成控制信号决定每组传输门的开启数量，使得输出波形随时间周期变化。调控FPGA控制信号波形可获得任意输出波形，如正弦、三角波、方波等。传输门组结构如图3所示，片内射频干扰源发生器结构如图1所示。
以下结合图5-图9对上述的片内射频干扰源发生器的工作原理进行详细解释说明。
如图5所示，假设每组传输门组由三个传输门输入/输出并联构成，三组传输门组共输出接待测电路，各自输入分别为V0+A、V0、V0-A，利用FPGA控制传输门导通信号改变输出电压。
该电路结构任一传输门结构均一致，则导通时阻值相同设为R。各组传输门导通数量标记为NA、NB、NC。考虑A、B两组传输门组存在导通而C组不导通时，电路可简单等效为RA、RB串联，两端节点电压分别为V0+A、V0，如图6所示。则输出端电压为：
Figure BDA0003077909590000041
同理，当考虑B、C两组传输门组存在导通而A组不导通时，输出端电压表示为：
Figure BDA0003077909590000042
根据上式可列出输出电压变化幅值与传输门数量的关系，如图7所示。
假设需实现输出波形为正弦波，则输出电压幅值应由0→A→0→-A→0。根据图7有多种路径可实现，当沿箭头周期变化时采样点最多，波形最精确。为实现选定路径的幅值跳变，FPGA应生成如图8所示的控制信号波形，用于控制各组传输门开启数量。最终可得到图9的阶梯状变化波形，近似正弦。若采样点数固定，改变其时间间隔可改变输出信号频率。为提高输出波形精度，可减小采样时间间隔，增加传输门数量使采样点增多。参见图8和图9，同一个传输门组中包含多个传输门，可通过控制传输门组内传输门的导通数量，来控制传输门的等效阻值，从而控制VOUT。
如需输出其他波形，可根据图7所列表格选择合适的电压幅值变化路径，绘制FPGA生成的传输门控制信号，可实现三角波、方波等。
若只考虑生成方波信号，则可对原电路结构进行简化，仅需两个传输门，可获得一个能实现输出波形近似方波的片内射频干扰源结构。设置一路方波信号IN及其反相信号
Figure BDA0003077909590000051
控制传输门开启，实现在信号IN处于高/低电平时仅有一个传输门导通。两个传输门的输入电压则分别决定输出节点电压的高、低电平，从而生成一个由输入方波IN决定频率、传输门输入电压决定幅度的电源信号，等效于经射频信号干扰后的电源信号。
简化版仅生成方波的片内干扰源电路结构如图10所示，其中Vin处注入方波决定输出信号频率fRFI，传输门输入端UP和DW输入直流电源决定输出信号幅值。其工作原理为：输入频率为fRFI的方波信号Vin用于控制传输门A和B导通，当Vin为低电平，传输门A导通，输出电压为VUP；当Vin为高电平，传输门B导通，输出电压为VDW。则输出端可获得一个频率为fRFI、峰值为VUP、谷值为VDW的信号源，等效于经射频源干扰后的直流源信号。其中，图10中UP、DW分别对应上述结构的V0+A和V0-A，可外接直流电源。
基于Hspice对图10电路结构进行仿真测试，结果如图11和图12所示：
当Vin输入电压值2V、频率500MHz的方波，传输门A、B两端节点UP、DW分别输入调幅电压，使得输出电压Vout围绕1V的中心电压以一定幅度值AMP周期性波动。输出波形如图11所示，从上至下分别是调节幅度AMP＝0.8V(即VUP＝1.8V，VDW＝0.2V)、AMP＝0.2V(即VUP＝1.2V，VDW＝0.8V)时。改变输入方波Vin频率为250MHz，保持其余条件不变，输出波形如图12所示，从上至下分别是调节幅度AMP＝0.8V和AMP＝0.2V时。可观察到该电路结构的输出波形由信号Vin决定频率，VUP决定峰值，VDW决定谷值，近似方波，能较好地获得围绕某一电压值以任意幅度波动的电源信号，且其频率可调，等效于经射频信号干扰后的电源信号。
综上所述，本实施例通过改变传输门输入信号以及FPGA的控制信号，实现不依赖于任何外部射频信号发生器件(包括射频信号发生器、功率放大器)，在片内生成任意频率、幅度的经射频信号干扰后的电源信号。从而解决现有注入方法的缺陷，也避免了因操作不当导致的仪器损坏问题。
在一些可选择的实施例中，在方框图中提到的功能/操作可以不按照操作示图提到的顺序发生。例如，取决于所涉及的功能/操作，连续示出的两个方框实际上可以被大体上同时地执行或所述方框有时能以相反顺序被执行。此外，在本发明的流程图中所呈现和描述的实施例以示例的方式被提供，目的在于提供对技术更全面的理解。所公开的方法不限于本文所呈现的操作和逻辑流程。可选择的实施例是可预期的，其中各种操作的顺序被改变以及其中被描述为较大操作的一部分的子操作被独立地执行。
此外，虽然在功能性模块的背景下描述了本发明，但应当理解的是，除非另有相反说明，所述的功能和/或特征中的一个或多个可以被集成在单个物理装置和/或软件模块中，或者一个或多个功能和/或特征可以在单独的物理装置或软件模块中被实现。还可以理解的是，有关每个模块的实际实现的详细讨论对于理解本发明是不必要的。更确切地说，考虑到在本文中公开的装置中各种功能模块的属性、功能和内部关系的情况下，在工程师的常规技术内将会了解该模块的实际实现。因此，本领域技术人员运用普通技术就能够在无需过度试验的情况下实现在权利要求书中所阐明的本发明。还可以理解的是，所公开的特定概念仅仅是说明性的，并不意在限制本发明的范围，本发明的范围由所附权利要求书及其等同方案的全部范围来决定。
在本说明书的上述描述中，参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施方式，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于上述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (8)

1.一种基于传输门的射频信号发生系统，其特征在于，包括：
射频干扰源发生器，与待测电路制作在同一块芯片上，用于向待测电路产生干扰信号；
所述射频干扰源发生器包括多个传输门；
控制模块，用于控制所述传输门的导通情况，以控制干扰信号的频率及波形。
2.根据权利要求1所述的一种基于传输门的射频信号发生系统，其特征在于，n个所述传输门组成一个传输门组，所述射频干扰源发生器包括m个所述传输门组；
所有的所述传输门的控制端与所述控制模块连接；
同一个所述传输门组内的所有传输门的输入端互连作为传输门组的输入端，同一个所述传输门组内的所有传输门的输出端互连作为传输门组的输出端；
同一个所述传输门组内的传输门的输入电压相同，不同传输门组内的传输门的输入电压不同；
各所述传输门组的输出端互连，且与待测电路连接。
3.根据权利要求2所述的一种基于传输门的射频信号发生系统，其特征在于，所述控制模块通过控制传输门的导通情况，以控制射频干扰源发生器产生正弦波、三角波或方波中任一种波形的干扰信号。
4.根据权利要求2所述的一种基于传输门的射频信号发生系统，其特征在于，所述n大于或等于3，所述m大于或等于3。
5.根据权利要求1所述的一种基于传输门的射频信号发生系统，其特征在于，所述传输门包括一个NMOS和一个PMOS；
NMOS的漏极与PMOS的漏极连接，作为传输门的输入端；
NMOS的源极与PMOS的源极连接，作为传输门的输出端；
NMOS的栅极和PMOS的栅极作为传输门的控制端，控制模块与传输门的控制端连接，用于控制传输门的导通情况，当传输门导通，输入电压从传输门的输入端传输至传输门的输出端。
6.根据权利要求1所述的一种基于传输门的射频信号发生系统，其特征在于，所述射频干扰源发生器包括两个传输门，所述控制模块控制两个传输门产生方波。
7.根据权利要求1所述的一种基于传输门的射频信号发生系统，其特征在于，所述控制模块为FPGA控制电路。
8.根据权利要求1-7任一项所述一种基于传输门的射频信号发生系统的控制方法，其特征在于，包括以下步骤：
根据干扰信号的功率，控制输入信号大小；
根据干扰信号的频率，控制模块控制传输门导通的频率；
根据干扰信号的波形，控制模块控制传输门导通的数量。
CN202110558118.6A 2021-05-21 2021-05-21 一种基于传输门的射频信号发生系统及方法 Active CN113406410B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110558118.6A CN113406410B (zh) 2021-05-21 2021-05-21 一种基于传输门的射频信号发生系统及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110558118.6A CN113406410B (zh) 2021-05-21 2021-05-21 一种基于传输门的射频信号发生系统及方法

Publications (2)

Publication Number Publication Date
CN113406410A true CN113406410A (zh) 2021-09-17
CN113406410B CN113406410B (zh) 2022-05-31

Family

ID=77679211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110558118.6A Active CN113406410B (zh) 2021-05-21 2021-05-21 一种基于传输门的射频信号发生系统及方法

Country Status (1)

Country Link
CN (1) CN113406410B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04194684A (ja) * 1990-11-27 1992-07-14 Mitsubishi Electric Corp 半導体装置
CN105116317A (zh) * 2015-07-14 2015-12-02 工业和信息化部电子第五研究所 集成电路测试系统与方法
CN109001554A (zh) * 2018-05-24 2018-12-14 上海市计量测试技术研究院 抗扰度试验多频率信号发生器
CN112505467A (zh) * 2021-01-29 2021-03-16 北京智芯微电子科技有限公司 用于芯片电磁干扰测试的测试装置及测试方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04194684A (ja) * 1990-11-27 1992-07-14 Mitsubishi Electric Corp 半導体装置
CN105116317A (zh) * 2015-07-14 2015-12-02 工业和信息化部电子第五研究所 集成电路测试系统与方法
CN109001554A (zh) * 2018-05-24 2018-12-14 上海市计量测试技术研究院 抗扰度试验多频率信号发生器
CN112505467A (zh) * 2021-01-29 2021-03-16 北京智芯微电子科技有限公司 用于芯片电磁干扰测试的测试装置及测试方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
HENGFEI ZHONG ET AL.: "A mechanism for detecting on-chip radio frequency interference of field programmable gate array", 《SCIENCEDIRECT》 *
方晓斌 等: "具有快速瞬态响应的电压模式Buck变换器", 《微电子学》 *
王保玉 等: "数字型任意函数信号发生器", 《商丘师范学院学报》 *
粟涛 等: "微控制器射频抗扰性与受测引脚类型的关系", 《电波科学学报》 *
魏淑华 等: "基于内建自测试的测试向量生成方法", 《学术探讨》 *

Also Published As

Publication number Publication date
CN113406410B (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
CN104483611B (zh) Mos器件偏压温度不稳定性退化的测试装置及其方法
US8274331B2 (en) Differential receiver
US10749511B2 (en) IO circuit and access control signal generation circuit for IO circuit
US7239176B2 (en) Voltage tolerant protection circuit for input buffer
US8279007B2 (en) Switch for use in a programmable gain amplifier
CN106788354A (zh) 一种迟滞宽度可编程的迟滞比较器
WO2012083781A1 (en) Voltage comparator
Pouant et al. Modeling and analysis of large-signal RFI effects in MOS transistors
US9246459B2 (en) Variable gain amplifier
Madian et al. Catastrophic short and open fault detection in MOS current mode circuits: A case study
CN113406410B (zh) 一种基于传输门的射频信号发生系统及方法
KR20180028887A (ko) 출력 전력단의 에지율 제어를 위한 저전력 슬루율 검출기
US8704527B2 (en) Comparison judgment circuit
WO2009029284A1 (en) Differential pair circuit
CN106921371A (zh) 低功耗上电复位电路
CN108768382A (zh) 输入缓冲器及具有其的芯片
CN110058092B (zh) 天线检测电路、芯片及终端设备
TWI817726B (zh) 測試電路
CN218499123U (zh) 一种模拟开关
CN107134992A (zh) 输入输出驱动电路
CN112350696B (zh) 一种双反馈回路比较器
CN108304021A (zh) 箝位电路
Blalock et al. A 1.2-V CMOS four-quadrant analog multiplier
CN218243491U (zh) 一种开关电路
CN218183326U (zh) 一种模拟开关

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant