CN110058092B - 天线检测电路、芯片及终端设备 - Google Patents

Abstract

本发明实施例提出一种基于CMOS工艺的天线检测电路及具有其的芯片和终端设备，涉及射频集成电路领域，该天线检测电路包括：天线阻抗检测单元和逻辑输出单元；天线阻抗检测单元根据天线的工作状态输出第一节点电压与第二节点电压至逻辑输出单元；逻辑输出单元根据天线阻抗检测单元输出的第一节点电压输出第一输出电压至芯片，根据第二节点电压输出第二输出电压至所述芯片；天线阻抗检测单元连接待测天线的输出端。本发明提供的天线检测电路可以直接集成在芯片内部、不使用分离器件且输出信号符合CMOS逻辑，其输出节点的电压可直接被芯片接收，减少了电路转换单元，缩小了整个产品的体积，减少了产品的生产成本。

Description

天线检测电路、芯片及终端设备

技术领域

本发明涉及射频集成电路领域，具体而言，涉及一种基于CMOS工艺的天线检测电路及具有其的芯片和终端设备。

背景技术

对于射频收发电路，天线是其必不可少的部分，天线的工作状态是否正常直接决定了整个电路能否正常工作。在偶然情况下，天线由于某些外部原因，如外部振动、天线变化等，其输入端或输出端会出现断路或短路的情况，从而导致天线不能正常工作，进一步的，致使整个射频电路发生故障。

现有的技术方案是在印刷电路板(Printed Circuit Board，简称：PCB) 上使用分离器件以制作天线检测线路，该天线检测线路具有两个输出节点，上述输出节点电压需要进一步的处理和转化才能处于可被主控芯片所能接收的电压范围，该处理和转化需要额外增设电路单元；同时，现有技术采用做在PCB板上的分离器件，增大了射频电路产品的体积和生产成本。

发明内容

本发明实施例提供的一种基于CMOS工艺的天线检测电路，可以直接集成在芯片内部，无需任何片外分离器件，不需要额外的电位转换电路，该天线检测电路的输出电平即可被芯片所接收，较现有技术减小了产品的体积和降低了生产成本。

为了实现上述目的，本发明实施例采用的技术方案如下：

第一方面，本发明实施例提出一种天线检测电路，应用于基于CMOS 工艺的芯片，天线检测电路包括：天线阻抗检测单元和逻辑输出单元。

天线阻抗检测单元用于根据天线的工作状态输出第一节点电压与第二节点电压至逻辑输出单元。

逻辑输出单元用于根据天线阻抗检测单元输出的第一节点电压输出第一输出电压至芯片；根据天线阻抗检测单元输出的第二节点电压输出第二输出电压至芯片；

其中，天线阻抗检测单元连接待测天线的输出端；天线阻抗检测单元的第一节点电压的输出端与逻辑输出单元的第一输入端连接；天线阻抗检测单元的第二节点电压的输出端与逻辑输出单元的第二输入端连接。

可选地，天线阻抗检测单元包括：MOS管、电源电压、电阻和使能端。

电源电压，用于为天线检测单元供电；根据MOS管、电源电压以及电阻确定第一节点电压和第二节点电压。

使能端，用于导通所述MOS管。

具体地，使能端用于当不需要检测天线时，输入低电平信号；使能端还用于当需要检测天线时，输入高电平信号；高电平信号大于天线阻抗单元的MOS管的阈值电压。

具体地，天线阻抗检测单元的MOS管包括第一MOS管、第二MOS 管、第三MOS管、第四MOS管和第五MOS管。电阻包括第一电阻、第二电阻和第三电阻；第二电阻和第三电阻的阻值相同；第一电阻小于第二电阻。

第一MOS管的栅极连接第二MOS管的栅极，第一MOS管的栅极还连接第一MOS管的漏极，第一MOS管的源极连接电源电压，第一MOS 管的源极还连接第一电阻的第一端。第二MOS管的漏极连接第四MOS管的漏极，第二MOS管的源极连接待测天线的输出端，第一节点位于第二MOS管的源极与待测天线的输出端之间。

使能端连接第三MOS管的栅极，使能端连接第四MOS管的栅极，使能端连接第五MOS管的栅极。第三MOS管的栅极连接使能端，第三MOS 管的漏极连接第一MOS管的漏极，第三MOS管的源极连接第二电阻的第一端。第四MOS管的栅极连接使能端，第四MOS管的源极连接第三电阻的第一端，第二节点位于第四MOS管的源极与第三电阻的第一端之间。

第五MOS管的栅极连接使能端，第五MOS管的源极连接第一电阻的第二端，第五MOS管的漏极连接待测天线的输出端。

第二电阻的第二端接地，第三电阻的第二端接地。

可选地，逻辑输出单元包括：MOS管和电源电压。

上述电源电压用于给天线检测单元供电；根据MOS管与电源电压确定第一输出电压和第二输出电压。

可选地，逻辑输出单元还包括：第一输出电压与第二输出电压的输出电平信号被芯片直接接收。

具体地，逻辑输出单元的MOS管包括：第六MOS管，第七MOS管，第八MOS管和第九MOS管。

第六MOS管的栅极连接第一输入端，第六MOS管的漏极连接第一输出端，第六MOS管的源极连接电源电压。第七MOS管的栅极连接第一输入端，第七MOS管的漏极连接逻辑输出单元的第一输出端，第七MOS管的源极接地。

第八MOS管的栅极连接第二输入端，第六MOS管的漏极连接第二输出端，第八MOS管的源极连接电源电压。第九MOS管的栅极连接第二输入端，第七MOS管的漏极连接逻辑输出单元的第二输出端，第九MOS管的源极接地。

可选地，芯片根据第一输出电压和第二输出电压确定待测天线的工作状态。当第一输出电压输出低电平信号、第二输出电压输出高电平信号时，待测天线处于正常工作；当第一输出电压输出低电平信号、第二输出电压输出低电平信号时，待测天线处于断路状态；当第一输出电压输出高电平信号、第二输出电压输出高电平信号时，待测天线处于短路状态。

第二方面，本发明实施例还提出一种基于CMOS工艺的芯片，该芯片包括上述的天线检测电路。

由于天线检测电路的第一输出电压OUT1和第二输出电压OUT2在主控单元可以直接接收的电压范围内，因此不用在基于CMOS工艺的芯片外部设置分离器件，也不需要单独设置点位转换电路对天线检测电路的第一输出电压OUT1和第二输出电压OUT2进行转换，从而减小了整个产品体积，减少了产品的生产成本。

第三方面，本发明实施例还提出一种终端设备，该终端设备包括上述的基于CMOS工艺的芯片。

具有基于CMOS工艺的天线检测电路及具有其的芯片的终端设备内部器件的体积缩小，从而可以使其内部增加其他的功能器件以实现更多的功能，或是缩小该终端设备的整体体积；同时，未在芯片外使用分离器件以及电位转换电路，可以减少该终端设备的生产成本。

本发明实施例提出一种基于CMOS工艺的天线检测电路及具有其的芯片和终端设备，涉及射频集成电路领域，该天线检测电路包括：天线阻抗检测单元和逻辑输出单元；天线阻抗检测单元根据天线的工作状态输出第一节点电压与第二节点电压至逻辑输出单元；逻辑输出单元根据天线阻抗检测单元输出的第一节点电压输出第一输出电压至芯片，根据第二节点电压输出第二输出电压至芯片；天线阻抗检测单元连接待测天线的输出端。本发明提供的天线检测电路可以直接集成在芯片内部、不使用分离器件且输出信号符合CMOS逻辑，其输出节点的电压可直接被芯片接收，减少了电路转换单元，缩小了整个产品的体积，减少产品的生产成本。

本发明的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明实施例了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1示出了本发明实施例所提供的天线检测电路结构图；

图2示出了本发明实施例所提供的一种天线检测电路图；

图3示出了本发明实施例所提供的一种基于CMOS工艺的芯片结构图。

图标：100-天线检测电路，101-天线阻抗检测单元，1011-第一节点电压的输出端，1012-第二节点的输出端，1013-待测天线输出端，102-逻辑输出单元，1021-第一输入端，1022-第二输入端，1023-第一输出端，1024-第二输出端，200-基于CMOS工艺的芯片，201-主控单元，2011-第一接收端， 2012-第二接收端。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本发明的描述中，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

现有的技术方案是在PCB板上使用分离器件以制作天线检测线路，该天线检测线路具有两个输出节点，上述输出节点电压需要进一步的处理和转化才能处于可被主控芯片所能接收的电压范围，该处理和转化需要额外增设电路单元；同时，现有技术采用在PCB板上的分离器件，增大了射频电路产品的体积和生产成本。

图1为本发明实施例提供的一种天线检测电路结构图，该天线检测电路100包括：天线阻抗检测单元101和逻辑输出单元102。

天线阻抗检测单元101，用于根据天线的工作状态输出第一节点电压 V1与第二节点电压V2至逻辑输出单元102。

逻辑输出单元102，用于根据天线阻抗检测单元输出的第一节点电压 V1输出第一输出电压OUT1至芯片；根据天线阻抗检测单元输出的第二节点电压V2输出第二输出电压OUT2至芯片。

其中，天线阻抗检测单元101连接待测天线输出端1013；天线阻抗检测单元101的所述第一节点电压的输出端1011与逻辑输出单元102的第一输入端1021连接，天线阻抗检测单元101的所述第二节点电压的输出端1012与逻辑输出单元102的第二输入端1022连接。

芯片通过第一输出电压OUT1和第二输出电压OUT2确定待测天线处于正常工作、断路状态或短路状态，实现了对待测天线工作状态的判断。本发明实施例提供的一种基于CMOS工艺的天线检测电路，可以直接集成在芯片内部，无需任何片外分离器件，不需要额外的电位转换电路，该天线检测电路的输出电平即可被芯片所接收，较现有技术减小了产品的体积和降低了生产成本。

在图1的基础上，增加其内部电路得到图2，图2为本发明实施例所提供的一种天线检测电路图，其中，天线阻抗检测单元101，包括：使能端 EN连接MOS管M3、M4、M5的栅极，MOS管M1的栅极连接MOS管 M2的栅极，MOS管M1的栅极同时连接MOS管M1的漏极，MOS管M1 的源极连接电源电压VDD；MOS管M2的源极以及MOS管M5的漏极均连接待测天线输出端1013，MOS管M2的漏极连接MOS管M4的漏极； MOS管M3的源极连接电阻R2，电阻R2的另一端接地；MOS管M4的源极连接电阻R3，电阻R3的另一端接地；MOS管M5的源极连接电阻R1，电阻R1的另一端连接电源电压VDD；第一节点位于MOS管M2的源极，第二节点位于MOS管M4的源极。

可选地，M1、M2取相同尺寸的PMOS管，M3、M4取相同尺寸的NMOS 管。R2、R3取阻值相同的电阻，电阻R1的阻值远远小于电阻R2、电阻 R3。

当需要检测天线时，使能端EN输入高电平信号，该高电平信号大于天线阻抗检测单元101的MOS管M3、M4、M5的阈值电压；当不需要检测天线时，使能端EN输入低电平信号，此时MOS管M3、M4、M5关断，使得整个天线检测电路100没有电流通过，从而节省了能耗。

逻辑输出单元102，包括：MOS管M6和MOS管M7的栅极连接图2 的第一节点，MOS管M6的源极连接电源电压VDD，MOS管M7的源极接地，MOS管M6和MOS管M7的漏极作为逻辑输出单元的第一输出端 1023；MOS管M8和MOS管M9的栅极连接图2的第二节点，MOS管 M8的源极连接电源电压VDD，MOS管M9的源极接地，MOS管M8和 MOS管M9的漏极作为逻辑输出单元的第二输出端1024。

电源电压VDD，用于给天线阻抗检测单元和逻辑输出单元102供电，还用于确定第一节点电压V1、第二节点电压V2、第一输出电压OUT1和第二输出电压OUT2。第一输出电压OUT1和第二输出电压OUT2是可以被芯片所直接接收的，这样可以减少了现有技术在分离器件以及芯片之间增加的电信号转换电路，从而节省了产品的制造成本。

当使能端EN输入为高电平信号时，M3、M4、NMOS管M5导通，本发明电路处于正常工作状态。以R2＝1000Ω，R3＝1000Ω，R1＝10Ω为例：

当待测天线处于断路状态时，认为其待测天线输出端1013的阻抗为无穷大；由于电阻R1远远小于电阻R3，而PMOS管M2、NMOS管M4和电阻R3所形成的串联支路的阻抗大于电阻R3，则电阻R1的电阻远远小于支路PMOS管M2、NMOS管M4和电阻R3所形成的串联支路的输入阻抗，所以可以认为PMOS管M1与PMOS管M2的源极节点电压相等，均为电源电压VDD，此时流经PMOS管M1与PMOS管M2的电流I1、电流I2 相等。忽略NMOS管M3和NMOS管M4的导通电阻，I1的大小满足：

上式中Vgs1表示的是PMOS管M1的栅源电压，由于：

I1＝I2，R2＝R3

所以R3上端的第二节点的电压为：

V2＝VDD-Vgs1

以VDD＝1.2V，Vgs1＝0.8V为例，当天线断路时：

V1＝1.2V，V2＝0.8V

对逻辑输出单元102来说，当逻辑输出单元102的输入端(MOS管的栅极节点)大于0.6V时，其输出为0V；当输入端小于0.6V时，其输出1.2V。

由于V1，V2均大于0.6V，所以此时，本发明第一输出端电压OUT1，第二输出端电压OUT2均为0V。

当天线处于正常工作状态时，待测天线输出端1013的阻抗可以等效为一个对地为50Ω的电阻，此时V1的电压近似满足：

当R1＝10Ω，VDD＝1.2V时：

V1＝1V，OUT1＝0V

另外，本发明实施例中，将PMOS管M1的栅源电压设定为略微大于其阈值电压V_th1(其差值约50mV)。因此当V1＝1V时，PMOS管M2管的栅源电压下降了200mV，此时M2管关断，则：

I2＝0，V2＝0，OUT2＝1.2V

当天线处于短路状态时，待测天线输出端1013的阻抗等效为一个对地的0Ω电阻，此时V1＝0，M2关断，V2＝0：

OUT1＝OUT2＝1.2V

根据上述实施例，可以通过本发明的第一输出端、第二输出端的输出电压状态确定待测天线的工作状态，如下表所示：

综上，本发明实施例提供的基于CMOS工艺的天线检测电路，可以直接集成在芯片内部，无需任何片外分离器件，较现有技术减少了生产成本和产品的体积。本发明的第一输出端、第二输出端的输出电压只有0和VDD 两种大小的CMOS逻辑电平输出，不需要额外的电位转换电路，即可被芯片所接收。本发明只会在天线检测时产生功耗，在不需要检测天线状态的时候，由于使能端输入低电平信号，使得整个天线检测电路没有电流通过，从而节省了功耗。

本发明实施例提出一种基于CMOS工艺的芯片，如图3，基于CMOS 工艺的芯片200包括：天线检测电路100和主控单元201。本实施例以芯片内的主控单元为例，并不限制芯片内的其它单元也可以实现相同的功能。

天线检测电路100的第一输出端1023连接主控单元201的第一接收端 2011，天线检测电路100的第二输出端1024连接主控单元201的第二接收端2012。

天线检测单元100，用于根据待测天线的工作状态输出第一输出电压 OUT1和第二输出电压OUT2。第一输出电压OUT1和第二输出电压OUT2 在主控单元201可直接处理的电压范围内。

主控单元201，根据第一输出电压OUT1和第二输出电压OUT2确定待测天线的工作状态。

由于天线检测电路的第一输出电压OUT1和第二输出电压OUT2在芯片可以直接接收的电压范围内，因此不用在基于CMOS工艺的芯片外部设置分离器件，也不需要单独设置点位转换电路对天线检测电路的第一输出电压OUT1和第二输出电压OUT2进行转换，从而减小了整个产品体积，节省了产品的生产成本。

本发明实施例提出一种终端设备，该终端设备包括具有上述天线检测电路和对应的基于CMOS工艺的芯片。该终端设备可以为手机、电脑、智能手环、智能手表、路由器、无线耳机以及带有无线信号接收功能的智能音箱、智能相机和投影仪等电子设备，还可以为扫地机器人、智能空调、智能洗衣机、智能冰箱、智能热水器、智能微波炉和智能插座等具有无线信号接收功能的家电设备。

具有基于CMOS工艺的天线检测电路及具有其的芯片的终端设备内部器件的体积缩小，从而可以使其内部增加其他的功能器件以实现更多的功能，或是缩小该终端设备的整体体积；同时，未在芯片外使用分离器件以及电位转换电路，可以减少该终端设备的生产成本。

本发明提供的天线检测电路可以直接集成在芯片内部、不使用分离器件且输出信号符合CMOS逻辑，其输出节点的电压可直接被芯片接收，减少了电路转换单元，缩小了整个产品的体积。本发明的第一输出端和第二输出端的输出电压只有0和VDD两种大小的CMOS逻辑电平输出，不需要额外的电位转换电路，即可被芯片所接收。同时，本发明只会在天线检测时产生功耗，在不需要检测天线状态的时候，由于使能端输入低电平信号，使得整个天线检测电路没有电流通过，从而节省了功耗。

以上所述仅为本发明的可选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种天线检测电路，应用于基于CMOS工艺的芯片，其特征在于，所述天线检测电路包括：天线阻抗检测单元和逻辑输出单元；

所述天线阻抗检测单元用于根据天线的工作状态输出第一节点电压与第二节点电压至所述逻辑输出单元；

所述逻辑输出单元用于根据天线阻抗检测单元输出的第一节点电压输出第一输出电压至芯片；根据天线阻抗检测单元输出的第二节点电压输出第二输出电压至所述芯片；所述第一输出电压与所述第二输出电压的输出电平信号被所述芯片直接接收；

其中，所述天线阻抗检测单元连接待测天线的输出端；所述天线阻抗检测单元的所述第一节点电压的输出端与所述逻辑输出单元的第一输入端连接；所述天线阻抗检测单元的所述第二节点电压的输出端与所述逻辑输出单元的第二输入端连接；

所述天线阻抗检测单元包括：MOS管、电源电压、电阻和使能端；

所述电源电压，用于为所述天线阻抗检测单元供电；

根据所述MOS管、所述电源电压以及所述电阻确定所述第一节点电压和第二节点电压；

所述使能端，用于导通所述MOS管；

所述天线阻抗检测单元的MOS管包括第一MOS管、第二MOS管、第三MOS管、第四MOS管和第五MOS管；

所述电阻包括第一电阻、第二电阻和第三电阻；

所述第二电阻和所述第三电阻的阻值相同；

所述第一电阻小于所述第二电阻；

所述第一MOS管的栅极连接所述第二MOS管的栅极，所述第一MOS管的栅极还连接所述第一MOS管的漏极，所述第一MOS管的源极连接所述电源电压，所述第一MOS管的源极还连接所述第一电阻的第一端；

所述第二MOS管的漏极连接所述第四MOS管的漏极，所述第二MOS管的源极连接所述待测天线的输出端，所述第一节点位于所述第二MOS管的源极与所述待测天线的输出端之间；

所述使能端连接所述第三MOS管的栅极，所述使能端连接所述第四MOS管的栅极，所述使能端连接所述第五MOS管的栅极；

所述第三MOS管的栅极连接所述使能端，所述第三MOS管的漏极连接所述第一MOS管的漏极，所述第三MOS管的源极连接所述第二电阻的第一端；

所述第四MOS管的栅极连接所述使能端，所述第四MOS管的源极连接所述第三电阻的第一端，所述第二节点位于所述第四MOS管的源极与所述第三电阻的第一端之间；

所述第五MOS管的栅极连接所述使能端，所述第五MOS管的源极连接所述第一电阻的第二端，所述第五MOS管的漏极连接所述待测天线的输出端；

所述第二电阻的第二端接地，所述第三电阻的第二端接地。

2.根据权利要求1所述的天线检测电路，其特征在于，所述使能端，用于当不需要检测天线时，输入低电平信号；

所述使能端，还用于当需要检测天线时，输入高电平信号；所述高电平信号大于所述天线阻抗检测单元的所述MOS管的阈值电压。

3.根据权利要求1所述的天线检测电路，其特征在于，所述逻辑输出单元包括：MOS管和电源电压；

所述电源电压，用于给所述天线阻抗检测单元供电；

根据所述MOS管与所述电源电压确定所述第一输出电压和所述第二输出电压。

4.根据权利要求3所述的天线检测电路，其特征在于，所述逻辑输出单元的MOS管包括：第六MOS管，第七MOS管，第八MOS管和第九MOS管；

所述第六MOS管的栅极连接所述第一输入端，所述第六MOS管的漏极连接所述逻辑输出单元的第一输出端，所述第六MOS管的源极连接所述电源电压；

所述第七MOS管的栅极连接所述第一输入端，所述第七MOS管的漏极连接所述第一输出端，所述第七MOS管的源极接地；

所述第八MOS管的栅极连接所述第二输入端，所述第六MOS管的漏极连接所述逻辑输出单元的第二输出端，所述第八MOS管的源极连接所述电源电压；

所述第九MOS管的栅极连接所述第二输入端，所述第七MOS管的漏极连接所述第二输出电压的输出端，所述第九MOS管的源极接地。

5.根据权利要求1所述的天线检测电路，其特征在于，所述芯片根据所述第一输出电压和所述第二输出电压确定所述待测天线的工作状态；当所述第一输出电压输出低电平信号、所述第二输出电压输出高电平信号时，所述待测天线处于正常工作；

当所述第一输出电压输出低电平信号、所述第二输出电压输出低电平信号时，所述待测天线处于断路状态；

当所述第一输出电压输出高电平信号、所述第二输出电压输出高电平信号时，所述待测天线处于短路状态。

6.一种基于CMOS工艺的芯片，其特征在于，包括：权利要求1-5任一项所述的天线检测电路。

7.一种终端设备，其特征在于，包括：权利要求6所述的基于CMOS工艺的芯片。

Images