CN112485654B - 一种芯片端口状态检测电路、芯片及通信终端 - Google Patents

一种芯片端口状态检测电路、芯片及通信终端 Download PDF

Info

Publication number
CN112485654B
CN112485654B CN202011276886.4A CN202011276886A CN112485654B CN 112485654 B CN112485654 B CN 112485654B CN 202011276886 A CN202011276886 A CN 202011276886A CN 112485654 B CN112485654 B CN 112485654B
Authority
CN
China
Prior art keywords
twenty
tube
chip
pmos tube
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011276886.4A
Other languages
English (en)
Other versions
CN112485654A (zh
Inventor
王永寿
高晨阳
林升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Vanchip Technologies Co ltd
Original Assignee
Shanghai Vanchip Technologies Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Vanchip Technologies Co ltd filed Critical Shanghai Vanchip Technologies Co ltd
Priority to CN202011276886.4A priority Critical patent/CN112485654B/zh
Publication of CN112485654A publication Critical patent/CN112485654A/zh
Priority to JP2023529971A priority patent/JP2023549413A/ja
Priority to EP21891276.4A priority patent/EP4246156A1/en
Priority to KR1020237020352A priority patent/KR20230117734A/ko
Priority to PCT/CN2021/130951 priority patent/WO2022100756A1/zh
Priority to US18/318,040 priority patent/US20230288500A1/en
Application granted granted Critical
Publication of CN112485654B publication Critical patent/CN112485654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
    • G01R31/68—Testing of releasable connections, e.g. of terminals mounted on a printed circuit board
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/04—Voltage dividers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/145—Indicating the presence of current or voltage
    • G01R19/155—Indicating the presence of voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G01R19/16576—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533 comparing DC or AC voltage with one threshold
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/257—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques using analogue/digital converters of the type with comparison of different reference values with the value of voltage or current, e.g. using step-by-step method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W88/00—Devices specially adapted for wireless communication networks, e.g. terminals, base stations or access point devices
    • H04W88/02—Terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明公开了一种芯片端口状态检测电路、芯片及通信终端。该芯片端口状态检测电路通过端口检测转换电路将待检测端口的状态转换为相应的电压，分别输出到第一比较器和第二比较器，与相应的输入参考电压进行比较后，向芯片ID判断电路输出逻辑信号，得到与芯片待检测端口状态对应的芯片ID，以区分出多颗相同的芯片。另一方面，通过动态偏置电流产生电路在电源电压开始建立到建立完成之前和在电源电压建立完成之后分别为第一比较器和第二比较器提供偏置电流以及静态工作点，不仅实现在通信终端识别芯片之前对芯片的待检测端口状态完成检测，满足对芯片待检测端口快速检测的要求，而且可以满足芯片端口状态检测电路静态低功耗且实时检测的要求。

Description

一种芯片端口状态检测电路、芯片及通信终端
技术领域
本发明涉及一种芯片端口状态检测电路，同时也涉及包括该芯片端口状态检测电路的集成电路芯片及相应的通信终端，属于集成电路技术领域。
背景技术
随着集成电路集成度的不断增加，以及芯片应用环境不断的多样化，对芯片端口状态检测技术提出了新的要求。例如在同一个通信终端中，需要应用到多颗相同芯片时，该通信终端就需要识别出每一颗相同的芯片。
现有技术中，通常通过检测芯片某一个端口或多个端口的状态，然后根据不同的端口状态输出不同的芯片ID以提供给相应的通信终端识别，从而区分多颗相同的芯片。
每一颗芯片的端口包括三种状态，即拉高状态，拉低状态和悬空状态。由于通信终端识别芯片是对芯片进行的第一步操作，并且芯片端口状态有可能在应用过程中发生变化，因此对芯片端口状态的检测需要做到速度快、低功耗和实时检测。
发明内容
本发明所要解决的首要技术问题在于提供一种芯片端口状态检测电路。
本发明所要解决的另一技术问题在于提供一种包括芯片端口状态检测电路的芯片及相应的通信终端。
为了实现上述目的，本发明采用下述的技术方案：
根据本发明实施例的第一方面，提供一种芯片端口状态检测电路，包括端口检测转换电路、参考电压产生电路、第一比较器、第二比较器、动态偏置电流产生电路和芯片ID判断电路；所述第一比较器的一个输入端和所述第二比较器的一个输入端分别连接所述端口检测转换电路，所述第一比较器的另一个输入端和所述第二比较器的另一个输入端分别连接所述参考电压产生电路，所述第一比较器的输出端和所述第二比较器的输出端分别连接所述芯片ID判断电路；所述动态偏置电流产生电路分别连接所述第一比较器和所述第二比较器；
所述动态偏置电流产生电路包括启动单元、低功耗小电流产生单元和低电压大电流产生单元；所述启动单元连接所述低功耗小电流产生单元；所述低功耗小电流产生单元连接所述低电压大电流产生单元；
当所述低电压大电流产生单元和所述低功耗小电流产生单元分别接收低电平使能控制信号时，所述低电压大电流产生单元处于开启状态，所述低功耗小电流产生单元处于关闭状态，在电源电压开始建立到建立完成之前为所述第一比较器和所述第二比较器提供偏置电流；当所述低功耗小电流产生单元和所述低电压大电流产生单元分别接收高电平使能控制信号时，所述低功耗小电流产生单元处于开启状态，所述低电压大电流产生单元处于关闭状态，在电源电压建立完成之后为所述第一比较器和所述第二比较器提供偏置电流；
所述端口检测转换电路连接芯片的待检测端口，将所述待检测端口的状态转换为相应的电压，分别输出到所述第一比较器和所述第二比较器；所述第一比较器、所述第二比较器接收所述参考电压产生电路提供的输入参考电压，并将所述端口检测转换电路输出的电压与所述输入参考电压进行比较后，向所述芯片ID判断电路输出逻辑信号，所述芯片ID判断电路根据该逻辑信号输出与所述待检测端口状态对应的芯片ID，以区分多颗相同的芯片。
其中较优地，所述端口检测转换电路包括但不限于第一电阻和第二电阻；所述第一电阻和所述第二电阻串联，并且所述第一电阻和所述第二电阻之间的连接点接入芯片的待检测端口。
其中较优地，所述参考电压产生电路包括但不限于第三电阻、第四电阻和第五电阻；所述第三电阻、所述第四电阻和所述第五电阻串联，所述第三电阻、所述第四电阻和所述第五电阻对电源电压进行分压，分别得到高电位参考电压和低电位参考电压。
其中较优地，所述第一比较器包括第一比较单元和第一整形驱动单元，所述第一比较单元连接所述第一整形驱动单元；
所述第二比较器包括第二比较单元和第二整形驱动单元，所述第二比较单元连接所述第二整形驱动单元。
其中较优地，所述第一比较单元包括但不限于第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第五PMOS管和第六PMOS管；所述第一NMOS管的栅极连接所述参考电压产生电路的高电位参考电压输出端；所述第一NMOS管的漏极、所述第一PMOS管的漏极、所述第二PMOS管的栅极、所述第三PMOS管的漏极和栅极以及所述第四PMOS管的栅极之间相互连接；所述第二NMOS管的栅极连接所述端口检测转换电路；所述第二NMOS管的漏极、所述第二PMOS管的漏极、所述第一PMOS管的栅极、所述第五PMOS管的漏极和栅极以及所述第六PMOS管的栅极之间相互连接；所述第一NMOS管与所述第二NMOS管的源极分别连接所述动态偏置电流产生电路的第一电流偏置端；所述第四PMOS管的漏极、所述第三NMOS管的漏极和栅极以及所述第四NMOS管的栅极之间相互连接；所述第四NMOS管的漏极、所述第六PMOS管的漏极以及所述第一整形驱动单元的输入端之间相互连接；所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管和所述第六PMOS管的源极分别连接电源电压，所述第三NMOS管与所述第四NMOS管的源极分别接地。
其中较优地，所述第二比较单元包括但不限于第十三PMOS管、第十四PMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十五PMOS管、第十六PMOS管、第十三NMOS管和第十四NMOS管；所述第十四PMOS管的栅极连接所述参考电压产生电路的低电位参考电压输出端；所述第十四PMOS管的漏极、所述第十NMOS管的漏极、所述第九NMOS管的栅极、所述第十三NMOS管的漏极和栅极以及所述第十四NMOS管的栅极之间相互连接；所述第十三PMOS管的栅极连接所述端口检测转换电路；所述第十三PMOS管的漏极、所述第九NMOS管的漏极、所述第十NMOS管的栅极、所述第十一NMOS管的漏极和栅极以及所述第十二NMOS管的栅极之间相互连接；所述第十三PMOS管与所述第十四PMOS管的源极分别连接所述动态偏置电流产生电路的第二电流偏置端；所述第十二NMOS管的漏极、所述第十五PMOS管的漏极和栅极以及所述第十六PMOS管的栅极之间相互连接；所述第十六PMOS管的漏极、所述第十四NMOS管的漏极以及所述第二整形驱动单元的输入端之间相互连接；所述第十五PMOS管与所述第十六PMOS管的源极分别连接电源电压，所述第九NMOS管、所述第十NMOS管、所述第十一NMOS管、所述第十二NMOS管、所述第十三NMOS管和所述第十四NMOS管的源极分别接地。
其中较优地，所述低功耗小电流产生单元包括自偏置电流产生模块、电流镜像模块和开关使能模块；所述自偏置电流产生模块分别连接所述启动单元和所述电流镜像模块，所述电流镜像模块连接所述开关使能模块。
其中较优地，所述自偏置电流产生模块包括第二十NMOS管、第二十一NMOS管、第六电阻、第二十PMOS管、第二十一PMOS管、第二十二PMOS管；所述第二十NMOS管的漏极分别连接所述第六电阻的一端、所述第二十一NMOS管的栅极以及启动单元，所述第二十NMOS管的栅极、所述第六电阻的另一端、所述第二十PMOS管的漏极、所述电流镜像模块之间相互连接，所述第二十PMOS管的栅极、所述启动单元、所述第二十一PMOS管的栅极和漏极、所述第二十二PMOS管的漏极、所述第二十一NMOS管的漏极、所述电流镜像模块之间相互连接，所述第二十PMOS管、所述第二十二PMOS管、所述第二十一PMOS管的源极分别连接电源电压，所述第二十NMOS管与所述第二十一NMOS管的源极分别接地。
其中较优地，所述低电压大电流产生单元包括第二十五PMOS管、第二十六PMOS管、第二十九PMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管和第七电阻，所述第二十五PMOS管的漏极连接第二十四PMOS管的漏极，所述第二十五PMOS管的栅极、所述第二十六PMOS管的栅极与漏极、所述第二十五NMOS管的漏极之间相互连接，所述第二十五NMOS管的栅极、所述第二十六NMOS管的栅极和漏极、所述第二十四NMOS管的栅极、所述第七电阻的一端之间相互连接，所述第二十四NMOS管的漏极连接第二十三NMOS管的漏极，所述第七电阻的另一端连接所述第二十九PMOS管的漏极，所述第二十五PMOS管、所述第二十六PMOS管、所述第二十九PMOS管的源极分别连接电源电压，所述第二十四NMOS管、所述第二十五NMOS管的源极分别接地。
根据本发明实施例的第二方面，提供一种集成电路芯片，包括上述的芯片端口状态检测电路。
根据本发明实施例的第三方面，提供一种通信终端，包括上述的芯片端口状态检测电路。
本发明实施例提供的芯片端口状态检测电路、芯片及通信终端，一方面通过端口检测转换电路将待检测端口的状态转换为相应的电压，分别输出到第一比较器和第二比较器与相应的输入参考电压进行比较后，向芯片ID判断电路输出逻辑信号，得到与芯片的待检测端口状态对应的芯片ID，以便于通信终端对芯片进行识别，以区分出多颗相同的芯片。另一方面，通过动态偏置电流产生电路在电源电压开始建立到建立完成之前以及在电源电压建立完成之后分别为第一比较器和第二比较器提供偏置电流以及静态工作点，不仅实现在通信终端识别芯片之前对芯片的待检测端口状态完成检测，满足对芯片待检测端口快速检测的要求，而且可以满足芯片端口状态检测电路静态低功耗且实时检测的要求。
附图说明
图1为本发明实施例提供的芯片端口状态检测电路的原理框图；
图2a～图2c分别为本发明实施例提供的芯片端口状态检测电路中，端口检测转换电路实施例电路图；
图3为本发明实施例提供的芯片端口状态检测电路中，参考电压产生电路实施例电路图；
图4a为本发明实施例提供的芯片端口状态检测电路中，第一比较器实施例电路图；
图4b为本发明实施例提供的芯片端口状态检测电路中，第二比较器实施例电路图；
图5为本发明实施例提供的芯片端口状态检测电路中，动态偏置电流产生电路实施例电路图。
具体实施方式
下面结合附图和具体实施例对本发明的技术内容做进一步的详细说明。
为了应对芯片端口状态在应用过程中发生变化，保证在芯片端口检测过程中满足速度快、低功耗和实时检测的要求，实现精准地区分通信终端中的多颗相同的芯片。如图1所示，本发明实施例中提供了一种芯片端口状态检测电路，包括端口检测转换电路101、参考电压产生电路102、第一比较器103、第二比较器104、动态偏置电流产生电路105和芯片ID判断电路108，端口检测转换电路101、参考电压产生电路102及动态偏置电流产生电路105分别连接第一比较器103和第二比较器104，第一比较器103和第二比较器104分别连接芯片ID判断电路108。
将端口检测转换电路101连接芯片的待检测端口，实现将待检测端口的状态转换为相应的电压，分别输出到第一比较器103和第二比较器104，第一比较器103、第二比较器104以参考电压产生电路102提供的电压VH和电压VL作为输入参考电压，并将端口检测转换电路101输出的电压与所述的输入参考电压进行比较后，向芯片ID判断电路108输出逻辑信号。根据该逻辑信号，芯片ID判断电路输出与芯片的待检测端口状态对应的芯片ID，以便通信终端对芯片进行识别，区分出多颗相同的芯片。
如图2a～图2c所示，端口检测转换电路101由第一电阻R1和第二电阻R2串联组成，但不仅局限于此。将芯片的待检测端口Vpin接在第一电阻R1和第二电阻R2之间的连接点，第一电阻R1另一端连接到电源电压VDD，第二电阻的另一端连接到地。通过第一电阻R1和第二电阻R2的分压作用实现将芯片待检测端口的三种状态(拉高状态，拉低状态和悬空状态)转换为对应的三种不同电压。
具体地说，当芯片的待检测端口为拉高状态时，如图2a所示，处于拉高状态下的待检测端口Vpin的电位是电源电压VDD，即Vpin＝VDD。当芯片的待检测端口为拉低状态时，如图2b所示，处于拉低状态下的待检测端口Vpin的电位是地，即Vpin＝0。当芯片的待检测端口为悬空状态时，如图2c所示，处于悬空状态下的待检测端口Vpin的电位是电源电压VDD经过第一电阻R1和第二电阻R2分压得到，即其中，需要选择第一电阻R1和第二电阻R2的合适阻值以折中功耗和版图面积。
如图3所示，参考电压产生电路102由第三电阻R3、第四电阻R4和第五电阻R5串联组成，但不仅局限于此。第三电阻R3、第四电阻R4和第五电阻R5对电源电压VDD进行分压，分别得到高电位参考电压VH和低电位参考电压VL，并对应输出到第一比较器103和第二比较器104作为输入参考电压。其中，高电位参考电压低电位参考电压/>
如图4a所示，第一比较器103包括第一比较单元1030和第一整形驱动单元1031，第一比较单元1030连接第一整形驱动单元1031。第一比较单元1030包括第一NMOS管401、第二NMOS管402、第一PMOS管403、第二PMOS管404、第三PMOS管405、第四PMOS管406、第三NMOS管408、第四NMOS管410、第五PMOS管411和第六PMOS管412，但不仅局限于此；第一比较单元1030各部分之间连接关系如下：第一NMOS管401的栅极连接参考电压产生电路102的高电位参考电压输出端，第一NMOS管401的漏极、第一PMOS管403的漏极、第二PMOS管404的栅极、第三PMOS管405的漏极和栅极以及第四PMOS管406的栅极之间相互连接，第二NMOS管402的栅极连接端口检测转换电路101，第二NMOS管402的漏极、第二PMOS管404的漏极、第一PMOS管403的栅极、第五PMOS管411的漏极和栅极以及第六PMOS管412的栅极之间相互连接，第一NMOS管401与第二NMOS管402的源极分别连接动态偏置电流产生电路105的第一电流偏置端Ibias_N,第四PMOS管406的漏极、第三NMOS管408的漏极和栅极以及第四NMOS管410的栅极之间相互连接，第四NMOS管410的漏极、第六PMOS管412的漏极以及第一整形驱动单元1031的输入端之间相互连接，第一PMOS管403、第二PMOS管404、第三PMOS管405、第四PMOS管406、第五PMOS管411和第六PMOS管412的源极分别连接电源电压，第三NMOS管408与第四NMOS管410的源极分别接地。
第一比较器103的工作原理如下：当第一比较器103接收的端口检测转换电路101输出的与待检测端口Vpin状态对应的电压大于参考电压产生电路102提供的高电位参考电压VH时，流过第二NMOS管402的电流大于第一NMOS管401的电流，第一PMOS管403导通，使得第三PMOS管405的漏极电压被拉高，此时第三PMOS管405、第四PMOS管406、第三NMOS管408与第四NMOS管410处于截止状态，而第五PMOS管411和第六PMOS管412处于导通状态，经过第十一PMOS管415和第七NMOS管416、第十二PMOS管417和第八NMOS管418分别组成的反相器经串联得到的第一整形驱动单元1031的整形驱动作用，使得第一比较器103通过电压输出端Vout_A输出高电平。
当第一比较器103接收的端口检测转换电路101输出的与待检测端口Vpin状态对应的电压小于参考电压产生电路102提供的高电位参考电压VH时，流过第二NMOS管402的电流小于第一NMOS管401的电流，第二PMOS管404导通，第五PMOS管411的漏极电压被拉高，此时第五PMOS管411和第六PMOS管412处于截止状态，而第三PMOS管405、第四PMOS管406、第三NMOS管408与第四NMOS管410处于导通状态，经过第十一PMOS管415和第七NMOS管416、第十二PMOS管417和第八NMOS管418分别组成的反相器经串联得到的第一整形驱动单元1031的整形驱动作用，使得第一比较器103通过电压输出端Vout_A输出低电平。
为了控制第一比较器103功能性的开启和关闭，在第三PMOS管405与第四PMOS管406的栅极之间接入第九PMOS管407，第五PMOS管411和第六PMOS管412的栅极之间接入第十PMOS管413，第三NMOS管408与第四NMOS管410的栅极之间接入第五NMOS管409，第四NMOS管410与第六PMOS管412的漏极和第一整形驱动单元1031的输入端之间接入第六NMOS管414；其中，第九PMOS管407、第十PMOS管413、第五NMOS管409和第六NMOS管414分别作为使能控制管，通过各使能控制管的栅极接收使能控制信号，以控制第一比较器103功能性的开启和关闭。
如图4b所示，第二比较器104包括第二比较单元1040和第二整形驱动单元1041，第二比较单元1040连接第二整形驱动单元1041。第二比较单元1040包括第十三PMOS管501、第十四PMOS管502、第九NMOS管503、第十NMOS管504、第十一NMOS管505、第十二NMOS管506、第十五PMOS管508、第十六PMOS管510、第十三NMOS管511和第十四NMOS管513，但不仅局限于此；第二比较单元1040各部分之间连接关系如下：第十四PMOS管502的栅极连接参考电压产生电路102的低电位参考电压输出端，第十四PMOS管502的漏极、第十NMOS管504的漏极、第九NMOS管503的栅极、第十三NMOS管511的漏极和栅极以及第十四NMOS管513的栅极之间相互连接；第十三PMOS管501的栅极连接端口检测转换电路101，第十三PMOS管501的漏极、第九NMOS管503的漏极、第十NMOS管504的栅极、第十一NMOS管505的漏极和栅极以及第十二NMOS管506的栅极之间相互连接，第十三PMOS管501与第十四PMOS管502的源极分别连接动态偏置电流产生电路105的第二电流偏置端Ibias_P,第十二NMOS管506的漏极、第十五PMOS管508的漏极和栅极以及第十六PMOS管510的栅极之间相互连接，第十六PMOS管510的漏极、第十四NMOS管513的漏极以及第二整形驱动单元1041的输入端之间相互连接，第十五PMOS管508与第十六PMOS管510的源极分别连接电源电压，第九NMOS管503、第十NMOS管504、第十一NMOS管505、第十二NMOS管506、第十三NMOS管511和第十四NMOS管513的源极分别接地。
第一比较器103的工作原理如下：当第二比较器104接收的端口检测转换电路101输出的与待检测端口Vpin状态对应的电压大于参考电压产生电路102提供的低电位参考电压VL时，流过第十四PMOS管502的电流大于第十三PMOS管501的电流，第九NMOS管503导通，使得第十一NMOS管505的漏极电压被拉高，此时第十一NMOS管505、第十二NMOS管506、第十五PMOS管508、第十六PMOS管510处于截止状态，而第十三NMOS管511和第十四NMOS管513处于导通状态，经过第十七PMOS管515和第十五NMOS管516、第十八PMOS管517和第十六NMOS管518分别组成的反相器经串联得到的第二整形驱动单元1041的整形驱动作用，使得第二比较器104通过电压输出端Vout_B输出低电平。
当第二比较器104接收的端口检测转换电路101输出的与待检测端口Vpin状态对应的电压小于参考电压产生电路102提供的低电位参考电压VL时，流过第十四PMOS管502的电流小于第十三PMOS管501的电流，第十NMOS管504导通，第十三NMOS管511的漏极电压被拉高，此时第十三NMOS管511和第十四NMOS管513处于截止状态，而第十一NMOS管505、第十二NMOS管506、第十五PMOS管508、第十六PMOS管510处于导通状态，经过第十七PMOS管515和第十五NMOS管516、第十八PMOS管517和第十六NMOS管518分别组成的反相器经串联得到的第二整形驱动单元1041的整形驱动作用，使得第二比较器104通过电压输出端Vout_B输出高电平。
为了控制第二比较器104功能性的开启和关闭，在第十五PMOS管508与第十六PMOS管510的栅极之间接入第十九PMOS管509，第十一NMOS管505与第十二NMOS管506的栅极之间接入第十七NMOS管507，第十三NMOS管511与第十四NMOS管513的栅极之间接入第十八NMOS管512，第十六PMOS管510与第十四NMOS管513的漏极和第二整形驱动单元1041的输入端之间接入第十九NMOS管514。其中，第十九PMOS管509、第十七NMOS管507、第十八NMOS管512和第十九NMOS管514分别作为使能控制管，通过各使能控制管的栅极接收使能控制信号，以控制第二比较器104功能性的开启和关闭。
由于不同的芯片的待检测端口状态对应不同的电压，进而对应第一比较器103和第二比较器104输出不同的逻辑信号，该逻辑信号即为第一比较器103和第二比较器104电压输出端输出的高电平或低电平。当芯片的待检测端口为拉高状态时，第一比较器103输出高电平，第二比较器104输出低电平；当芯片的待检测端口为拉低状态时，第一比较器103输出低电平，第二比较器104输出高电平；当芯片的待检测端口为悬空状态时，第一比较器103输出低电平，第二比较器104输出低电平。
第一比较器103和第二比较器104输出的不同逻辑信号输出到芯片ID判断电路108，芯片ID判断电路108根据预先设计的第一比较器103和第二比较器104输出的逻辑信号与芯片ID的对应关系，对第一比较器103和第二比较器104实际输出的逻辑信号进行判断，确定出同一个通信终端中应用到的每颗芯片的芯片ID，从而实现芯片端口状态和芯片ID一一对应，以便于通信终端识别出每一颗相同的芯片。其中，芯片ID包括但不限于芯片产品ID、运营商ID等。
在本发明的一个实施例中，芯片ID判断电路108可以由若干个逻辑与门、逻辑非门、逻辑或门电路等组成。此外，由于芯片的一个端口对应有三种状态，因此该端口会对应有三个芯片ID，即在同一个应用环境中允许有三颗相同芯片；那么，如果在同一应用环境中需要更多的相同芯片，则可以根据所需芯片的数量，确定芯片所需检测的端口数量，并将每个待检测端口分别连接本芯片端口状态检测电路的端口检测转换电路即可。例如，在同一应用环境中需要五颗相同的芯片，则该芯片需要有两个待检测端口分别连接到端口检测转换电路。
动态偏置电流产生电路105，用于为第一比较器103和第二比较器104提供偏置电流，使第一比较器103和第二比较器104可以正常工作。如图5所示，动态偏置电流产生电路105包括启动单元1050、低功耗小电流产生单元1051和低电压大电流产生单元1052；启动单元1050连接低功耗小电流产生单元1051，低功耗小电流产生单元1051连接低电压大电流产生单元1052。
当低功耗小电流产生单元1051和低电压大电流产生单元1052分别接收高电平使能控制信号时，低功耗小电流产生单元1051处于开启状态，低电压大电流产生单元1052处于关闭状态，实现在电源电压建立完成之后为第一比较器103和第二比较器104提供偏置电流，以满足芯片端口状态检测电路静态低功耗且实时检测的要求。
当低电压大电流产生单元1052和低功耗小电流产生单元1051分别接收低电平使能控制信号时，低电压大电流产生单元1052处于开启状态，低功耗小电流产生单元1051处于关闭状态，在电源电压开始建立到建立完成之前为第一比较器103和第二比较器104提供偏置电流，以确保在通信终端识别芯片之前对芯片的待检测端口状态完成检测，满足对芯片待检测端口快速检测的要求。
如图5所示，低功耗小电流产生单元1051包括自偏置电流产生模块10510、电流镜像模块10511和开关使能模块10512；自偏置电流产生模块10510分别连接启动单元1050和电流镜像模块10511，电流镜像模块10511连接开关使能模块10512。自偏置电流产生模块10510包括第二十NMOS管607、第二十一NMOS管609、第六电阻608、第二十PMOS管610、第二十一PMOS管611、第二十二PMOS管612；具体连接关系如下：第二十NMOS管607的漏极分别连接第六电阻608的一端、第二十一NMOS管609的栅极以及启动单元1050，第二十NMOS管607的栅极、第六电阻608的另一端、第二十PMOS管610的漏极、电流镜像模块10511之间相互连接，第二十PMOS管610的栅极、启动单元1050、第二十一PMOS管611的栅极和漏极、第二十二PMOS管612的漏极、第二十一NMOS管609的漏极、电流镜像模块10511之间相互连接，第二十PMOS管610、第二十二PMOS管612、第二十一PMOS管611、的源极分别连接电源电压，第二十NMOS管607与第二十一NMOS管609的源极分别接地。
如图5所示，电流镜像模块10511包括第二十三PMOS管613和第二十二NMOS管615；第二十三PMOS管613的栅极、第二十PMOS管610的栅极、启动单元1050、第二十一PMOS管611的栅极和漏极、第二十二PMOS管612的漏极、第二十一NMOS管609的漏极之间相互连接，第二十三PMOS管613的漏极连接开关使能模块10512，第二十三PMOS管613的源极连接电源电压，第二十二NMOS管615的栅极、第二十NMOS管607的栅极、第六电阻608的另一端、第二十PMOS管610的漏极之间相互连接，第二十二NMOS管615的漏极连接开关使能模块10512，第二十二NMOS管615的源极接地。
如图5所示，开关使能模块10512包括第二十四PMOS管614和第二十三NMOS管616；第二十四PMOS管614的源极连接第二十三PMOS管613的漏极，第二十四PMOS管614的漏极连接低电压大电流产生单元1052后构成动态偏置电流产生电路105的第一电流偏置端Ibias_N，第二十三NMOS管616的源极连接第二十二NMOS管615的漏极，第二十三NMOS管616的漏极连接低电压大电流产生单元1052后构成动态偏置电流产生电路105的第二电流偏置端Ibias_P。
如图5所示，低电压大电流产生单元1052包括第二十五PMOS管617、第二十六PMOS管618、第二十九PMOS管619、第二十四NMOS管620、第二十五NMOS管621、第二十六NMOS管622和第七电阻623。具体连接关系如下：第二十五PMOS管617的漏极连接第二十四PMOS管614的漏极，第二十五PMOS管617的栅极、第二十六PMOS管618的栅极与漏极、第二十五NMOS管621的漏极之间相互连接，第二十五NMOS管621的栅极、第二十六NMOS管622的栅极和漏极、第二十四NMOS管620的栅极、第七电阻623的一端之间相互连接，第二十四NMOS管620的漏极连接第二十三NMOS管616的漏极，第七电阻623的另一端连接第二十九PMOS管619的漏极，第二十五PMOS管617、第二十六PMOS管618、第二十九PMOS管619的源极分别连接电源电压，第二十四NMOS管620、第二十五NMOS管621的源极分别接地。
如图5所示，启动单元1050，用于使得低功耗小电流产生单元1051正常启动，避开简并点，以保证其在所需输出点稳定。该启动单元1050包括第二十七NMOS管601、第二十八NMOS管602、第二十九NMOS管603、第二十七PMOS管605、第二十八PMOS管606和第八电阻604。具体连接如下：第二十七NMOS管601的栅极、第二十八NMOS管602的栅极、第二十九NMOS管603的栅极和漏极以及第八电阻604的一端相互连接，第二十七NMOS管601的漏极连接第二十八NMOS管602的源极，第二十八NMOS管602的漏极连接第二十九NMOS管603的源极，第八电阻604的另一端分别连接第二十七PMOS管605的漏极、第二十八PMOS管606的栅极，第二十七PMOS管605的栅极、第二十三PMOS管613的栅极、第二十PMOS管610的栅极、第二十一PMOS管611的栅极和漏极、第二十二PMOS管612的漏极、第二十一NMOS管609的漏极之间相互连接，第二十八PMOS管606的漏极分别第二十NMOS管607的漏极、第六电阻608的一端、第二十一NMOS管609的栅极，第二十七PMOS管605与第二十八PMOS管606的源极分别连接电源电压，第二十七NMOS管601的源极接地。
动态偏置电流产生电路105的工作原理如下：当使能控制信号为低电平时，也就是在电源电压开始建立到建立完成之前，第二十二PMOS管612导通，第二十四PMOS管614与第二十三NMOS管616分别截止，使得低功耗小电流产生单元1051关闭，此时低功耗小电流产生单元1051的自偏置电流产生模块10510处于关闭状态，进而无法为第一比较器103和第二比较器104提供偏置电流以及静态工作点，而第二十九PMOS管619导通，使得低电压大电流产生单元1052开启，通过第二十九PMOS管619、第七电阻623以及第二十六NMOS管622产生偏置电流，该偏置电流一方面通过第二十四NMOS管620复制并从第一电流偏置端Ibias_N为第一比较器103提供偏置电流以及静态工作点，该偏置电流另一方面通过第二十五NMOS管621复制，并通过第二十五PMOS管617与第二十六PMOS管618镜像后，从第二电流偏置端Ibias_P为第二比较器104提供偏置电流以及静态工作点，从而确保在通信终端识别芯片之前对芯片的待检测端口状态完成检测，满足对芯片待检测端口快速检测的要求。
当使能控制信号为高电平时，也就是在电源电压建立完成之后，第二十九PMOS管619截止，使得低电压大电流产生单元1052处于关闭状态，此时低电压大电流产生单元1052无法为第一比较器103和第二比较器104提供偏置电流以及静态工作点，而第二十二PMOS管612截止，第二十四PMOS管614与第二十三NMOS管616分别导通，使得低功耗小电流产生单元1051开启，此时自偏置电流产生模块10510利用的原理产生偏置电流，该偏置电流分别通过第二十三PMOS管613和第二十二NMOS管615镜像后，通过第二十四PMOS管614与第二十三NMOS管616从相应的电流偏置端为第一比较器103提供偏置电流以及静态工作点，以满足本芯片端口状态检测电路静态低功耗且实时检测的要求。其中，当使能控制信号为高电平时，启动单元1050的第二十七NMOS管601、第二十八NMOS管602、第二十九NMOS管603、第二十七PMOS管605和第八电阻604支路产生电流，使得第二十八PMOS管606的栅极电压被拉低导通，进而使得低功耗小电流产生单元1051正常启动，避开简并点。
另外，本发明实施例提供的芯片端口状态检测电路可以被用在集成电路芯片中。对于该集成电路芯片中芯片端口状态检测电路的具体结构，在此不再一一详述。
上述芯片端口状态检测电路还可以被用在通信终端中，作为检测电路的重要组成部分。这里所说的通信终端是指可以在移动环境中使用，支持GSM、EDGE、TD_SCDMA、TDD_LTE、FDD_LTE等多种通信制式的计算机设备，包括移动电话、笔记本电脑、平板电脑、车载电脑等。此外，本发明实施例提供的技术方案也适用于其他检测电路应用的场合，例如通信基站等。
本发明实施例提供的芯片端口状态检测电路、芯片及通信终端，一方面通过端口检测转换电路将待检测端口的状态转换为相应的电压，分别输出到第一比较器和第二比较器，与相应的输入参考电压进行比较后，向芯片ID判断电路输出逻辑信号，得到与芯片待检测端口状态对应的芯片ID，以便于通信终端对芯片进行识别，以区分出多颗相同的芯片。另一方面，通过动态偏置电流产生电路在电源电压开始建立到建立完成之前和在电源电压建立完成之后分别为第一比较器和第二比较器提供偏置电流以及静态工作点，不仅实现在通信终端识别芯片之前对芯片的待检测端口状态完成检测，满足对芯片待检测端口快速检测的要求，而且可以满足芯片端口状态检测电路静态低功耗且实时检测的要求。
以上对本发明所提供的芯片端口状态检测电路、芯片及通信终端进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质内容的前提下对它所做的任何显而易见的改动，都将属于本发明专利权的保护范围。

Claims (11)

1.一种芯片端口状态检测电路，其特征在于包括端口检测转换电路、参考电压产生电路、第一比较器、第二比较器、动态偏置电流产生电路和芯片ID判断电路；所述第一比较器的一个输入端和所述第二比较器的一个输入端分别连接所述端口检测转换电路，所述第一比较器的另一个输入端和所述第二比较器的另一个输入端分别连接所述参考电压产生电路，所述第一比较器的输出端和所述第二比较器的输出端分别连接所述芯片ID判断电路；所述动态偏置电流产生电路分别连接所述第一比较器和所述第二比较器；
所述动态偏置电流产生电路包括启动单元、低功耗小电流产生单元和低电压大电流产生单元；所述启动单元连接所述低功耗小电流产生单元；所述低功耗小电流产生单元连接所述低电压大电流产生单元；
当所述低电压大电流产生单元和所述低功耗小电流产生单元分别接收低电平使能控制信号时，所述低电压大电流产生单元处于开启状态，所述低功耗小电流产生单元处于关闭状态，在电源电压开始建立到建立完成之前为所述第一比较器和所述第二比较器提供偏置电流；当所述低功耗小电流产生单元和所述低电压大电流产生单元分别接收高电平使能控制信号时，所述低功耗小电流产生单元处于开启状态，所述低电压大电流产生单元处于关闭状态，在电源电压建立完成之后为所述第一比较器和所述第二比较器提供偏置电流；
所述端口检测转换电路连接芯片的待检测端口，将所述待检测端口的状态转换为相应的电压，分别输出到所述第一比较器和所述第二比较器；所述第一比较器、所述第二比较器接收所述参考电压产生电路提供的输入参考电压，并将所述端口检测转换电路输出的电压与所述输入参考电压进行比较后，向所述芯片ID判断电路输出逻辑信号，所述芯片ID判断电路根据该逻辑信号输出与所述待检测端口状态对应的芯片ID，以区分多颗相同的芯片。
2.如权利要求1所述的芯片端口状态检测电路，其特征在于：
所述端口检测转换电路包括但不限于第一电阻和第二电阻；所述第一电阻和所述第二电阻串联，并且所述第一电阻和所述第二电阻之间的连接点接入芯片的待检测端口。
3.如权利要求1所述的芯片端口状态检测电路，其特征在于：
所述参考电压产生电路包括但不限于第三电阻、第四电阻和第五电阻；所述第三电阻、所述第四电阻和所述第五电阻串联，所述第三电阻、所述第四电阻和所述第五电阻对电源电压进行分压，分别得到高电位参考电压和低电位参考电压。
4.如权利要求1所述的芯片端口状态检测电路，其特征在于：
所述第一比较器包括第一比较单元和第一整形驱动单元，所述第一比较单元连接所述第一整形驱动单元；
所述第二比较器包括第二比较单元和第二整形驱动单元，所述第二比较单元连接所述第二整形驱动单元。
5.如权利要求4所述的芯片端口状态检测电路，其特征在于：
所述第一比较单元包括但不限于第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第五PMOS管和第六PMOS管；所述第一NMOS管的栅极连接所述参考电压产生电路的高电位参考电压输出端；所述第一NMOS管的漏极、所述第一PMOS管的漏极、所述第二PMOS管的栅极、所述第三PMOS管的漏极和栅极以及所述第四PMOS管的栅极之间相互连接；所述第二NMOS管的栅极连接所述端口检测转换电路，所述第二NMOS管的漏极、所述第二PMOS管的漏极、所述第一PMOS管的栅极、所述第五PMOS管的漏极和栅极以及所述第六PMOS管的栅极之间相互连接；所述第一NMOS管与所述第二NMOS管的源极分别连接所述动态偏置电流产生电路的第一电流偏置端；所述第四PMOS管的漏极、所述第三NMOS管的漏极和栅极以及所述第四NMOS管的栅极之间相互连接；所述第四NMOS管的漏极、所述第六PMOS管的漏极以及所述第一整形驱动单元的输入端之间相互连接；所述第一PMOS管、所述第二PMOS管、所述第三PMOS管、所述第四PMOS管、所述第五PMOS管和所述第六PMOS管的源极分别连接电源电压，所述第三NMOS管与所述第四NMOS管的源极分别接地。
6.如权利要求4所述的芯片端口状态检测电路，其特征在于：
所述第二比较单元包括但不限于第十三PMOS管、第十四PMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十五PMOS管、第十六PMOS管、第十三NMOS管和第十四NMOS管；所述第十四PMOS管的栅极连接所述参考电压产生电路的低电位参考电压输出端；所述第十四PMOS管的漏极、所述第十NMOS管的漏极、所述第九NMOS管的栅极、所述第十三NMOS管的漏极和栅极以及所述第十四NMOS管的栅极之间相互连接；所述第十三PMOS管的栅极连接所述端口检测转换电路；所述第十三PMOS管的漏极、所述第九NMOS管的漏极、所述第十NMOS管的栅极、所述第十一NMOS管的漏极和栅极以及所述第十二NMOS管的栅极之间相互连接；所述第十三PMOS管与所述第十四PMOS管的源极分别连接所述动态偏置电流产生电路的第二电流偏置端；所述第十二NMOS管的漏极、所述第十五PMOS管的漏极和栅极以及所述第十六PMOS管的栅极之间相互连接；所述第十六PMOS管的漏极、所述第十四NMOS管的漏极以及所述第二整形驱动单元的输入端之间相互连接；所述第十五PMOS管与所述第十六PMOS管的源极分别连接电源电压，所述第九NMOS管、所述第十NMOS管、所述第十一NMOS管、所述第十二NMOS管、所述第十三NMOS管和所述第十四NMOS管的源极分别接地。
7.如权利要求1所述的芯片端口状态检测电路，其特征在于：
所述低功耗小电流产生单元包括自偏置电流产生模块、电流镜像模块和开关使能模块，所述自偏置电流产生模块分别连接所述启动单元和所述电流镜像模块，所述电流镜像模块连接所述开关使能模块。
8.如权利要求7所述的芯片端口状态检测电路，其特征在于：
所述自偏置电流产生模块包括第二十NMOS管、第二十一NMOS管、第六电阻、第二十PMOS管、第二十一PMOS管、第二十二PMOS管；所述第二十NMOS管的漏极分别连接所述第六电阻的一端、所述第二十一NMOS管的栅极以及启动单元，所述第二十NMOS管的栅极、所述第六电阻的另一端、所述第二十PMOS管的漏极、所述电流镜像模块之间相互连接，所述第二十PMOS管的栅极、所述启动单元、所述第二十一PMOS管的栅极和漏极、所述第二十二PMOS管的漏极、所述第二十一NMOS管的漏极、所述电流镜像模块之间相互连接，所述第二十PMOS管、所述第二十二PMOS管、所述第二十一PMOS管的源极分别连接电源电压，所述第二十NMOS管与所述第二十一NMOS管的源极分别接地。
9.如权利要求7所述的芯片端口状态检测电路，其特征在于：
所述低电压大电流产生单元包括第二十五PMOS管、第二十六PMOS管、第二十九PMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管和第七电阻，所述第二十五PMOS管的漏极连接第二十四PMOS管的漏极，所述第二十五PMOS管的栅极、所述第二十六PMOS管的栅极与漏极、所述第二十五NMOS管的漏极之间相互连接，所述第二十五NMOS管的栅极、所述第二十六NMOS管的栅极和漏极、所述第二十四NMOS管的栅极、所述第七电阻的一端之间相互连接，所述第二十四NMOS管的漏极连接第二十三NMOS管的漏极，所述第七电阻的另一端连接所述第二十九PMOS管的漏极，所述第二十五PMOS管、所述第二十六PMOS管、所述第二十九PMOS管的源极分别连接电源电压，所述第二十四NMOS管、所述第二十五NMOS管的源极分别接地。
10.一种集成电路芯片，其特征在于包括权利要求1～9中任意一项所述的芯片端口状态检测电路。
11.一种通信终端，其特征在于包括权利要求1～9中任意一项所述的芯片端口状态检测电路。
CN202011276886.4A 2020-11-16 2020-11-16 一种芯片端口状态检测电路、芯片及通信终端 Active CN112485654B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202011276886.4A CN112485654B (zh) 2020-11-16 2020-11-16 一种芯片端口状态检测电路、芯片及通信终端
JP2023529971A JP2023549413A (ja) 2020-11-16 2021-11-16 チップポートの状態を検出するための検出回路、チップ及び通信端末
EP21891276.4A EP4246156A1 (en) 2020-11-16 2021-11-16 Chip port state detection circuit, chip, and communication terminal
KR1020237020352A KR20230117734A (ko) 2020-11-16 2021-11-16 칩 포트 상태 모니터링 회로, 칩 및 통신 단말기
PCT/CN2021/130951 WO2022100756A1 (zh) 2020-11-16 2021-11-16 一种芯片端口状态检测电路、芯片及通信终端
US18/318,040 US20230288500A1 (en) 2020-11-16 2023-05-16 Chip port state detection circuit, chip, and communication terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011276886.4A CN112485654B (zh) 2020-11-16 2020-11-16 一种芯片端口状态检测电路、芯片及通信终端

Publications (2)

Publication Number Publication Date
CN112485654A CN112485654A (zh) 2021-03-12
CN112485654B true CN112485654B (zh) 2023-07-21

Family

ID=74931018

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011276886.4A Active CN112485654B (zh) 2020-11-16 2020-11-16 一种芯片端口状态检测电路、芯片及通信终端

Country Status (6)

Country Link
US (1) US20230288500A1 (zh)
EP (1) EP4246156A1 (zh)
JP (1) JP2023549413A (zh)
KR (1) KR20230117734A (zh)
CN (1) CN112485654B (zh)
WO (1) WO2022100756A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112485654B (zh) * 2020-11-16 2023-07-21 上海唯捷创芯电子技术有限公司 一种芯片端口状态检测电路、芯片及通信终端
CN113098487B (zh) * 2021-06-10 2021-09-24 上海亿存芯半导体有限公司 单输入端口多从机地址的io接口电路及通信设备
CN115334300B (zh) * 2022-08-09 2023-10-13 慷智集成电路(上海)有限公司 一种线路故障检测模块及车载视频传输芯片
CN117368701B (zh) * 2023-12-07 2024-03-15 芯洲科技(北京)股份有限公司 焊盘检测电路
CN117406847B (zh) * 2023-12-14 2024-04-09 浙江地芯引力科技有限公司 芯片及其供电电路和电子设备
CN117907789A (zh) * 2024-03-19 2024-04-19 忱芯科技(上海)有限公司 一种半导体晶圆的可靠性测试方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714892A (en) * 1996-04-04 1998-02-03 Analog Devices, Inc. Three state logic input
US7098833B2 (en) * 2004-06-04 2006-08-29 Texas Instruments Incorporated Tri-value decoder circuit and method
CN104901679B (zh) * 2015-06-12 2018-05-04 长沙景嘉微电子股份有限公司 一种输入检测电路
CN206450764U (zh) * 2016-10-17 2017-08-29 成都锐成芯微科技股份有限公司 电源过压尖峰脉冲检测电路
CN206450765U (zh) * 2016-10-21 2017-08-29 成都锐成芯微科技股份有限公司 电源欠压尖峰脉冲检测电路
CN107484293B (zh) * 2017-08-21 2019-01-22 浙江工业大学 大功率led光衰补偿集成电路
CN109921783B (zh) * 2017-12-12 2023-07-07 华润微集成电路(无锡)有限公司 三态输入解码电路及其解码方法
CN109239584A (zh) * 2018-10-22 2019-01-18 上海艾为电子技术股份有限公司 检测引脚悬空状态的电路
CN109239583A (zh) * 2018-10-22 2019-01-18 上海艾为电子技术股份有限公司 检测引脚悬空状态的电路
US10840902B2 (en) * 2019-01-24 2020-11-17 Texas Instruments Incorporated Multi-functional pin of an integrated circuit
CN112485654B (zh) * 2020-11-16 2023-07-21 上海唯捷创芯电子技术有限公司 一种芯片端口状态检测电路、芯片及通信终端

Also Published As

Publication number Publication date
KR20230117734A (ko) 2023-08-09
US20230288500A1 (en) 2023-09-14
CN112485654A (zh) 2021-03-12
WO2022100756A1 (zh) 2022-05-19
JP2023549413A (ja) 2023-11-24
EP4246156A1 (en) 2023-09-20

Similar Documents

Publication Publication Date Title
CN112485654B (zh) 一种芯片端口状态检测电路、芯片及通信终端
CN115826665B (zh) 一种具有限流功能的ldo电路、芯片及电子设备
US20110316505A1 (en) Output Buffer With Improved Output Signal Quality
CN108563275A (zh) 一种无静态功耗的修调开关电路
US10291230B2 (en) Level shifter and level shifting method
CN103269217B (zh) 输出缓冲器
US8952740B2 (en) Pulsed latching apparatus and method for generating pulse signal of pulsed latch thereof
CN107707248B (zh) 同或门电路、调节方法及异或门电路
CN105790566A (zh) 具有电源管理芯片的电源的辅助电路
JP2023547187A (ja) シュミットトリガー
CN110058092B (zh) 天线检测电路、芯片及终端设备
CN103138744A (zh) 半导体装置
CN106656056A (zh) 用于运算放大器的动态电流源电路、芯片及通信终端
CN104426528A (zh) 多电压输入缓冲器及其相关方法
Varma et al. Sub Threshold Level Shifters and Level Shifter with LEC for LSI’s
CN111865274B8 (zh) 比较器电路
CN103389768A (zh) 差分信号驱动器
CN214626961U (zh) 一种新型电压切换电路及通信逻辑转换电路
CN104467799A (zh) 输入输出电路装置
US11762407B1 (en) Signal processing apparatus and control method
CN219016967U (zh) 信号传输电路及电子设备
CN217846925U (zh) 一种控制电路及控制系统
CN211349047U (zh) 通用输入输出接口电路
CN111367341B (zh) 一种参考电压产生电路和nand芯片
US20230344430A1 (en) Circuit, method and system for automatic level switching

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant