CN219016967U - 信号传输电路及电子设备 - Google Patents
信号传输电路及电子设备 Download PDFInfo
- Publication number
- CN219016967U CN219016967U CN202222570702.6U CN202222570702U CN219016967U CN 219016967 U CN219016967 U CN 219016967U CN 202222570702 U CN202222570702 U CN 202222570702U CN 219016967 U CN219016967 U CN 219016967U
- Authority
- CN
- China
- Prior art keywords
- transistor
- pole
- signal transmission
- transmission circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
本申请公开了一种信号传输电路及电子设备,属于电路技术领域。所述信号传输电路包括第一晶体管、第二晶体管和第三晶体管。第一晶体管的第一极用于输入数据信号。第二晶体管的第一极用于输入音频信号。第二晶体管的第二极与第一晶体管的第一极连接。第三晶体管的第一极与第二晶体管的第一极连接,第三晶体管的第二极与第一晶体管的控制极连接。第二晶体管导通时,第三晶体管导通且第一晶体管关断。第一晶体管导通时,第二晶体管和第三晶体管均关断。该信号传输电路在传输数据信号时,所有数据信号均可从第一晶体管的第二极输出至系统级芯片,从而可以提升电子设备输入数据信号的质量。
Description
技术领域
本申请涉及电路技术领域,特别涉及一种信号传输电路及电子设备。
背景技术
电子设备具有通用串行总线(universal serial bus,USB)接口,用于进行数据信号和音频信号的传输。相关技术中,电子设备包括第一晶体管和第二晶体管。第一晶体管的第一极与USB接口连接,第一晶体管的第二极与系统级芯片连接,以当第一晶体管导通时,USB接口通过第一晶体管向系统级芯片输入数据信号。第二晶体管的第一极与编码解码器连接,第二晶体管的第二极与USB接口连接,以当第二晶体管导通时,编码解码器通过第二晶体管输出音频信号。
相关技术中,第一晶体管的控制极还与第二晶体管的第一极连接,以当第二晶体管导通时,第一晶体管的控制极与第一极之间的电压差小于第一晶体管的导通阈值,从而使第二晶体管导通时,第一晶体管关断。然而,第一晶体管的控制极与第二晶体管的第一极连接,使得第一晶体管在传输数据信号时会有部分数据信号输出至编码解码器,这会影响电子设备输入数据信号的质量。
实用新型内容
本申请提供了一种信号传输电路及电子设备,该信号传输电路在传输数据信号时,所有数据信号均可输出至系统级芯片,从而可以提升电子设备输入数据信号的质量。所述技术方案如下:
第一方面,提供了一种信号传输电路。信号传输电路应用于电子设备,可以用于传输数据信号和音频信号。信号传输电路包括第一晶体管、第二晶体管和第三晶体管。
第一晶体管用于传输数据信号。第一晶体管的第一极用于输入数据信号,第一晶体管的第一极用于输出数据信号。第二晶体管用于传输音频信号。第二晶体管的第一极用于输入音频信号,第二晶体管的第二极用于输出音频信号。第二晶体管的第二极与第一晶体管的第一极连接形成第一节点。第三晶体管的第一极与第二晶体管的第一极连接形成第二节点,第三晶体管的第二极与第一晶体管的控制极连接形成第三节点。
当信号传输电路用于传输音频信号时,第二晶体管的第一极输入音频信号。此时,可以控制第二晶体管和第三晶体管导通,并控制第一晶体管关断。这种情况下,第二晶体管的第一极与第二极之间导通,使第二晶体管的第二极输出音频信号。第二晶体管导通时,第一节点的电压等于第二节点的电压。第三晶体管导通时,第三节点的电压等于第二节点的电压。也就是说,第二晶体管和第三晶体管导通时,第一节点的电压等于第三节点的电压,即第一晶体管的第一极的电压等于第一晶体管的控制极的电压。如此,可以确保第一晶体管保持关断状态。当信号传输电路用于传输数据信号时,第一晶体管的第一极输入数据信号。此时,可以控制第一晶体管导通,并控制第二晶体管和第三晶体管关断。这种情况下,第一晶体管的第一极和第二极之间导通,使第一晶体管的第二极输出数据信号。同时,由于第三晶体管关断,因此第一晶体管内的数据信号不会从第一晶体管的栅极输出。如此,即可使信号传输电路在传输数据信号时,所有数据信号均可从第一晶体管的第二极输出至系统级芯片,从而可以提升电子设备输入数据信号的质量。
在一些实施例中,信号传输电路还包括:系统级芯片和编码解码器。
系统级芯片具有输入端。系统级芯片的输入端与第一晶体管的第二极连接,以当第一晶体管的第一极输入数据信号且第一晶体管导通时,第一晶体管的第二极输出数据信号至系统级芯片的输入端,此时系统级芯片输入数据信号。编码解码器的输出端与第二晶体管的第一极连接,用于向第二晶体管的第一极输出音频信号。如此,当编码解码器的输出端向第二晶体管的第一极输出音频信号且第二晶体管导通时,第二晶体管的第二极即可输出音频信号。
在一些实施例中,信号传输电路还包括控制芯片。控制芯片的第一输出端与第一晶体管的控制极连接,以控制第一晶体管的导通与关断。
进一步的,控制芯片的第一输出端包括第一子端口和第二子端口。信号传输电路还包括:第一二极管、第二二极管、第一电阻、第二电阻、第三电阻、第四电阻和第一电容。
第一二极管的阳极与第一子端口连接。第二二极管的阳极与第二子端口连接。第一二极管的阴极和第二二极管的阴极均与第一电阻的第一端连接。第一电阻的第二端与第二电阻的第一端连接。第二电阻的第二端与第一晶体管的控制极连接。第三电阻的第一端和第四电阻的第一端均与第一二极管的阳极连接,第三电阻的第二端与第一电阻的第二端连接。第四电阻的第二端与地线连接。第一电容的第一极板与第一电阻的第二端连接,第一电容的第二极板与地线连接。
在一些实施例中,信号传输电路还包括第一滤波器和第二滤波器。第一滤波器的第一端用于输入音频信号。第一滤波器的第二端与第二晶体管的第一极连接。第三晶体管的第一极与第一滤波器的第一端连接。第二滤波器的第一端与第二晶体管的第二极连接,第二滤波器的第二端与第一晶体管的第一极连接。
在一些实施例中,信号传输电路还包括:控制芯片、第五电阻和第二电容。控制芯片的第二输出端与第五电阻的第一端连接,第五电阻的第二端与第二晶体管的控制极连接。第二电容的第一极板与第二晶体管的控制极连接,第二电容的第二极板与第二晶体管的第一极连接。
在一些实施例中,信号传输电路还包括:第六电阻、第三滤波器和第三电容。第六电阻的第一端与第三晶体管的第二极连接,第六电阻的第二端与第三滤波器的第一端连接,第三滤波器的第二端与第三电容的第一极板连接,第三电容的第二极板与第一晶体管的控制极连接。
在一些实施例中,信号传输电路还包括:控制芯片。控制芯片的第三输出端与第三晶体管的控制极连接,以控制第三晶体管的导通与关断。
在一些实施例中,第一晶体管、第二晶体管和第三晶体管均为N型金属氧化物半导体场效应管。
第二方面,还提供了一种电子设备,包括第一信号传输电路和第二信号传输电路。其中,第一信号传输电路和第二信号传输电路均为如第一方面任意一项所述的信号传输电路。
在一些实施例中,电子设备还包括第四晶体管。第四晶体管的第一极与地线连接,第四晶体管的第二极与第一信号传输电路中的第一晶体管的控制极及第二信号传输电路中的第一晶体管的控制极连接。第一信号传输电路中的第二晶体管和第二信号传输电路中的第二晶体管导通时,第四晶体管导通。
可以理解的是,上述第二方面的有益效果可以参见上述第一方面中的相关描述,在此不再赘述。
附图说明
图1是电子设备的外观示意图;
图2是相关技术中电子设备的电路结构图;
图3是相关技术中第一晶体管的第一极和控制极的电压曲线图;
图4是本申请实施例提供的第一种信号传输电路的电路结构图;
图5是本申请实施例提供的第二种信号传输电路的电路结构图;
图6是本申请实施例提供的第三种信号传输电路的电路结构图;
图7是本申请实施例提供的第一种电子设备的电路结构图;
图8是本申请实施例提供的第二种电子设备的电路结构图;
图9是相关技术中电子设备传输数据信号时的眼图;
图10是本申请实施例提供的电子设备传输数据信号时的眼图。
其中,各附图标号所代表的含义分别为:
相关技术:
10、电子设备;
110、USB接口;
120、系统级芯片;
130、编码解码器;
本申请:
20、信号传输电路;
210、数据信号传输单元;
220、音频信号传输单元;
230、开关单元;
240、信号传输接口;
250、系统级芯片;
260、编码解码器;
270、控制芯片;
30、电子设备;
310、第一信号传输电路;
320、第二信号传输电路。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请的实施方式作进一步地详细描述。
应当理解的是,本申请提及的“多个”是指两个或两个以上。在本申请的描述中,除非另有说明,“/”表示或的意思,比如,A/B可以表示A或B;本文中的“和/或”仅仅是一种描述关联对象的关联关系,表示可以存在三种关系,比如,A和/或B,可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。另外,为了便于清楚描述本申请的技术方案,采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定,并且“第一”、“第二”等字样也并不限定一定不同。
在对本申请实施例提供的信号传输电路进行详细地解释说明之前,先对其应用场景予以说明。
电子设备包括手机、平板电脑等。以电子设备是手机为例,图1是电子设备10的外观示意图。如图1所示,电子设备10具有USB接口110,用于进行数据信号和音频信号的传输。
图2是相关技术中电子设备10的电路结构图。如图2所示,为进行数据信号和音频信号的传输,电子设备10中包括第一晶体管Q1和第二晶体管Q2。其中,第一晶体管Q1的第一极S与USB接口110连接,第一晶体管Q1的第二极D与电子设备10内的系统级芯片120连接。当USB接口110输入数据信号时,第一晶体管Q1导通。此时,USB接口110通过第一晶体管Q1向系统级芯片120输出数据信号。第二晶体管Q2的第一极S与电子设备10内的编码解码器(coder-decoder,CODEC)130连接,第二晶体管Q2的第二极D与USB接口110连接。当编码解码器130输出音频信号时,第二晶体管Q2导通。此时,编码解码器130通过第二晶体管Q2向USB接口110输出音频信号。
相关技术中,第一晶体管Q1的控制极G还与第二晶体管Q2的第一极S连接。如此,当编码解码器130输出音频信号、第二晶体管Q2导通时,第二晶体管Q2的第二极D的电压即等于或略小于第二晶体管Q2的第一极S的电压(不考虑第二晶体管Q2的压降时为“等于”,考虑第二晶体管Q2的压降时为“略小于”)。也就是说,第一晶体管Q1的第一极S的电压等于或略小于第一晶体管Q1的控制极G的电压。这种情况下,第一晶体管Q1的控制极G与第一极S之间的电压差小于第一晶体管Q1的导通阈值(一般为500毫伏),可以确保第一晶体管Q1保持关断状态。如此可以防止第二晶体管Q2输出的音频信号通过第一晶体管Q1输入至系统级芯片120。
图3是相关技术中第一晶体管Q1的第一极S和控制极G的电压曲线图,其中横坐标为时间T,纵坐标为电压V,曲线①为第一晶体管Q1的第一极S的电压,曲线②为第一晶体管Q1的控制极G的电压。根据图3可知,当第一晶体管Q1的第一极S的电压和控制极G的电压中的一个发生变化时,第一晶体管Q1的第一极S的电压和控制极G的电压中的另一个也会随之发生变化。也就是说,第一晶体管Q1的第一极S的电压和控制极G的电压具有跟随特性。这种情况下,由于第一晶体管Q1的控制极G与第二晶体管Q2的第一极S连接,使得第一晶体管Q1在传输数据信号时(即第一晶体管Q1的第一极S有变化的电压)会有部分数据信号从第一晶体管Q1的控制极G串扰输出至编码解码器130,这会影响电子设备10输入数据信号的质量,使电子设备10输入数据信号时的眼图较差。
上述问题所带来的影响包括:在电子设备10的生产检测过程中,在单板段(电子设备10内具有电路板,USB接口110、第一晶体管Q1、第二晶体管Q2、系统级芯片120和编码解码器130都可以设置在电路板上。单板段即指电路板与其他器件组装形成电子设备10之前),会将个人计算机(personal computer,PC)通过数据线(data cable)与电路板的USB接口110连接,使PC通过数据线向电路板传输数据信号,从而对电路板进行基本功能的检测。在整机段(即电路板与其他器件组装形成电子设备10之后),也会将PC通过数据线与电子设备10的USB接口110连接,使PC通过数据线向电子设备10传输数据信号,从而对电子设备10进行基本功能(如充电功能、音频功能)的检测。而经实际应用发现,由于“第一晶体管Q1的控制极G与第二晶体管Q2的第一极S连接”而导致的上述问题,在对电路板和电子设备10进行检测的过程中会有较大的概率产生掉端口(如数据信号传输失败,或数据线与USB接口110连接失败)现象,这会影响电子设备10的生产效率。另外,在电子设备10的使用过程中,也容易因上述问题而产生数据信号传输失败、电子设备10与汽车连接失败等问题。
为此,本申请实施例提供了一种信号传输电路及电子设备,该信号传输电路在传输数据信号时,所有数据信号均可输出至系统级芯片,从而可以提升电子设备输入数据信号的质量。
下面对本申请实施例提供的信号传输电路进行详细地解释说明。信号传输电路应用于电子设备,可以用于传输数据信号和音频信号。在本申请实施例中,两个电子器件之间的连接均指电连接。这里的电连接是指两个电子器件之间通过导线连接,以使两个电子器件之间可以进行电信号的传输。
图4是本申请实施例提供的一种信号传输电路20的电路结构图。如图4所示,信号传输电路20包括数据信号传输单元210、音频信号传输单元220和开关单元230。
数据信号传输单元210包括第一晶体管Q1,第一晶体管Q1用于传输数据信号。音频信号传输单元220包括第二晶体管Q2,第二晶体管Q2用于传输音频信号。开关单元230包括第三晶体管Q3。第一晶体管Q1、第二晶体管Q2和第三晶体管Q3均为三端开关器件。也就是说,第一晶体管Q1、第二晶体管Q2和第三晶体管Q3均包括第一极S、第二极D和控制极G。其中,晶体管(包括第一晶体管Q1、第二晶体管Q2和第三晶体管Q3)的第一极S为该晶体管的输入极,晶体管的第二极D为该晶体管的输出极。晶体管的控制极G用于控制第一极S和第二极D之间的导通与关断。第一晶体管Q1、第二晶体管Q2和第三晶体管Q3均可以是金属氧化物半导体(metal oxide semiconductor,MOS)场效应管,如P沟道的MOS场效应管(即P型MOS场效应管)或N沟道的MOS场效应管(即N型MOS场效应管)。在下述描述中,以第一晶体管Q1、第二晶体管Q2和第三晶体管Q3均为N型MOS场效应管,且晶体管的第一极S为N型MOS场效应管的源极、晶体管的第二极D为N型MOS场效应管的漏极、晶体管的控制极G为N型MOS场效应管的栅极为例,对本申请实施例提供的信号传输电路20进行说明。在下述描述中,为便于理解,忽略了晶体管的压降。本领域技术人员可以理解的是,晶体管的压降不会影响到本申请实施例提供的信号传输电路20的具体实施方案以及所要解决的技术问题。
第一晶体管Q1的第一极S用于输入数据信号。当第一晶体管Q1的第一极S输入数据信号,且第一晶体管Q1导通时,第一晶体管Q1的第二极D即可输出数据信号。第二晶体管Q2的第一极S用于输入音频信号。当第二晶体管Q2的第一极S输入音频信号,且第二晶体管Q2导通时,第二晶体管Q2的第二极D即可输出音频信号。第二晶体管Q2的第二极D与第一晶体管Q1的第一极S连接形成第一节点N。第三晶体管Q3的第一极S与第二晶体管Q2的第一极S连接形成第二节点P,第三晶体管Q3的第二极D与第一晶体管Q1的控制极G连接形成第三节点M。
当信号传输电路20用于传输音频信号时,第二晶体管Q2的第一极S输入音频信号。此时,可以控制第二晶体管Q2和第三晶体管Q3导通,并控制第一晶体管Q1关断。这种情况下,第二晶体管Q2的第一极S与第二极D之间导通,使第二晶体管Q2的第二极D输出音频信号。第二晶体管Q2导通时,第一节点N的电压等于第二节点P的电压。第三晶体管Q3导通时,第三节点M的电压等于第二节点P的电压。也就是说,第二晶体管Q2和第三晶体管Q3导通时,第一节点N的电压等于第三节点M的电压,即第一晶体管Q1的第一极S的电压等于第一晶体管Q1的控制极G的电压。如此,可以确保第一晶体管Q1保持关断状态。当信号传输电路20用于传输数据信号时,第一晶体管Q1的第一极S输入数据信号。此时,可以控制第一晶体管Q1导通,并控制第二晶体管Q2和第三晶体管Q3关断。这种情况下,第一晶体管Q1的第一极S和第二极D之间导通,使第一晶体管Q1的第二极D输出数据信号。同时,由于第三晶体管Q3关断,即第三节点M与第二节点P之间无法形成通路,因此第一晶体管Q1内的数据信号不会从第一晶体管Q1的栅极输出至第二节点P。如此,即可使信号传输电路20在传输数据信号时,所有数据信号均可从第一晶体管Q1的第二极D输出,从而可以提升电子设备30输入数据信号的质量。
该信号传输电路20在传输数据信号时,所有数据信号均可从第一晶体管Q1的第二极D输出,如此,可以解决相关技术中在对电路板和电子设备30进行检测和实际应用的过程中所产生的掉端口问题,从而提高电子设备30的生产率和使用体验。
图5是本申请实施例提供的另一种信号传输电路20的电路结构图。如图5所示,信号传输电路20还包括信号传输接口240、系统级芯片250、编码解码器260和控制芯片270。
具体来说,信号传输接口240用于输入数据信号和输出音频信号。信号传输接口240可以是USB接口,例如可以是USB Type-C接口,也可以是Micro USB接口或闪电(lightning)接口。在本申请实施例中,第一晶体管Q1的第一极S和第二晶体管Q2的第二极D均与信号传输接口240连接。
系统级芯片250可以包括基带、中央处理器(central processing unit,CPU)和图形处理器(graphics processing unit,GPU)等。系统级芯片250具有输入端。系统级芯片250的输入端与第一晶体管Q1的第二极D连接,以当第一晶体管Q1的第一极S输入数据信号且第一晶体管Q1导通时,第一晶体管Q1的第二极D输出数据信号至系统级芯片250的输入端,此时系统级芯片250输入数据信号。
编码解码器260可以实现模拟信号与数字信号的相互转换。在本申请实施例中,编码解码器260具有输出端。编码解码器260的输出端用于输出音频信号,该音频信号可以是数字信号。编码解码器260的输出端与第二晶体管Q2的第一极S连接,用于向第二晶体管Q2的第一极S输出音频信号。如此,当编码解码器260的输出端向第二晶体管Q2的第一极S输出音频信号且第二晶体管Q2导通时,第二晶体管Q2的第二极D即可输出音频信号。
控制芯片270用于控制第一晶体管Q1、第二晶体管Q2和第三晶体管Q3的导通与关断。控制芯片270具有第一输出端a、第二输出端b和第三输出端c,控制芯片270的第一输出端a、第二输出端b和第三输出端c均用于输出高电平信号(如5V)或低电平信号(如0V)。控制芯片270的第一输出端a与第一晶体管Q1的控制极G连接,以控制第一晶体管Q1的导通与关断。控制芯片270的第二输出端b与第二晶体管Q2的控制极G连接,以控制第二晶体管Q2的导通与关断。控制芯片270的第三输出端c与第三晶体管Q3的控制极G连接,以控制第三晶体管Q3的导通与关断。以第一晶体管Q1、第二晶体管Q2和第三晶体管Q3均为N型MOS场效应管为例,控制芯片270的第一输出端a向第一晶体管Q1的控制极G输出高电平信号时,第一晶体管Q1导通;控制芯片270的第一输出端a向第一晶体管Q1的控制极G输出低电平信号时,第一晶体管Q1关断。第二晶体管Q2、第三晶体管Q3同样在控制极G输入高电平信号时导通,在控制极G输入低电平信号时关断。不再赘述。在一些具体的实施例中,控制芯片270可以相对系统级芯片250作为一个单独的芯片存在。在另一些具体的实施例中,控制芯片270也可以集成于系统级芯片250内,在此不做限定。
图6是本申请实施例提供的又一种信号传输电路20的电路结构图。下面结合图6,对本申请实施例提供的信号传输电路20的电路结构及工作过程进行详细的解释说明。
控制芯片270的第一输出端a、第二输出端b和第三输出端c中的每个并不局限于一个端口。例如,在图6所示的实施例中,控制芯片270的第一输出端a即包括第一子端口a1和第二子端口a2。此时,数据信号传输单元210还可以进一步包括第一二极管D1、第二二极管D2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第一电容C1。
第一二极管D1的阳极与第一子端口a1连接。第二二极管D2的阳极与第二子端口a2连接。第一二极管D1的阴极和第二二极管D2的阴极均与第一电阻R1的第一端连接。第一电阻R1的第二端与第二电阻R2的第一端连接。第二电阻R2的第二端与第一晶体管Q1的控制极G连接。第三电阻R3的第一端和第四电阻R4的第一端均与第一二极管D1的阳极连接,第三电阻R3的第二端与第一电阻R1的第二端连接。第四电阻R4的第二端与地线GND连接。第一电容C1的第一极板与第一电阻R1的第二端连接,第一电容C1的第二极板与地线GND连接。
在本申请实施例中,利用二极管(包括第一二极管D1和第二二极管D2)的单向导通作用,可以防止电信号反向从第一子端口a1和第二子端口a2流入控制芯片270。控制芯片270的第一子端口a1和第二子端口a2共同用于控制第一晶体管Q1,以当第一子端口a1、第二子端口a2的至少一个输出高电平信号时,都可以使第一晶体管Q1导通。如此,可以达到稳定控制的目的。第一电容C1具有稳压作用,可以使第一晶体管Q1的控制极G输入的电压信号保持稳定。在一些具体的实施例中,第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4的阻值均为37.4千欧。
如图6所示,音频信号传输单元220还可以包括第一滤波器LB1和第二滤波器LB2。第一滤波器LB1和第二滤波器LB2工作于预设频段。也就是说,第一滤波器LB1和第二滤波器LB2仅能使预设频段的电磁波通过,从而达到滤波作用。第一滤波器LB1的第一端可以与编码解码器260的输出端连接,以用于输入音频信号。第一滤波器LB1的第二端与第二晶体管Q2的第一极S连接。第三晶体管Q3的第一极S与第一滤波器LB1的第一端连接。第二滤波器LB2的第一端与第二晶体管Q2的第二极D连接,第二滤波器LB2的第二端与第一晶体管Q1的第一极S连接。如此,可以通过第一滤波器LB1和第二滤波器LB2消除音频信号中的噪声。
进一步的,音频信号传输单元220中还可以包括第五电阻R5和第二电容C2。控制芯片270的第二输出端b与第五电阻R5的第一端连接,第五电阻R5的第二端与第二晶体管Q2的控制极G连接。第二电容C2的第一极板与第二晶体管Q2的控制极G连接,第二电容C2的第二极板与第二晶体管Q2的第一极S连接。在此,第五电阻R5作为上拉电阻,使控制芯片270的第二输出端b输出高电平信号时,第二晶体管Q2稳定导通。第二电容C2则具有稳压作用。第五电阻R5的阻值可以是37.4千欧。
如图6所示,开关单元230还可以包括第六电阻R6、第三滤波器LB3和第三电容C3。第六电阻R6的第一端与第三晶体管Q3的第二极D连接,第六电阻R6的第二端与第三滤波器LB3的第一端连接,第三滤波器LB3的第二端与第三电容C3的第一极板连接,第三电容C3的第二极板与第一晶体管Q1的控制极G连接。第三滤波器LB3可以与第一滤波器LB1工作于同一预设频段。如此,当控制芯片270控制第二晶体管Q2和第三晶体管Q3导通时,若编码解码器260输出的音频信号在预设频段内,则可以通过导通的第三晶体管Q3使第一晶体管Q1确保关断。第三电容C3具有隔离耦合作用。
在本申请实施例中,信号传输电路20用于传输音频信号时工作过程如下:
编码解码器260的输出端输出音频信号。控制芯片270的第二输出端b输出高电平信号,控制第二晶体管Q2导通。此时,编码解码器260的输出端输出的音频信号依次通过第二节点P、第一滤波器LB1、第二晶体管Q2、第二滤波器LB2和第一节点N从信号传输接口240输出。控制芯片270的第一子端口a1和第二子端口a2均输出低电平信号,使第一晶体管Q1低电平关断。控制芯片270的第三输出端c输出高电平信号,控制第三晶体管Q3导通。此时,在第三电容C3的耦合作用下,第三节点M的电压等于第二节点P的电压。又由于第二晶体管Q2导通,使第一节点N的电压等于第二节点P的电压,因此第一节点N的电压等于第三节点M的电压,即第一晶体管Q1的第一极S的电压等于第一晶体管Q1的控制极G的电压。如此,可以确保第一晶体管Q1保持关断状态。
信号传输电路20用于传输数据信号时工作过程如下:
信号传输接口240输入数据信号。控制芯片270的第一子端口a1或/和第二子端口a2输出高电平信号,控制第一晶体管Q1导通。此时,信号传输接口240输入的数据信号依次通过第一节点N、第一晶体管Q1从系统级芯片250的输入端输入至系统级芯片250。控制芯片270的第二输出端b输出低电平信号,使第二晶体管Q2关断,防止信号传输接口240输入的数据信号通过第二晶体管Q2输入至编码解码器260。控制芯片270的第三输出端c输出低电平信号,使第三晶体管Q3关断,防止第一晶体管Q1传输数据信号时,数据信号通过第三晶体管Q3串扰输出至编码解码器260。如此,即可使信号传输电路20在传输数据信号时,所有数据信号均可从第一晶体管Q1的第二极D输出至系统级芯片250,从而可以提升电子设备30输入数据信号的质量。该信号传输电路20可以解决相关技术中在对电路板和电子设备30进行检测和实际应用的过程中所产生的掉端口问题,从而提高电子设备30的生产率和使用体验。
本申请实施例还提供了一种电子设备30。图7是本申请实施例提供的一种电子设备30的电路结构图。如图7所示,电子设备30包括第一信号传输电路310和第二信号传输电路320。其中,第一信号传输电路310和第二信号传输电路320均为上述实施例中所述的信号传输电路20。
在图7所示的电路结构中,为便于描述,第一信号传输电路310中各电子器件(包括晶体管、电阻、电容、二极管、滤波器等)的标号仍采用前述的信号传输电路20中各电子器件的标号;第二信号传输电路320中与第一信号传输电路310中相同的电子器件的标号则加“a”用以区分。例如,在第一信号传输电路310中包括用于传输数据信号的第一晶体管Q1,在第二信号传输电路320中也包括用于传输数据信号的第一晶体管Q1a。在第一信号传输电路310中包括用于传输音频信号的第二晶体管Q2,在第二信号传输电路320中也包括用于传输数据信号的第二晶体管Q2a。不再赘述。
一般的,信号传输接口240所传输的数据信号包括正相数据信号和反相数据信号。正相数据信号和反相数据信号需要由不同电路传输。因此,在本申请实施例提供的电子设备30中,第一信号传输电路310的第一晶体管Q1可以用于传输正相数据信号,第二信号传输电路320的第一晶体管Q1a可以用于传输反相数据信号。另外,信号传输接口240所传输的音频信号包括左声道音频信号和右声道音频信号。左声道音频信号和右声道音频信号需要由不同电路传输。因此,在本申请实施例提供的电子设备30中,第一信号传输电路310的第二晶体管Q2可以用于传输左声道音频信号,第二信号传输电路320的第二晶体管Q2a可以用于传输右声道音频信号。
在本申请实施例中,如图7所示,系统级芯片250的输入端也可以包括端口d1和端口d2。端口d1可以与第一信号传输电路310中的第一晶体管Q1的第二极D连接,用于输入正相数据信号。端口d2可以与第二信号传输电路320中的第一晶体管Q1a的第二极D连接,用于输入反相数据信号。编码解码器260的输出端也可以包括端口e1和端口e2。端口e1可以与第一信号传输电路310中的第二晶体管Q2的第一极S连接,用于输出左声道音频信号。端口e2可以与第二信号传输电路320中的第二晶体管Q2a的第一极S连接,用于输出右声道音频信号。控制芯片270的第二输出端b可以包括端口b1和端口b2。端口b1用于与第一信号传输电路310中的第二晶体管Q2的控制极G连接,以控制第一信号传输电路310中的第二晶体管Q2的导通与关断。端口b2用于与第二信号传输电路320中的第二晶体管Q2a的控制极G连接,以控制第二信号传输电路320中的第二晶体管Q2a的导通与关断。控制芯片270的第三输出端c可以包括端口c1和端口c2。端口c1用于与第一信号传输电路310中的第三晶体管Q3的控制极G连接,以控制第一信号传输电路310中的第三晶体管Q3的导通与关断。端口c2用于与第二信号传输电路320中的第三晶体管Q3a的控制极G连接,以控制第二信号传输电路320中的第三晶体管Q3的导通与关断。
第一信号传输电路310中的第一晶体管Q1的控制极G和第二信号传输电路320中的第一晶体管Q1a的控制极G可以均用于与控制芯片270的第一输出端a(包括第一子端口a1和第二子端口a2)连接。在一些实施例中,图7所示的电子设备30的电路结构中,第二信号传输电路320中的第二电阻R2a的第一端也可以直接连接在第一信号传输电路310中的第一电阻R1的第二端,从而可以精简掉第二信号传输电路320中的第一二极管D1a、第二二极管D2a、第一电阻R1a、第三电阻R3a、第四电阻R4a和第一电容C1a。精简后电子设备30的电路结构如图8所示。
在一些实施例中,如图8所示(图中不再示出第一信号传输电路和第二信号传输电路),电子设备30还包括第四晶体管Q4。第四晶体管Q4的第一极S与地线GND连接。第四晶体管Q4的第二极D与第一晶体管Q1的控制极G及第一晶体管Q1a的控制极G连接。例如,在图8所示的实施例中,第四晶体管Q4的第二极D通过第二电阻R2与第一晶体管Q1的控制极G连接。第四晶体管Q4的第二极D还通过第二电阻R2a与第一晶体管Q1a的控制极G连接。在本申请实施例中,第二晶体管Q2导通时,第四晶体管Q4也导通。也就是说,第二晶体管Q2和第四晶体管Q4同步导通。因此,第四晶体管Q4的控制极G可以与第二晶体管Q2的控制极G连接在一起,并连接至控制芯片270的端口b1。这种情况下,当编码解码器260的端口e1用于输出左声道音频信号时,控制芯片270的端口b1可以输出高电平信号,使第二晶体管Q2和第四晶体管Q4均导通。第四晶体管Q4导通时,第一晶体管Q1的控制极G通过第二电阻R2、第四晶体管Q4与地线GND连通,因此可以进一步确保第一晶体管Q1关断。
在其他一些未示出的实施例中,第四晶体管Q4的控制极G不仅与控制芯片270的端口b1连接,还与控制芯片270的端口b2连接。这种情况下,当第二晶体管Q2或/和第二晶体管Q2a导通时,第四晶体管Q4均导通,从而使第一晶体管Q1和第一晶体管Q1a均关断。
下面结合图8,对电子设备30的工作过程进行说明:
编码解码器260的端口e1输出左声道音频信号时,控制芯片270的端口b1输出高电平信号,使晶体管Q2和晶体管Q4导通。此时,端口e1输出的左声道音频信号通过晶体管Q2从信号传输接口240输出。控制芯片270的端口a1和端口a2输出低电平信号,使晶体管Q1关断。控制芯片270的端口c1输出高电平信号,使晶体管Q3导通。导通的晶体管Q3和晶体管Q4均可确保晶体管Q1关断。
编码解码器260的端口e2输出右声道音频信号时,控制芯片270的端口b2输出高电平信号,使晶体管Q2a导通。控制芯片270的端口b1输出高电平信号,使晶体管Q4导通。此时,端口e2输出的右声道音频信号通过晶体管Q2a从信号传输接口240输出。控制芯片270的端口a1和端口a2输出低电平信号,使晶体管Q1a关断。控制芯片270的端口c2输出高电平信号,使晶体管Q3a导通。导通的晶体管Q3a和晶体管Q4均可确保晶体管Q1a关断。
信号传输接口240输入数据信号时,控制芯片270的端口b1、端口b2、端口c1和端口c2均输出低电平信号,使晶体管Q2、晶体管Q2a、晶体管Q3和晶体管Q3a均关断。控制芯片270的端口a1或/和端口a2输出高电平信号,使晶体管Q1和晶体管Q1a导通。如此,信号传输接口240输入的同相数据信号可以通过晶体管Q1输入至系统级芯片250的端口d1,信号传输接口240输入的反相数据信号可以通过晶体管Q1a输入至系统级芯片250的端口d2。如此,即可完成数据信号的输入。
通过示波器对相关技术中的电子设备30传输数据信号时的波形进行显示,所得的眼图如图9所示。通过示波器对本申请实施例提供的电子设备30传输数据信号时的波形进行显示,所得的眼图如图10所示。在图9和图10所示的眼图中,六边形区域为模板区域,且图9中的模板区域和图10中的模板区域完全相同。根据图9和图10可知,相关技术中的电子设备30在传输数据信号时,眼图中的眼高(即眼图所围成的区域的高)较小,且波形盖住了模板区域,因此眼图质量较差,这表明相关技术中电子设备30传输数据信号的质量较差,串扰较大。而本申请实施例提供的电子设备30在传输数据信号时,眼图中的眼高较大,并完全裸露出模板区域,因此眼图质量较高,这表明本申请实施例提供的电子设备30传输数据信号的质量较高,串扰较少。因此,该电子设备30可以解决相关技术中在对电路板和电子设备30进行检测和实际应用的过程中所产生的掉端口问题,从而提高电子设备30的生产率和使用体验。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (11)
1.一种信号传输电路,其特征在于,包括:第一晶体管、第二晶体管和第三晶体管;
所述第一晶体管的第一极用于输入数据信号;所述第二晶体管的第一极用于输入音频信号;所述第二晶体管的第二极与所述第一晶体管的第一极连接;所述第三晶体管的第一极与所述第二晶体管的第一极连接,所述第三晶体管的第二极与所述第一晶体管的控制极连接;
所述第二晶体管导通时,所述第三晶体管导通且所述第一晶体管关断,以使所述第二晶体管的第二极输出音频信号;所述第一晶体管导通时,所述第二晶体管和所述第三晶体管均关断,以使所述第一晶体管的第二极输出数据信号。
2.如权利要求1所述的信号传输电路,其特征在于,所述信号传输电路还包括:系统级芯片和编码解码器;
所述系统级芯片的输入端与所述第一晶体管的第二极连接,以当所述第一晶体管导通时,所述系统级芯片输入所述数据信号;所述编码解码器的输出端与所述第二晶体管的第一极连接,以向所述第二晶体管的第一极输出音频信号。
3.如权利要求1或2所述的信号传输电路,其特征在于,所述信号传输电路还包括:控制芯片;
所述控制芯片的第一输出端与所述第一晶体管的控制极连接,以控制所述第一晶体管的导通与关断。
4.如权利要求3所述的信号传输电路,其特征在于,所述控制芯片的第一输出端包括第一子端口和第二子端口;
所述信号传输电路还包括:第一二极管、第二二极管、第一电阻、第二电阻、第三电阻、第四电阻和第一电容;
所述第一二极管的阳极与所述第一子端口连接,所述第二二极管的阳极与所述第二子端口连接,所述第一二极管的阴极和所述第二二极管的阴极均与所述第一电阻的第一端连接,所述第一电阻的第二端与所述第二电阻的第一端连接,所述第二电阻的第二端与所述第一晶体管的控制极连接;所述第三电阻的第一端和所述第四电阻的第一端均与所述第一二极管的阳极连接,所述第三电阻的第二端与所述第一电阻的第二端连接;所述第四电阻的第二端与地线连接;所述第一电容的第一极板与所述第一电阻的第二端连接,所述第一电容的第二极板与所述地线连接。
5.如权利要求1所述的信号传输电路,其特征在于,所述信号传输电路还包括:第一滤波器和第二滤波器;
所述第一滤波器的第一端用于输入所述音频信号,所述第一滤波器的第二端与所述第二晶体管的第一极连接;所述第三晶体管的第一极与所述第一滤波器的第一端连接;
所述第二滤波器的第一端与所述第二晶体管的第二极连接,所述第二滤波器的第二端与所述第一晶体管的第一极连接。
6.如权利要求1或5所述的信号传输电路,其特征在于,所述信号传输电路还包括:控制芯片、第五电阻和第二电容;
所述控制芯片的第二输出端与所述第五电阻的第一端连接,所述第五电阻的第二端与所述第二晶体管的控制极连接;所述第二电容的第一极板与所述第二晶体管的控制极连接,所述第二电容的第二极板与所述第二晶体管的第一极连接。
7.如权利要求1所述的信号传输电路,其特征在于,所述信号传输电路还包括:第六电阻、第三滤波器和第三电容;
所述第六电阻的第一端与所述第三晶体管的第二极连接,所述第六电阻的第二端与所述第三滤波器的第一端连接,所述第三滤波器的第二端与所述第三电容的第一极板连接,所述第三电容的第二极板与所述第一晶体管的控制极连接。
8.如权利要求1或7所述的信号传输电路,其特征在于,所述信号传输电路还包括:控制芯片;
所述控制芯片的第三输出端与所述第三晶体管的控制极连接,以控制所述第三晶体管的导通与关断。
9.如权利要求1所述的信号传输电路,其特征在于,所述第一晶体管、所述第二晶体管和所述第三晶体管均为N型金属氧化物半导体场效应管。
10.一种电子设备,其特征在于,包括第一信号传输电路和第二信号传输电路,所述第一信号传输电路和第二信号传输电路均为如权利要求1至9任意一项所述的信号传输电路。
11.如权利要求10所述的电子设备,其特征在于,所述电子设备还包括:第四晶体管;
所述第四晶体管的第一极与地线连接,所述第四晶体管的第二极与所述第一信号传输电路中的第一晶体管的控制极及所述第二信号传输电路中的第一晶体管的控制极连接;所述第一信号传输电路中的第二晶体管和所述第二信号传输电路中的第二晶体管导通时,所述第四晶体管导通。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222570702.6U CN219016967U (zh) | 2022-09-27 | 2022-09-27 | 信号传输电路及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202222570702.6U CN219016967U (zh) | 2022-09-27 | 2022-09-27 | 信号传输电路及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219016967U true CN219016967U (zh) | 2023-05-12 |
Family
ID=86238020
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202222570702.6U Active CN219016967U (zh) | 2022-09-27 | 2022-09-27 | 信号传输电路及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219016967U (zh) |
-
2022
- 2022-09-27 CN CN202222570702.6U patent/CN219016967U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8476922B2 (en) | Balanced impedance method for differential signaling | |
US9727514B2 (en) | Integrated circuits with universal serial bus 2.0 and embedded universal serial bus 2 connectivity | |
US10200025B2 (en) | Pulse-amplitude modulated hybrid comparator circuit | |
CN104242907A (zh) | 可编程高速电压模式差分驱动器 | |
US9209807B2 (en) | Differential receiver, electronic device and industrial device including the same, and method of receiving differential signal | |
US7598779B1 (en) | Dual-mode LVDS/CML transmitter methods and apparatus | |
US20110316505A1 (en) | Output Buffer With Improved Output Signal Quality | |
US9813064B2 (en) | Apparatus for high voltage tolerant driver | |
US10135442B2 (en) | Current-mode logic circuit | |
US9362915B1 (en) | LVDS with idle state | |
JP2012049868A (ja) | スイッチ回路 | |
US9054902B2 (en) | Apparatus and system for switching equalization | |
US20180069552A1 (en) | Low power general purpose input/output level shifting driver | |
CN219016967U (zh) | 信号传输电路及电子设备 | |
US10003339B1 (en) | General purpose interface circuit compatible with output of MIPI signals | |
WO2019133200A1 (en) | Protection circuit for decoupling a low voltage circuitry from a high voltage circuitry | |
US10305481B2 (en) | Pre-driver for driving low voltage differential signaling (LVDS) driving circuit | |
CN109144925B (zh) | 通用串行总线电路 | |
US20040136519A1 (en) | Differential signaling transmission circuit | |
JP2015091092A (ja) | ドライバ回路および半導体集積回路装置 | |
US9306563B2 (en) | Configurable single-ended driver | |
CN102832790A (zh) | 电力产生电路及开关电路 | |
US11223354B2 (en) | Low current, wide range input common mode LVDS receiver devices and methods | |
US11909388B2 (en) | Terminal resistance circuit, chip and chip communication device | |
CN116569466A (zh) | 一种开关电源、芯片及设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |