TWI817726B - 測試電路 - Google Patents

測試電路 Download PDF

Info

Publication number
TWI817726B
TWI817726B TW111135521A TW111135521A TWI817726B TW I817726 B TWI817726 B TW I817726B TW 111135521 A TW111135521 A TW 111135521A TW 111135521 A TW111135521 A TW 111135521A TW I817726 B TWI817726 B TW I817726B
Authority
TW
Taiwan
Prior art keywords
test
under test
receives
mode
voltage
Prior art date
Application number
TW111135521A
Other languages
English (en)
Other versions
TW202413971A (zh
Inventor
黃紹璋
陳俊智
許凱傑
李慶和
王前偉
林功凱
陳立凡
Original Assignee
世界先進積體電路股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 世界先進積體電路股份有限公司 filed Critical 世界先進積體電路股份有限公司
Priority to TW111135521A priority Critical patent/TWI817726B/zh
Application granted granted Critical
Publication of TWI817726B publication Critical patent/TWI817726B/zh
Publication of TW202413971A publication Critical patent/TW202413971A/zh

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

一種測試電路，用於測試一第一待測元件。第一待測元件具有一控制端、一輸入端、以及一輸出端。測試電路包括一第一可編程元件、一電容元件、以及一第一開關元件。第一可編程元件耦接於第一待測元件的控制端與一第一節點之間。電容元件耦接於第一節點與一接地端之間。第一開關元件耦接於第一節點與接地端之間，且受控於一模式信號。

Description

測試電路
本發明是有關於一種測試電路，特別是有關於一種能支援多種測試模式的測試電路。
一般而言，在半導體晶圓製作完成後，可進行晶圓級測試，以獲得晶圓上器件的可靠度、驅動特性等相關參數。對於不同的測試操作，需要不同的測試結構（test key）。當欲在同一晶圓上進行多種測試操作時，則須要多個不同的專用測試結構，這增加設計的複雜度，也增加了在晶圓上用於測試的面積。
有鑑於此，本發明提出一種測試電路，用於測試一第一待測元件。第一待測元件具有一控制端、一輸入端、以及一輸出端。測試電路包括一第一可編程元件、一電容元件、以及一第一開關元件。第一可編程元件耦接於第一待測元件的控制端與一第一節點之間。電容元件耦接於第一節點與一接地端之間。第一開關元件耦接於第一節點與接地端之間，且受控於一模式信號。
為使本發明之上述目的、特徵和優點能更明顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說明如下。
第1圖係表示根據本發明一實施例之測試電路。參閱第1圖，測試電路1用於對一待測元件DUT10進行測試操作。待測元件DUT10具有控制端、輸入端、以及輸出端。在此實施例中，待測元件DUT10係以一金氧半場效電晶體（metal-oxide-semiconductor field-effect transistor，MOSFET）100來實現。在下文中，為了能說明簡潔，金氧半場效電晶體100以「電晶體100」來敘述。電晶體100的閘極100A、汲極100B、以及源極100C分別作為待測元件DUT10的控制端、輸入端、以及輸出端。電晶體100的源極100C耦接電源端T10。在此實施例中，電源端T10接地GND。
參閱第1圖，測試電路1包括可編程元件10、電容元件11、以及開關元件12。可編程元件10耦接於電晶體100的閘極100A與節點N10之間。電容元件11耦接於節點N10與電源端T11之間。開關元件12耦接於節點N10與電源端T12之間。在此實施例中，對於電源端T11與T12中的每一者而言，該電源端可耦接至地GND(此時，此電源端的電壓位準例如為零伏特)，或者未接收任何電壓而具有浮動(floating)電位FLP。開關元件12接收模式信號S12，且其導通(ON)/關斷(OFF)狀態(此時電源端T12耦接至地GND)或是浮動狀態FLS(此時電源端T12為浮動電位FLP)係由模式信號S12所控制。當對電晶體100進行測試時，模式信號S12係表示在何種測試模式下測試電晶體100以獲得表示電晶體100的可靠度或驅動特性等的對應特性參數。
在此實施例中，係以可在第一測試模式或第二測試模式下測試電晶體100為例來說明測試電路1的操作。在一實施例中，第一測試模式為在一額外電容器耦接於電晶體100的閘極100A的情況下測試電晶體100的模式。舉例來說，第一測試模式是傳輸線脈波(transmission line pulse，TLP)測試模式，且獲得的特性參數係關於電晶體100的可靠度，例如，電晶體100的電性安全工作區域(electrical safe operating area，eSOA)以及/或在電晶 體100的汲-源極電壓相對於汲極電流的曲線上發生驟回(snapback)之前的汲極電壓值以及對應的汲極電流。在一實施例中，第二測試模式是在不需一額外電容器耦接於電晶體100的閘極100A的情況下測試電晶體100的模式。舉例來說，第二測試模式是用於獲得關於電晶體100的驅動特性的特性參數，例如總閘極電荷(Qg)、輸入功率電容(Ciss)輸出功率電容(Coss)、以及/或反饋電容(Crss)。
第2圖係表示根據本發明另一實施例之測試電路。參閱第2圖，可編程元件10係以一熔絲20來實現。熔絲20的第一端耦接電晶體100的閘極100A，且其另一端耦接節點N10。電容元件11以及開關元件12分別以電晶體21與22(例如，金氧半場效電晶體(MOSFET))來實現。電晶體21的閘極21A耦接節點N10，且其汲極21B與源極21C耦接電源端T11。電晶體22的閘極22A接收模式信號S12，其汲極22B耦接節點N10，且其源極22C耦接電源端T12。
在以下各實施例中，將以第一測試模式為TLP測試模式且第二測試模式為Qg測試模式為例來說明測試電路1的操作。
第3圖係表示在第一操作模式(TLP測試模式)下測試電路1的操作示意圖。在進行測試時，量測電路30連接電晶體100。詳細來說，量測電路30連接電晶體100的閘極100A、汲極100B、以及源極100C。測試電路1以及量測電路30組成一測試系統。在第一操作模式下，電源端T11耦接至地GND，以及電源端T12可耦接至地GND或者具有浮動電位FLP。
參閱第3圖，在第一操作模式下，電晶體22根據模 式信號S12而關斷(OFF)(此時電源端T12耦接至地GND)或是處於浮動狀態FLS(此時電源端T12具有浮動電位FLP)。量測電路30產生直流偏壓電壓V30以及脈波信號S30。脈波信號S30形成不同的脈波，且這些脈波的振幅一個一個逐漸增加。電晶體100的閘極100A接收直流偏壓電壓V30，且其汲極100B接收脈波信號S30。此時，由於電晶體22處於關斷狀態OFF或是浮動狀態FLS，因此熔絲20未被編程(即未被燒斷)且提供一阻抗。換句話說，熔絲20作為一電阻器，使得以電晶體21實現的電容元件11透過熔絲20耦接至電晶體100的閘極100A。在第一操作模式下，量測電路30同時量測電晶體100的汲極100B與源極100C之間的壓差(汲-源極電壓VDS)以及汲極100B上的汲極電流(ID)，以獲得汲-源極電壓相對於汲極電流的曲線。在獲得汲-源極電壓相對於汲極電流的曲線後，可由量測電路30獲得電晶體100的電性安全工作區域(eSOA)、以及/或在汲-源極電壓相對於汲極電流的曲線上發生驟回之前的汲極電壓值以及對應的汲極電流，作為表示電晶體100的可靠度的特性參數。
在此實施例中，模式信號S12係由在測試電路1外部的一測試控制器所產生。測試控制器依據欲在何種測試模式下測試電晶體100來決定模式信號S12的電壓位準。例如，在第一操作模式下，模式信號S12具有低電壓位準或是浮動電位(此時電源端T12具有浮動電位FLP)，以關斷(OFF)電晶體22或是使電晶體22處於浮動狀態FLS。在另一實施例中，模式信號S12係由量測電路30所產生或是由其它外部電路提供。
第4A圖為第二操作模式的預先操作階段(編程階 段)下測試電路1的操作示意圖，第4B圖係表示在第二操作模式(例如，Qg測試模式)的測試階段下測試電路1的操作示意圖。在進行測試時，量測電路31連接電晶體100。詳細來說，量測電路31連接電晶體100的閘極100A、汲極100B、以及源極100C。測試電路1以及量測電路31組成一測試系統。
參閱第4A圖，在第二操作模式的預先操作階段下，電源端T10~T12中的每一者接地GND。此時，電晶體22根據模式信號S12而導通(ON)。量測電路31產生電壓V40。電晶體100的閘極100A接收電壓V40。此時，由於電晶體22處於導通狀態ON，電壓V40所導致的電流透過熔絲20以及電晶體22流至接地端GND，使得熔絲20被編程(即被燒斷)。換句話說，在電晶體100的閘極100A與節點N10之間為斷路，使得以電晶體21實現的電容元件11不再耦接電晶體100的閘極100A。
參閱第4B圖，在熔絲20被編程後，繼續進行第二操作模式的測試階段。在第二操作模式的測試階段下，電源端T10接地GND，而電源端T11與T12中之每一者耦接至地GND或者具有浮動電位FLP。以第二操作模式為Qg測試模式為例，在熔絲20被編程後，量測電路31接著產生測試電流I40以及電流I41。電晶體100的閘極100A接收測試電流I40，且其汲極100B接收電流I41。隨著閘極100A被測試電流I40充電，電晶體100的閘極100A與源極100C之間的壓差(閘-源極電壓VGS)改變。量測電路31量測電晶體100的閘-源極電壓VGS，且根據測試電流I40與測試時間(t)來獲得閘極電荷(I40xt)。量測電路31接著可獲得電晶體100的閘-源極電壓VGS相對於閘極電荷的曲線，其可呈現電晶體100的驅動特 性。
在此實施例中，模式信號S12係由在測試電路1外部的一測試控制器所產生。測試控制器依據欲在何種測試模式下測試電晶體100來決定模式信號S12的電壓位準。例如，在第二操作模式的預先操作階段(編程階段)下，模式信號S12具有高電壓位準，以導通電晶體22。在另一實施例中，模式信號S12係由量測電路31所產生或是其它外部電路提供。在第二操作模式下，當熔絲20已被編程，電晶體22的狀態(導通/關斷狀態或是浮動狀態)已不影響測試操作，因此，模式信號S12的位準不須被限定。
在上述實施例中，在第二操作模式的測試階段，係以量測電路31產生電流I40與I41為例來說明，但不以此為限。在其他實施例中，量測電路31可產生電壓V40與V41以進行測試操作。
根據上述第3圖以及第4A與4B圖的實施例，量測電路30與31係分別用於第一與第二操作模式。在其他實施例中，量測電路30與31可以同一量測電路來實現，其在不同的操作模式下提供所需的測試參數(包括電壓、脈波信號、以及/或電流)至電晶體100。
在第3圖以及第4A與4B圖的實施例中，於一測試期間，測試電路1可在第一操作模式或第二操作模式下操作。而在其他實施例中，於一測試期間，測試電路1可先在第一操作模式下操作，接著在第二操作模式下操作。
在上述實施例中，作為待測元件DUT10的電晶體100係位於一晶圓的複數區塊中的一者。在晶圓的同一區塊中若有多個待測元件，則每一待測元件對應一組的可編程元件與開關元 件，但所有的待測元件共同對應單一電容元件。
第5圖係表示根據本發明另一實施例之測試電路。參閱第5圖，測試電路5係用測試多個待測元件。在第5圖的實施例中，係以測試兩個待測元件DUT10與DUT50為例來說明測試電路5的操作。測試電路5除了包括第2圖所示的測試電路1的所有元件，還包括可編程元件40以及開關元件42，以實現對待測元件DUT50的測試。可編程元件10、電容元件11、開關元件12、以及待測元件DUT10之間的連接關係與第2圖的實施例相同，在此省略說明。
待測元件DUT50具有控制端、輸入端、以及輸出端。在此實施例中，待測元件DUT50係以一金氧半場效電晶體(MOSFET)500來實現。在下文中，為了能說明簡潔，金氧半場效電晶體500以「電晶體500」來敘述。電晶體500的閘極500A、汲極500B、以及源極500C分別作為待測元件DUT50的控制端、輸入端、以及輸出端。電晶體500的源極500C耦接電源端T50。在此實施例中，對於電源端T10與T50中的每一者而言，該電源端可耦接至地GND(此時，此電源端的電壓位準例如為零伏特)，或者未接收任何電壓而具有浮動電位FLP。
參閱第5圖，可編程元件40耦接於電晶體500的閘極500A與節點N10之間。開關元件42耦接於節點N10與電源端T52之間。在此實施例中，對於電源端T11、T12、與T52中的每一者而言，該電源端可耦接至地GND(此時，此電源端的電壓位準例如為零伏特)，或者未接收任何電壓而具有浮動電位FLP。開關元件42接收模式信號S12，且其導通(ON)/關斷(OFF)(此時電源端T52耦接至地GND)或是浮動狀態FLS(此時電源端T12為浮動電 位FLP)係由模式信號S12所控制。當對電晶體500進行測試時，模式信號S12係表示係在何種測試模式下測試電晶體100與500，以獲得表示電晶體100與500的可靠度或驅動特性等的對應特性參數。
在第5圖的實施例中，可編程元件40係以一熔絲50來實現。熔絲50的第一端耦接電晶體500的閘極500A，且其另一端耦接節點N10。開關元件42以電晶體52(例如，金氧半場效電晶體(MOSFET))來實現。電晶體52的閘極52A接收模式信號S12，其汲極52B耦接節點N10，且其源極52C耦接電源端T52。
第6圖係表示在第一操作模式(TLP測試模式)下測試電路5的操作示意圖。在進行測試時，量測電路60連接電晶體100與500。詳細來說，量測電路60連接電晶體100的閘極100A、汲極100B、以及源極100C以及連接電晶體500的閘極500A、汲極500B、以及源極500C。測試電路5以及量測電路60組成一測試系統。在第一操作模式下，電源端T11耦接至地GND，以及電源端T12與T52可耦接至地GND或者具有浮動電位FLP。
參閱第6圖，在第一操作模式下，電晶體22與52根據模式信號S12而關斷(OFF)(此時電源端T12與T52耦接至地GND)或是處於浮動狀態FLS(此時電源端T12與T52具有浮動電位FLP)。量測電路60產生偏壓電壓V60與V61以及脈波信號S60與S61。脈波信號S60與S61中的形成不同脈波，且這些脈波的振幅一個一個逐漸增加。電晶體100的閘極100A接收直流偏壓電壓V60，且其汲極100B接收脈波信號S60。電晶體500的閘極500A接收直流偏壓電壓V61，且其汲極600B接收脈波信號S61。此時，由於電晶體22與52皆處於關斷狀態OFF或是浮動狀態FLS，因此熔絲 20與50未被編程(即未被燒斷)且各自提供一阻抗。換句話說，熔絲20與50各自作為一電阻器，使得以電晶體21實現的電容元件11透過熔絲20耦接至電晶體100的閘極100A且同時透過熔絲50耦接至電晶體500的閘極500A。
在第一操作模式下，當欲測試待測元件DUT10時，電源端T50具有浮動電位FLP以使得待測元件DUT50的電晶體500處於浮動狀態，而電晶體22與52為關斷狀態OFF或浮動狀態FLS，量測電路60同時量測電晶體100的汲極100B與源極100C之間的壓差(汲-源極電壓)以及汲極100B上的汲極電流以獲得汲-源極電壓相對於汲極電流的曲線。當欲測試待測元件DUT50時，電源端T10具有浮動電位FLP以使得待測元件DUT10的電晶體100處於浮動狀態FLS而電晶體22與52為關斷狀態OFF或浮動狀態FLS，量測電路60同時量測電晶體500的汲極500B與源極500C之間的壓差(汲-源極電壓)以及汲極500B上的汲極電流以獲得汲-源極電壓相對於汲極電流的曲線。在獲得電晶體100與500各自的汲-源極電壓相對於汲極電流的曲線後，對於電晶體100與500中每一者而言，可由量測電路60獲得對應的電性安全工作區域(eSOA)、以及/或在對應的汲-源極電壓相對於汲極電流的曲線上發生驟回之前的汲極電壓值以及對應的汲極電流，作為表示此電晶體(100/500)可靠度的特性參數。
在此實施例中，模式信號S12係由在測試電路5外部的一測試控制器所產生。測試控制器依據欲在何種測試模式下測試電晶體100與500來決定模式信號S12的電壓位準。例如，在第一操作模式下，模式信號S12具有低電壓位準或是浮動電位(此時電 源端T12具有浮動電位FLP)，以關斷(OFF)電晶體22與52或是使電晶體22與52處於浮動狀態FLS。在另一實施例中，模式信號S12係由量測電路60或是其它外部電路提供。
在第6圖的實施例中，依據測試設計的需求，分別施加至電晶體100與500的偏壓電壓V60與V61依據需求提供對應的位準至電晶體100與500的閘極100A與500A。
在一實施例中，脈波信號S60與S61依據需求提供對應的脈波變化態樣(pattern)，脈波變化式樣的特徵包括起始脈波的振幅、脈波振幅不同階段(step)變化的幅度、以及/或脈波的最大振幅等等。在此情況下，量測電路60可僅產生脈波信號，並依據需求提供至對應的電晶體100與500的汲極100B與500B。
第7A圖為第二操作模式的預先操作階段(編程階段)下測試電路1的操作示意圖，第7B圖係表示在第二操作模式(例如，Qg測試模式)的測試階段下測試電路5的操作示意圖。在進行測試時，量測電路61連接電晶體100與500。詳細來說，量測電路61連接電晶體100的閘極100A、汲極100B、以及源極100C以及連接電晶體500的閘極500A、汲極500B、以及源極500C。測試電路5以及量測電路61組成一測試系統。
參閱第7A圖，在第二操作模式的預先操作階段下，電源端T10~T12、T50、與T52中的每一者接地GND。此時，電晶體22與52根據模式信號S12而導通(ON)。量測電路61產生電壓V70與V71。電晶體100的閘極100A接收電壓V70，且電晶體500的閘極500A接收電壓V71。此時，由於電晶體22與52處於導通狀態ON，電壓V70所導致的電流透過熔絲20以及電晶體22流至接 地端GND，且電壓V71所導致的電流透過熔絲50以及電晶體52流至接地端GND，使得熔絲20與50被編程(即被燒斷)。換句話說，在電晶體100的閘極100A與節點N10之間為斷路，且在電晶體500的閘極500A與節點N10之間也為斷路，使得以電晶體21實現的電容元件11不再耦接電晶體100的閘極100A以及電晶體500的閘極500A。
參閱第7B圖，在熔絲20與50被編程後，繼續進行第二操作模式的測試階段。在第二操作模式的測試階段下，電源端T10與T50接地GND，而電源端T11、T12、與T52中之每一者耦接至地GND或者具有浮動電位FLP。以第二操作模式為Qg測試模式為例，在熔絲20與50被編程後，量測電路61接著產生測試電流I70與I71以及電流I72與I73。電晶體100的閘極100A接收測試電流I70，且其汲極100B接收電流I72。電晶體500的閘極500A接收測試電流I71，且其汲極500B接收電流I73。隨著閘極100A被測試電流I70充電，電晶體100的閘極100A與源極100C之間的壓差(閘-源極電壓)改變；隨著閘極500A被測試電流I71充電，電晶體500的閘極500A與源極500C之間的壓差(閘-源極電壓)改變。量測電路61量測電晶體100的閘-源極電壓，且根據測試電流I70與測試時間(t)來獲得電晶體100的閘極電荷(I70xt)。此外，量測電路61也量測電晶體500的閘-源極電壓，且根據測試電流I71與測試時間(t)來獲得電晶體500的閘極電荷(I71xt)。對於電晶體100與500每一者而言，量測電路61接著可獲閘-源極電壓相對於閘極電荷的一對應曲線，其可呈現此電晶體(100/500)的驅動特性。
在此實施例中，模式信號S12係由在測試電路5外 部的一測試控制器所產生。測試控制器依據欲在何種測試模式下測試電晶體100與500來決定模式信號S12的電壓位準。例如，在第二操作模式的預先操作階段(編程階段)下，模式信號S12具有高電壓位準，以導通電晶體22與52。在另一實施例中，模式信號S12係由量測電路61或是其它外部電路提供所產生。在第二操作模式下，當熔絲20與50已被編程，電晶體22與52的狀態(導通/關斷狀態或是浮動狀態)已不影響測試操作，因此，模式信號S12的位準不須被限定。
在第7A圖的操作程序中，依據測試設計的需求，分別施加至電晶體100與500的電壓V70與V71，各自位準依據需求而定，量測電路61產生電壓，並將依據需求而定提供至電晶體100與500的閘極100A與500A。
在上述實施例中，在第二操作模式的測試階段，係以量測電路61產生電流I70~I73為例來說明，但不以此為限。在其他實施例中，量測電路61可產生電壓V70~V73以進行測試操作。
同樣地，在第7B圖的操作程序中，依據測試設計的需求，分別施加至電晶體100與500的電壓V72與V73或是電流I72與I73，量測電路61產生電壓或是電流，並將依據需求而定提供至電晶體100與500的汲極100B與500B。
根據上述第6圖以及第7A與7B圖的實施例，量測電路60與61係分別用於第一與第二操作模式。在其他實施例中，量測電路60與61可以同一量測電路來實現，其在不同的操作模式下提供所需的測試參數(包括電壓、脈波信號、以及/或電流)至電晶體100與500。
在第6圖以及第7A與7B圖的實施例中，於一測試期間，測試電路5可在第一操作模式或第二操作模式下操作。而在其他實施例中，於一測試期間，測試電路5可先在第一操作模式下操作，接著在第二操作模式下操作。
在第5圖的實施例中，晶圓的同一區塊中所有的待測元件共同對應單一電容元件。在其他實施例中，晶圓的同一區塊中所有的待測元件除了共同對應單一電容元件，更共同對應單一開關元件。如第8圖所示，測試電路5可省略開關電路42。因此，待測元件DUT10與DUT50共同對應單一電容元件11以及單一開關元件12。未包括開關電路42的測試電路5的操作如同前述第6圖、第7A與7B圖的操作相同，在此省略敘述。
根據上述各實施例，本案的測試電路可支援多種操作模式。此外，相比於採用一專用測試電路來實施一對應操作模式的習知技術比較起來，本案的操作電路在晶圓上佔用較小的面積。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
1,5:測試電路
10:可編程元件
11:電容元件
12:開關元件
20:熔絲
21,22:金氧半場效電晶體
21A,22A:閘極
21B,22B:汲極
21C,22C:源極
30,31:量測電路
40:可編程元件
42:開關元件
50:熔絲
52:金氧半場效電晶體
52A:閘極
52B:汲極
52C:源極
60,61:量測電路
100,500:金氧半場效電晶體
100A,500A:閘極
100B,500B:汲極
100C,500C:源極
DUT10,DUT50:待測元件
FLP:浮動電位
FLS:浮動狀態
GND:地
I40,I70,I71:測試電流
I41,I72,I73:測試電流
N10:節點
ON:導通狀態
OFF:關斷狀態
S12:模式信號
S30,S60,S61:脈波信號
T10,T11,T12,T50,T52:電源端
V30:偏壓電壓
V40,V41:電壓
V60,V61:偏壓電壓
V70~V73:電壓
第1圖表示根據本發明一實施例之測試電路。 第2圖表示根據本發明另一實施例之測試電路。 第3圖表示在第一操作模式下，第2圖的測試電路的操作示意圖。 第4A與4B圖表示在第二操作模式下，第2圖的測試電路的操作示意圖。 第5圖表示根據本發明另一實施例之測試電路。 第6圖表示在第一操作模式下，第5圖的測試電路的操作示意圖。 第7A與7B圖表示在第二操作模式下，第5圖的測試電路的操作示意圖。 第8圖表示根據本發明另一實施例之測試電路。
1:測試電路
10:可編程元件
11:電容元件
12:開關元件
100:金氧半場效電晶體
100A:閘極
100B:汲極
100C:源極
DUT10:待測元件
FLP:浮接電位
GND:接地端
N10:節點
S12:模式信號
T10,T11,T12:電源端

Claims (15)

  1. 一種測試電路，用於測試一第一待測元件，該第一待測元件具有一控制端、一輸入端、以及一輸出端，該測試電路包括：一第一可編程元件，耦接於該第一待測元件的該控制端與一第一節點之間；一電容元件，耦接於該第一節點與一接地端之間；以及一第一開關元件，耦接於該第一節點與該接地端之間，且受控於一模式信號。
  2. 如請求項1之測試電路，其中，該第一可編程元件包括：一熔絲，具有耦接該第一待測元件的該控制端的一第一端、以及耦接該第一節點的一第二端。
  3. 如請求項1之測試電路，其中，該第一開關元件包括：一電晶體，具有耦接接收該模式信號的一閘極、耦接該第一節點的一汲極、以及耦接該接地端的一源極。
  4. 如請求項1之測試電路，其中，該電容元件包括：一電晶體，具有耦接該第一節點的一閘極、以及耦接該接地端的一汲極與一源極。
  5. 如請求項1之測試電路，其中，在一測試模式下：該第一開關元件根據該模式信號而處於一關斷狀態或一浮動狀 態；以及該第一待測元件的該控制端接收一偏壓電壓，且該第一待測元件的該輸入端接收一脈波信號。
  6. 如請求項1之測試電路，其中，在一測試模式下：該第一開關元件根據該模式信號而導通，且該第一待測元件的該控制端接收一第一電壓，藉以編程該第一可編程元件；以及在該第一可編程元件被編程後，該第一待測元件的該控制端接收一測試電流/電壓，且該第一待測元件的該輸入端接收一第二電流/電壓。
  7. 如請求項1之測試電路，其中：該測試電路更用於測試一第二待測元件，且該第二待測元件具有一控制端、一輸入端、以及一輸出端；以及該測試電路更包括：一第二可編程元件，耦接於該第二待測元件的該控制端與該第一節點之間；以及一第二開關元件，耦接於該第一節點與該接地端之間，且受控於該模式信號。
  8. 如請求項7之測試電路，其中，在一測試模式下：該第一開關元件以及該第二開關元件根據該模式信號而處於一關斷狀態或是一浮動狀態；以及該第一待測元件的該控制端接收一第一偏壓電壓，該第二待測元件的該控制端接收一第二偏壓電壓，該第一待測元件的該輸入端 接收一第一脈波信號，以及該第二待測元件的該輸入端接收一第二脈波信號。
  9. 如請求項7之測試電路，其中，在一測試模式下：該第一開關元件與該第二開關元件根據該模式信號而導通，該第一待測元件的該控制端接收一第一電壓，且該第二待測元件的該控制端接收一第二電壓，藉以編程該第一可編程元件以及該第二可編程元件；以及在該第一可編程元件以及該第二可編程元件被編程後，該第一待測元件的該控制端接收一第一測試電流、該第二待測元件的該控制端接收一第二測試電流、該第一待測元件的該輸入端接收一第三電流/電壓、以及該第二待測元件的該輸入端接收一第四電流/電壓。
  10. 如請求項1之測試電路，其中：該測試電路更用於測試一第二待測元件，且該第二待測元件具有一控制端、一輸入端、以及一輸出端；以及該測試電路更包括：一第二可編程元件，耦接於該第二待測元件的該控制端與該第一節點之間。
  11. 如請求項10之測試電路，其中，在一測試模式下：該第一開關元件根據該模式信號而處於一關斷狀態或是一浮動狀態；以及該第一待測元件的該控制端接收一第一偏壓電壓，該第二待測元 件的該控制端接收一第二偏壓電壓，該第一待測元件的該輸入端接收一第一脈波信號，以及該第二待測元件的該輸入端接收一第二脈波信號。
  12. 如請求項10之測試電路，其中，在一測試模式下：該第一開關元件根據該模式信號而導通，該第一待測元件的該控制端接收一第一電壓，且該第二待測元件的該控制端接收一第二電壓，藉以編程該第一可編程元件以及該第二可編程元件；以及在該第一可編程元件以及該第二可編程元件被編程後，該第一待測元件的該控制端接收一第一測試電流/電壓、該第二待測元件的該控制端接收一第二測試電流/電壓、該第一待測元件的該輸入端接收一第三電流/電壓、以及該第二待測元件的該輸入端接收一第四電流/電壓。
  13. 如請求項1之測試電路，其中：該測試電路可選擇性地操作在一第一測試模式下或一第二測試模式下：在該第一測試模式下，該第一開關元件根據該模式信號而處於一關斷狀態或是一浮動狀態；以及在該第二測試模式下，該第一開關元件根據該模式信號而被導通，且該第一可編程元件被編程。
  14. 如請求項13之測試電路，其中，該第一測試模式為傳輸線脈波(transmission line pulse，TLP)測試模式。
  15. 如請求項13之測試電路，其中，該第二測試模式 為關於該第一待測元件的總閘極電荷、輸入功率電容輸出功率電容、或反饋電容的一測試模式。
TW111135521A 2022-09-20 2022-09-20 測試電路 TWI817726B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW111135521A TWI817726B (zh) 2022-09-20 2022-09-20 測試電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW111135521A TWI817726B (zh) 2022-09-20 2022-09-20 測試電路

Publications (2)

Publication Number Publication Date
TWI817726B true TWI817726B (zh) 2023-10-01
TW202413971A TW202413971A (zh) 2024-04-01

Family

ID=89857924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111135521A TWI817726B (zh) 2022-09-20 2022-09-20 測試電路

Country Status (1)

Country Link
TW (1) TWI817726B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033715A1 (en) * 1999-10-29 2001-05-10 Koninklijke Philips Electronics N.V. On-chip decoupling capacitor system with parallel fuse
US20030231534A1 (en) * 2002-06-14 2003-12-18 Nec Electronics Corporation Data latch circuit having anti-fuse elements
TW200607072A (en) * 2004-08-04 2006-02-16 Taiwan Semiconductor Mfg Co Ltd Fuse circuit and electrical fuse circuit with electrostatic discharge protection
WO2008111962A1 (en) * 2007-03-13 2008-09-18 Linear Technology Corporation Method and apparatus for measuring the voltage of a power source
CN105185763A (zh) * 2015-09-28 2015-12-23 无锡中感微电子股份有限公司 内置可编程电路的芯片
US20180151240A1 (en) * 2016-11-02 2018-05-31 Skyworks Solutions, Inc. Accidental fuse programming protection circuits
TWI673850B (zh) * 2018-11-13 2019-10-01 台灣類比科技股份有限公司 積體電路及其電子熔絲元件的主動式靜電放電保護電路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033715A1 (en) * 1999-10-29 2001-05-10 Koninklijke Philips Electronics N.V. On-chip decoupling capacitor system with parallel fuse
US20030231534A1 (en) * 2002-06-14 2003-12-18 Nec Electronics Corporation Data latch circuit having anti-fuse elements
TW200607072A (en) * 2004-08-04 2006-02-16 Taiwan Semiconductor Mfg Co Ltd Fuse circuit and electrical fuse circuit with electrostatic discharge protection
WO2008111962A1 (en) * 2007-03-13 2008-09-18 Linear Technology Corporation Method and apparatus for measuring the voltage of a power source
CN105185763A (zh) * 2015-09-28 2015-12-23 无锡中感微电子股份有限公司 内置可编程电路的芯片
US20180151240A1 (en) * 2016-11-02 2018-05-31 Skyworks Solutions, Inc. Accidental fuse programming protection circuits
TWI673850B (zh) * 2018-11-13 2019-10-01 台灣類比科技股份有限公司 積體電路及其電子熔絲元件的主動式靜電放電保護電路

Similar Documents

Publication Publication Date Title
US7103861B2 (en) Test structure for automatic dynamic negative-bias temperature instability testing
KR970029757A (ko) 반도체장치 및 비교회로
JPH07154221A (ja) 遅延回路
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
JP2007309782A (ja) 半導体装置
US6211709B1 (en) Pulse generating apparatus
JPH06209252A (ja) Ｃｍｏｓ入力段
TWI817726B (zh) 測試電路
KR20000028857A (ko) 지연 회로
JPH04284021A (ja) 出力回路
TWI646778B (zh) 輸入輸出電路
TW202413971A (zh) 測試電路
KR100391991B1 (ko) 전압 인터페이스 회로를 구비한 반도체 집적 회로 장치
JP4404589B2 (ja) ヒューズ回路
RU2377720C2 (ru) Устройство управления высоковольтным транзистором, в частности моп-транзистором высоковольтного радиочастотного генератора для управляемого зажигания двигателя внутреннего сгорания
JP2009147501A (ja) 半導体装置
JP4989901B2 (ja) 半導体装置及びオン抵抗測定方法
WO2009098738A1 (ja) 半導体装置及びそのリセット方法
KR100511906B1 (ko) 출력 신호의 천이 레벨이 조절 가능한 ｃｍｏｓ 인버터 회로
US20080150608A1 (en) Integrated semiconductor circuit
KR100286345B1 (ko) 문턱전압 측정 회로
JP2005136664A (ja) 発振回路
JPH1151980A (ja) 電圧検出回路
KR0147453B1 (ko) 반도체 집적회로
KR0172415B1 (ko) 반도체 메모리 장치내의 외부입력신호 검출회로