TWI673850B

TWI673850B - 積體電路及其電子熔絲元件的主動式靜電放電保護電路

Info

Publication number: TWI673850B
Application number: TW107140270A
Authority: TW
Inventors: 林欣逸; 謝協縉
Original assignee: 台灣類比科技股份有限公司
Priority date: 2018-11-13
Filing date: 2018-11-13
Publication date: 2019-10-01
Also published as: TW202018905A

Abstract

本發明係一種積體電路及其電子熔絲元件的主動式靜電放電保護電路，其包含一開關單元及一靜電檢知單元，該開關單元跨接於一電子熔絲元件上，且具有一控制端；該靜電檢知單元係連接至該開關單元的控制端，以控制該開關單元的導通或不導通；當檢知有靜電發生時，即控制該開關單元立即觸發導通以快速形成一靜電電流渲洩路徑，避免靜電放電電流通過該電子熔絲元件，而燒斷該電子熔絲元件。

Description

積體電路及其電子熔絲元件的主動式靜電放電保護電路

本發明係關於一種靜電放電保護電路，尤指一種針對積體電路及其電子熔絲元件的主動式靜電放電保護電路。

在先進半導體製程微縮下，積體電路的操作電壓也越趨降低，對於包含有電子熔絲元件的積體電路來說，其中電子熔絲元件的寬度也越趨窄縮，相對使用更小的電壓即可燒斷電子熔絲元件；因此，由先進半導體製程所製作的微縮化電子熔絲元件更容易被靜電放電的突波燒斷，造成積體電路的設定錯誤。

請參閱圖3所示，一般具有電子熔絲元件31的積體電路30會在電源低電位外接點P3_AGND與連接該電子熔絲元件31的調校內接點P2_FUSE之間設置有一靜電放電保護元件32，但此做法仍無法全面防止靜電放電電流通過電子熔絲元件31，仍會將電子熔絲元件31燒斷。

請參閱圖4所示，為中華民國第105100696號發明專利申請案所提出來的一種用於電熔絲的放電保護結構，該放電保護結構包含與電子熔絲元件40並聯的二極體41，如圖中所示，該二極體41係由一電晶體構成，即該電晶體的閘極連接至源極。當靜電放電的負脈衝期間，該二極體41會導通，使得靜電放電電流流經導通的二極體41，而不會流向該電子熔絲元件40，以避免電子熔絲元件40被燒斷。在正常操作期間，由於該二極體41不導通而不影響正常使用。

由於前揭發明專利申請案是將二極體與電熔絲並聯來保護電熔絲；因此，該二極體必須在順偏導通的狀態下才能達到保護效果；反之，當二極體在逆偏不導通的狀態下，則須依賴另一個電源箝制器42來保護電子熔絲元件。

因此，由於二極體無法被控制導通或不導通，且該二極體僅能在靜電放電的負脈衝期間對電熔絲達到保護效果，故而有必要進一步改良之。

有鑑於上述具有電熔絲的靜電放電保護電路缺陷，本發明係提供一種新的積體電路及其電子熔絲元件的主動式靜電放電保護電路。

欲達上述目的所使用的主要技術手段係令該積體電路包含有一電源高電位外接點、一電源低電位外接點、一調校內接點、一功能電路單元及一電子熔絲元件，該功能電路單元透過該電子熔絲元件係串接在該調校內接點與該電源低電位外接點之間；其中該積體電路的主動式靜電放電保護電路包含有：一開關單元，係跨接於該電子熔絲元件上，該開關單元具有一控制端；以及一靜電檢知單元，係串接於該調校內接點及該電源低電位外接點之間，且該靜電檢知單元連接至該開關單元的控制端，以控制該開關單元的導通或不導通。

由上述可知，本發明積體電路的主動式靜電放電保護電路係針對該電子熔絲元件進行靜電放電保護，主要將一開關單元跨接在該電子熔絲元件上，再配合該靜電檢知元件檢知靜電的存在與否，對該開關單元進行控制；當檢知有靜電發生，即控制該開關單元立即導通以快速形成一靜電電流渲洩路徑，避免靜電放電電流通過該電子熔絲元件，而燒斷該電子熔絲元件；因此，本發明積體電路中的電子熔絲元件可有效地在調校期間或使用期間不因靜電放電被燒斷，確保積體電路的正常調校。

欲達上述目的所使用的主要技術手段係令該電子熔絲元件的主動式靜電放電保護電路，包括：一開關單元，係用以跨接於一電子熔絲元件上，且該開關單元具有一控制端；以及一靜電檢知單元，係連接至該開關單元的控制端，以控制該開關單元的導通或不導通。

由上述可知，本發明主動式靜電放電保護電路係主要將一開關單元跨接在該電子熔絲元件上，再配合該靜電檢知元件檢知靜電的發生與否；當檢知有靜電發生，即控制該開關單元立即導通以快速形成一靜電電流渲洩路徑，避免靜電放電電流通過該電子熔絲元件，而燒斷該電子熔絲元件。

10、10a‧‧‧積體電路

11‧‧‧功能電路單元

12‧‧‧電子熔絲元件

21、21’‧‧‧開關單元

22‧‧‧靜電檢知單元

221‧‧‧電容元件

222‧‧‧電阻元件

23‧‧‧靜電放電保護電路元件

24‧‧‧靜電放電保護電源箝位器

30‧‧‧積體電路

31‧‧‧電子熔絲元件

32‧‧‧靜電放電保護元件

40‧‧‧電子熔絲元件

41‧‧‧NMOS電晶體

42‧‧‧電源箝制器

圖1：本發明積體電路的主動式靜電放電保護電路的第一實施例的電路圖。

圖2：本發明積體電路的主動式靜電放電保護電路的第二實施例的電路圖。

圖3：既有具有電熔絲之積體電路的局部電路圖。

圖4：中華民國第105100696號發明專利申請的第2圖。

本發明係針對積體電路中的電子熔絲元件提出一種新的主動式靜電放電保護電路，確保電子熔絲元件不因靜電放電而遭異常熔斷。以下以數個實施例詳配合圖式加說明之。

首先請參閱圖1所示，為本發明積體電路10的主動式靜電放電保護電路的第一實施例，該積體電路10包含有一電源高電位外接點P1_AVDD、一電源低電位外接點P3_AGND、一調校內接點P2_FUSE、多個功能電路單元11及多個電子熔絲元件12；其中該電源高電位外接點P1_AVDD與該調校內接點P2_FUSE係電性連接；於本實施例，該電源高電位外接點P1_AVDD與該調校內接點P2_FUSE之間透過一PMOS元件MP1連接。每一功能電路單元11透過對應的電子熔絲元件12串接在該調校內接點P2_FUSE與該電源低電位外接點P3_AGND之間，藉由提供該調校內接點P3_AGND一定的熔斷電壓，將特定一個或數個電子熔絲元件12熔斷，使與熔掉之電子熔絲元件12，因而形成一高阻抗電阻，其連接的功能電路單元11則判斷電子熔絲元件12熔斷前與熔斷後之阻抗差異，進而調校積體電路10之系統設定。

上述主動式靜電放電保護電路包含有一開關單元21及一靜電檢知單元22；其中該開關單元21係跨接於該電子熔絲元件12上，且該開關單元21具有一控制端；於本實施例，該開關單元21為一NMOS電晶體，其汲極D及源極S分別連接於該電子熔絲元件12的二端，且源極S與基極B相連，而閘極G係連接至該靜電檢知單元22；再如圖2所示積體電路10a的第二實施例，為增進該開關單元21’(NMOS電晶體)的觸發導通效率，其閘極G及基極B共同連接至其半導體基板。該靜電檢知單元22係串接於該調校內接點P2_FUSEP2_FUSE及該電源低電位外接點P3_AGND之間，且該靜電檢知單元22連接至該開關單元21的控制端，以控制該開關單元21的導通或不導通；其中當積體電路進行系統設定的調校時，因開關單元21呈關閉狀態，故並不會影響積體電路10正常調校程序。於本實施例，該靜電檢知電路22包含一電容元件221及一電阻元件222；其中該電容元件221的其中一端連接至該調校內接點P2_FUSE，該電阻元件222則串接於該電容元件221及該電源低電位外接點P3_AGND之間；其中該電容元件221及該電阻元件222之串接節點N1係連接至該NMOS電晶體的閘極G。

該積體電路10於封裝前對該些電子熔絲元件12進行熔斷，故會透過該調校內接點P2_FUSE提供一定的熔斷電壓，將其中一個或多個電子熔絲元件12熔斷；因此，在封裝前仍有機會在該電源高電位外接點P1_AVDD、該調校內接點P2_FUSE或該電源低電位外接點P3_AGND出現靜電。假設在該調校內接點P2_FUSE出現靜電，因靜電為高頻訊號會讓該靜電檢知單元的電容元件221短路，而拉高該電容元件221與電阻元件222之串接節點N1的電位，使跨接在該電子熔絲元件12的該NMOS電晶體立即觸發導通，而於該調校內接點P2_FUSE、導通的NMOS電晶體、功能電路單元11至該電源低電位外接點P3_AGND之間構成一靜電放電路徑；如此，該靜電放電電流不會通過該電子熔絲元件12，該電子熔絲元件12即不會受靜電而熔斷。

該積體電路10為了增加靜電防護功能，進一步包括一靜電放電保護電路元件23及一靜電放電保護電源箝位器24；其中該靜電放電保護電路元件23係串接於該調校內接點P2_FUSE及該電源低電位外接點P3_AGND之間，可共同分擔在該調校內接點P2_FUSE出現靜電時所產生的靜電放電電流。該靜電放電保護電源箝位器24係串接於該電源高電位外接點P1_AVDD及該電源低電位外接點P3_AGND之間。

當該積體電路10完成封裝後，積體電路11不在正常操作期間(Power OFF)仍會有機會出現靜電情形；假設在該電源高電位外接點P1_AVDD 出現靜電，該靜電放電保護電源箝位器24會立即觸發，而將大部份的P1_AVDD的靜電電流宣洩至電源低電位外接點P3_AGND，使得只有小部份的靜電電流流入PMOS電晶體MP1，以避免靜電放電電流燒毀該PMOS電晶體MP1。當該積體電路在正常操作期間(Power ON)，該PMOS電晶體MP1導通而透過該電子熔絲元件12連接至電源高電位P1_AVDD，另一端點則連接至功能電路單元11進行作動，若此時於該電源高電位外接點P1_AVDD出現靜電，則因PMOS電晶體MP1導通，使得靜電電流先流經此PMOS電晶體後，再由該靜電檢知單元22檢知靜電發生，即其電容元件221短路並拉高該電容元件221與電阻元件222之串接節點N1的電位，使跨接在該電子熔絲元件12的該NMOS電晶體立即觸發導通，而於該調校內接點P2_FUSE、導通的NMOS電晶體、功能電路單元11至該電源低電位外接點P3_AGND之間構成一靜電放電路徑；如此，在該靜電放電電流不會通過該電子熔絲元件12，該電子熔絲元件12即不會受靜電而熔斷。

綜上所述，本發明積體電路的主動式靜電放電保護電路係針對其中的電子熔絲元件進行靜電放電保護，主要將一開關單元跨接在該電子熔絲元件上，再配合該靜電檢知元件檢知靜電的發生與否，對該開關單元進行控制；當檢知有靜電發生，即控制該開關單元立即導通以快速形成一靜電電流渲洩路徑，避免靜電放電電流通過該電子熔絲元件，而燒斷該電子熔絲元件；因此，本發明積體電路中的電子熔絲元件可有效地在調校期間或使用期間不因靜電放電被燒斷，確保積體電路的正常運作。

以上所述僅是本發明的實施例而已，並非對本發明做任何形式上的限制，雖然本發明已以實施例揭露如上，然而並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明技術方案的範圍內，當可利用上述揭示的技術內容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方案的範圍內。

Claims

一種積體電路的主動式靜電放電保護電路，該積體電路包含有一電源高電位外接點、一電源低電位外接點、一調校內接點、一功能電路單元及一電子熔絲元件，該功能電路單元透過該電子熔絲元件係串接在該調校內接點與該電源低電位外接點之間；其中該主動式靜電放電保護電路包括：一開關單元，係跨接於該電子熔絲元件上，該開關單元具有一控制端；以及一靜電檢知單元，係串接於該調校內接點及該電源低電位外接點之間，且該靜電檢知單元連接至該開關單元的控制端，以控制該開關單元的導通或不導通。
如請求項1所述之主動式靜電放電保護電路，該靜電檢知電路包含：一電容元件，其一端連接至該調校內接點；以及一電阻元件，係串接於該電容元件及該電源低電位外接點之間；其中該電容元件及該電阻元件之串接節點係連接至該開關單元的控制端。
如請求項1所述之主動式靜電放電保護電路，該開關單元包含一NMOS電晶體，其汲極及源極分別連接於該電子熔絲元件的二端，且源極與基極相連，其閘極連接至該靜電檢知單元。
如請求項2所述之主動式靜電放電保護電路，其中：該開關單元包含一NMOS電晶體，其汲極及源極分別連接於該電子熔絲元件的二端；以及該電容元件為一PMOS電晶體構成；其中該電容元件及該電阻元件之串接節點係連接至該NMOS電晶體的閘極。
如請求項4所述之主動式靜電放電保護電路，該NMOS電晶體的閘極及基極係共同連接至半導體基板。
如請求項1至5中任一項所述之主動式靜電放電保護電路，進一步包括一靜電放電保護電路元件，其串接於該調校內接點及該電源低電位外接點之間。
如請求項1至5中任一項所述之主動式靜電放電保護電路，進一步包括一靜電放電保護電源箝位器，其串接於該電源高電位外接點及該電源低電位外接點之間。
如請求項1至5中任一項所述之主動式靜電放電保護電路，進一步包括一PMOS電晶體，其汲極及源極分別連接至該電源高電位外接點及該調校內接點，其閘極連接一邏輯電路單元。
一種積體電路之電子熔絲元件的主動式靜電放電保護電路，包括：一開關單元，係用以跨接於一電子熔絲元件上，且該開關單元具有一控制端；其中該開關單元包含一NMOS電晶體，該NMOS電晶體的閘極及基極係共同連接至半導體基板；以及一靜電檢知單元，係連接至該開關單元的控制端，以控制該開關單元的導通或不導通。
如請求項9所述之主動式靜電放電保護電路，該靜電檢知電路包含一電容元件及一電阻元件，該電容元件與該電阻元件相串接，且其一串接節點係連接至該開關單元的控制端。
如請求項9所述之主動式靜電放電保護電路，該NMOS電晶體的汲極及源極分別連接於該電子熔絲元件的二端，其閘極連接至該靜電檢知單元。
如請求項10所述之主動式靜電放電保護電路，其中：該開關單元包含一NMOS電晶體，其汲極及源極分別連接於該電子熔絲元件的二端；以及該電容元件為一PMOS電晶體構成；其中該電容元件及該電阻元件之串接節點係連接至該NMOS電晶體的閘極。