TWI702766B - 過電壓/能量保護裝置 - Google Patents

過電壓/能量保護裝置 Download PDF

Info

Publication number
TWI702766B
TWI702766B TW107147033A TW107147033A TWI702766B TW I702766 B TWI702766 B TW I702766B TW 107147033 A TW107147033 A TW 107147033A TW 107147033 A TW107147033 A TW 107147033A TW I702766 B TWI702766 B TW I702766B
Authority
TW
Taiwan
Prior art keywords
voltage
transistor
coupled
diode
control signal
Prior art date
Application number
TW107147033A
Other languages
English (en)
Other versions
TW201935796A (zh
Inventor
馬威宇
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201935796A publication Critical patent/TW201935796A/zh
Application granted granted Critical
Publication of TWI702766B publication Critical patent/TWI702766B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/20—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for electronic equipment
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/74—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)

Abstract

EOS/ESD保護裝置包括電壓檢測電路，具有開關單元的控制電路，反相電路和箝位電晶體。電壓檢測電路被配置為檢測電源線上是否發生過電壓事件，以產生開關控制信號。開關單元根據開關控制信號接通/斷開，以產生電壓控制信號。反相電路具有輸出和耦接於從控制電路傳送過來的電壓控制信號的輸入。箝位電晶體具有耦接於反相電路的輸出的控制端，且被配置為在電源線上發生過電壓事件時是被接通的。

Description

過電壓/能量保護裝置
本發明通常涉及一種靜電放電(electrostatic discharge，ESD)保護電路，以及更特別地，涉及一種能夠準確地區別由異常能量而非系統電源接通/斷開(ON/OFF)造成的過電壓事件的過電壓/能量保護裝置。
一般而言，傳統的過能量(over energy)保護電路，諸如靜電放電保護電路，被佈置為基於R-C(resistor-capacitor，電阻-電容)時間常數執行過能量保護。傳統電路被設置為採用RC時間常數將異常能量事件與正常的系統電源接通/斷開事件區分開，使得傳統電路被佈置為不對正常的系統電源接通/斷開造成的在電源供給線上上升的能量進行釋放或洩漏。然而，由於一般規範中未指定想不到的(unexpected)的EOS(電過應力，electrical over stress)事件，因此，傳統電路實際上不能執行過能量保護來釋放由想不到的EOS事件引起的異常能量，且基於RC時間常數的解決方案不能夠區分該EOS事件與正常系統電源接通/斷開事件。例如，ESD事件被定義為在較短時間(例如短於10微秒)內導致過度能量異常上升的事件，而EOS事件或正常系統電源接通/斷開事件在較長時間(比如超過100微秒)內導致過度 能量上升。EOS事件與正常系統電源接通/斷開事件之間的唯一區別是EOS事件將造成過高電壓上升，而傳統的基於R-C時間常數的解決方案無法檢測到這種過高電壓上升。
有鑑於此，本發明的目的之一在於提供一種用於EOS事件和/或ESD事件的過電壓/能量保護裝置，以解決上述問題。
根據本發明的一些實施例，提供了一種過電壓/能量保護裝置，該裝置包括電壓檢測電路、控制電路、反相電路以及箝位電晶體。電壓檢測電路用於檢測電源線上是否發生過電壓事件，以產生開關控制信號。控制電路具有耦接於該電壓檢測電路的開關單元，該開關單元根據該開關控制信號接通/斷開，以產生電壓控制信號。反相電路具有輸出和耦接於從該控制電路傳送過來的該電壓控制信號的輸入；以及，箝位電晶體具有耦接於該反相電路的該輸出的控制端，且被配置為在該電源線上發生過電壓事件時是被接通的。
本發明提供的保護裝置能夠對電源線上的異常能量或異常電壓進行放電。
在下面的詳細描述中描述其它實施例和優點。本發明內容並非旨在限定本發明。本發明由申請專利範圍限定。
100:過電壓/能量保護裝置
105:電壓檢測電路
110:控制電路
1101:導電單元
1102:開關單元
115:反相電路
120:箝位電晶體
101:晶片
D1、D2、D3:二極管
MN1、MN2、MN3、NMOS:電晶體
MP1、MP2、MP3、PMOS:電晶體
R1:電阻電路
第1圖是根據本發明實施例示出的過電壓/能量保護裝置的方框示意圖。
第2圖是根據本發明第一實施例示出的如第1圖所示的過電壓/能量保護裝置的電 路示意圖。
第3圖是第1圖的電壓檢測電路的另一示例的電路示意圖。
第4圖是第1圖的電壓檢測電路的另一示例的電路示意圖。
第5圖是第1圖的電壓檢測電路的另一示例的電路示意圖。
第6圖是第1圖的電壓檢測電路的另一示例的電路示意圖。
第7圖根據本發明另一實施例示出了第1圖所示的過電壓/能量保護裝置的電路示意圖。
第8圖根據本發明另一實施例示出了第1圖所示的過電壓/能量保護裝置的另一電路示意圖。
本發明旨在提供一種ESD(electrostatic discharge，靜電放電)和/或EOS(electrical over stress，電過應力)保護裝置/解決方案，其能夠保護集成電路晶片的部件免受過電壓/能量(over voltage/energy)或電源線(power supply line)VDD上異常(abnormal)能量上升的損壞。所提供的ESD/EOS保護裝置/解決方案能夠快速或迅速地將異常能量從電源線VDD釋放到地。另外，所提供的ESD/EOS保護裝置/解決方案能夠準確地區別過電壓事件與由於系統電源接通/斷開(ON/OFF)引起的正常電源電壓上升。根據本發明實施例，所提供的保護裝置被佈置為釋放由ESD事件或EOS事件造成的在電源線上出現的異常能量。例如，ESD事件指示目前已被指定在ESD規範中的過電壓狀況/事件，而EOS事件指示ESD規範中未指定或非預期的過電壓狀況/事件；但是，這並不意味著對本發明的限制。
第1圖是根據本發明實施例示出的過電壓/能量(過電壓或過能量)保護裝置100的方框示意圖。裝置100包括電壓檢測電路(voltage detection circuit) 105，控制電路(controlling circuit)110，反相電路(inverter circuit)115和箝位電晶體(clamp transistor)120。例如，裝置100可被設置在要保護的集成電路晶片101內，或者可獨立於晶片101設置而位於其外部，再例如，裝置100可以是一集成電路晶片，具體地，本發明實施例不做限制。
電壓檢測電路105被配置為檢測電源線/電源信號VDD上是否發生(occur)過電壓事件，以產生開關控制信號(switch control signal)SWC。例如，當檢測到電源線VDD上沒有發生過電壓事件時，產生具有第一電壓的開關控制信號；以及，當檢測到電源線VDD上發生過電壓事件時，產生具有第二電壓的開關控制信號，其中，第一電壓和第二電壓中的其中一者低於特定電壓閾值，而另一者高於該特定電壓閾值。在本發明一實施例中，該特定電壓閾值可以是電晶體的閾值電壓。控制電路110耦接於電壓檢測電路105，且被配置為根據開關控制信號SWC產生電壓控制信號(voltage control signal)SVC。在第1圖所示的示意圖中，控制電路110包括導電單元/電路(conductive unit/circuit)1101和開關單元/電路(switch unit/circuit)1102。反相電路115具有輸出和耦接於從控制電路110傳送過來的電壓控制信號SVC的輸入，如第1圖所示，反相電路115的輸入耦接於控制電路110的輸出，反相電路115的輸出耦接於箝位電晶體120的控制端。箝位電晶體120的控制端耦接於反相電路115的輸出，且箝位電晶體120被配置為：當電源線VDD上發生過電壓事件時是被接通的；以及，當電源線VDD上沒有發生過電壓事件時是被斷開的。
在本實施例中，過電壓事件可以是ESD(靜電放電)事件或EOS(電過應力)事件。
電壓檢測電路105被佈置為檢測電源線VDD上是否出現異常電壓上升，以確定是否發生過電壓事件進而產生開關控制信號SWC。異常電壓上升指(indicate)與系統電源接通/斷開引起的電壓上升不同的瞬時升高的異常電壓。 例如，過電壓事件的發生可通過電源電壓的電壓電位變得高於特定電壓電位(該特定電壓電位可由用戶/設計者配置)的方式來定義。例如，該特定電壓電位可被設置為電晶體的閾值電壓(threshold voltage)Vt的預定數量倍(如三倍)，通常，閾值電壓Vt介於0-1V之間，一般來說，MOS電晶體的閾值電壓Vt和二極管的正向偏置電壓大致為0.7V，本發明實施例通過疊加使用二極管和/或MOS電晶體能夠達到倍數效果。為便於理解與說明，例如，如果閾值電壓Vt大致為0.7V，則該特定電壓電位大致為2.1V。也就是說，在該示例中，當/若(when/if)電壓檢測電路105檢測到電源線VDD上的電壓電位變得高於2.1V時，電壓檢測電路105確定電源線VDD上發生異常電壓上升，而不是正常的系統電源接通/斷開造成的電壓上升。應當說明的是，特定電壓電位和電晶體的閾值電壓並不限於上述示例描述，具體實現中可根據實際需求和設計進行調整。
當檢測到過電壓事件發生時，電壓檢測電路105被配置為產生開關控制信號SWC去啟用(enable)或接通(turn on)開關單元1102(即，將開關單元1102控制在閉合狀態)，以控制開關單元1102變成是閉合的/導通的。當開關單元1102變為閉合或導通時，電壓控制信號SVC的電壓電位降至(is dropped to)地電壓GND或大致接近地電壓GND。反相電路115被佈置為向箝位電晶體120的控制極(例如，柵極)輸出或產生較高的電壓電位(例如，表示邏輯1的高電位)，以接通箝位電晶體120，從而釋放過電壓事件引起的異常能量/電壓，以保護晶片101。應當說明的是，本發明實施例在第1圖中將箝位電晶體120示出為NMOS電晶體，從而為方便理解與說明，部分描述是基於NMOS電晶體的特定示例進行的，例如，當發生過電壓事件時，開關控制信號SVC表現為低電位(如地電壓GND)，以及，反相電路115產生高電壓電位，從而箝位電晶體120被接通。應當說明的是，本發明並不限於第1圖所示的特定示例，所屬技術領域中具有通常知識者可基於第1圖和本發明實施例的構思做出其它變型，例如，箝位電晶體120 可以由PMOS電晶體實現等，具體地，本發明實施例不做限制。
相反，當檢測到沒有過電壓事件發生時，電壓檢測電路105被配置為產生開關控制信號SWC去斷開(turn off)開關單元1102(即，將開關單元1102控制在打開狀態)，以控制開關單元1102是打開的或不導通的。當開關單元1102變為打開或不導通時，電壓控制信號SVC的電壓電位憑藉(through)導電單元1101的導通而被升高到電源線VDD的電壓電位或大致接近電源線VDD的電壓電位。由於電壓控制信號SVC具有較高的電位，因此，反相電路115被配置為向箝位元電晶體120的控制極(例如，柵極)輸出或產生較低的電壓電位，以關斷箝位電晶體120，從而不釋放電源線VDD上的能量/電壓。
第2圖是根據本發明第一實施例示出的如第1圖所示的過電壓(或過能量，如EOS/ESD)保護裝置100的電路示意圖。例如，在該實施例中，電壓檢測電路105包括第一電晶體(如NMOS電晶體MN1)以及至少一個二極管(如串聯連接的兩個二極管D1和D2)。二極管D1的陽極耦接於電源線VDD。第一電晶體(如NMOS電晶體MN1)具有耦接於電源線VDD的控制端(例如，柵極)，耦接於該至少一個二極管的陰極(例如，二極管D2的陰極)的第一端(例如，漏極)，以及耦接於地電壓GND的第二端(例如，源極)。開關控制信號SWC被產生在第一電晶體(如NMOS電晶體MN1)的第一端(即漏極)處，且被傳輸到控制電路110。應當說明的是，第2圖中以NMOS電晶體MN1為例進行示出，在一種變型實現中，可以用PMOS電晶體來實現，其電路結構如第5圖所示。從第2圖和第5圖可以獲知，電壓檢測電路105包括第一電晶體以及至少一個二極管(如僅具有一個二極管，或具有串聯連接的多個二極管)，第一電晶體和串聯連接的至少一個二極管串聯設置在第一供給電壓(如電源線VDD和地電壓GND中的其中一者)和第二供給電壓(如電源線VDD和地電壓GND中的另一者)之間，至少一個二極管具有耦接於第一供給電壓的第一極(如陽極和陰極中的其中一 者)，第一電晶體的控制端耦接於第一供給電壓，第一電晶體的第一端耦接於該至少一個二極管的第二極(如陽極和陰極中的另一者)，第一電晶體的第二端耦接於第二供給電壓，其中，開關控制信號SWC被產生在該至少一個二極管中的其中一個二極管的第二極上(如第2圖所示的其中一個二極管D2的陰極處、第5圖所示的其中一個二極管D1的陽極處)。具體實現中可根據電晶體的閾值電壓、二極管的正向偏置電壓和/或特定電壓電位確定開關控制信號SWC被產生在哪一個二極管的第二極上。
控制電路110包括導電單元1101和開關單元1102，其中，在該實施例中，導電單元1101由電晶體(如PMOS電晶體MP1)實現，以及，開關單元1102通過使用電晶體(如NMOS電晶體MN2)來實現，為便於理解，本實施例以該特定示例進行描述，但本發明並不限於此。如第2圖所示，PMOS電晶體MP1具有耦接於地電壓GND的控制端(如柵極)，耦接於電源線VDD的第一端(如源極)，耦接於開關單元1102(如NMOS電晶體MN2)的第二端(如漏極)。在第2圖所示的示例中，如果電源線VDD被提供電源電壓，則PMOS電晶體MP1總是接通的，因為其柵極直接耦接於地電壓GND。此外，在第2圖所示的示例中，開關單元1102通過使用電晶體(如NMOS電晶體MN2)來實現，NMOS電晶體MN2具有耦接於開關控制信號SWC的控制端(如柵極)，耦接於PMOS電晶體MP1的漏極的第一端(如，漏極)，以及耦接於地電壓GND的第二端(如，源極)。開關控制信號SWC被佈置為接通/斷開開關單元1102(如NMOS電晶體MN2)，以在第二電晶體MN2的第一端(如，漏極)處產生電壓控制信號SVC。此外，在第2圖所示的示例中，反相電路115包括PMOS電晶體MP2和NMOS電晶體MN3，然而，本發明並不限於該示例。應當說明的是，本發明實施例對電晶體不做任何限制，其可以是PMOS電晶體、NMOS電晶體等等，可以理解地，所屬技術領域中具有通常知識者基於附圖中所示的各特定示例可以做出其相應地變型實現， 因此，為簡潔起見，本發明實施例對各種變型實現不再一一討論。
關於操作，電壓檢測電路105被配置為：當檢測到電源線VDD上沒有發生過電壓事件時，產生具有低於(lower than)NMOS電晶體MN2的閾值電壓Vt的電壓的開關控制信號SWC，以控制/使得NMOS電晶體MN2截止/不導通。相反，當檢測到電源線VDD上發生過電壓事件時，電壓檢測電路105被配置為產生具有高於(higher than)該閾值電壓Vt的電壓的開關控制信號SWC，以接通NMOS電晶體MN2。也就是說，電壓檢測電路105產生的開關控制信號SWC被佈置為啟用或禁用開關單元1102(如NMOS電晶體MN2)。
例如，當/如果電源線/信號VDD上沒有發生過電壓事件時，例如，假設電源線/信號VDD的電壓為1V(正常電源電位)，由於電晶體MN1的柵極直接耦接於電源線VDD，因此，電晶體MN1是被接通的，且電晶體MN1的柵極和源極之間的電壓降高於閾值電壓Vt(例如0.7V)，以及，電晶體MN1的漏極上的電壓大致等於地電壓GND。在這種情況下，由於二極管D1和D2兩端的電壓降不夠，因此，二極管D1和D2不被正向偏置(forward biased)。也就是說，二極管D1和D2不導通。因此，開關控制信號SWC的電壓電位(即電晶體MN2的漏極電位)大致等於地電壓GND，例如低於閾值電壓Vt的零V。在這種情況下，電晶體MN2不被開關控制信號SWC接通(或保持斷開)。也就是說，開關單元1102斷開或打開。幾乎沒有電流通過電晶體MP1。由於電晶體MP1是接通的，在這種情況下，電壓控制信號SVC的電壓電位升高並變得大致等於電源線VDD的電位，如1V。因此，反相電路115的輸入上的電壓大致等於1V，即高邏輯電位，以及，電晶體MN3被接通，而電晶體MP2截止。反相電路115的輸出上的電壓處於低邏輯電位。箝位電晶體120被保持在斷開狀態或是斷開的。在這種情況下，保護裝置100被設置為不將能量從電源線VDD釋放到地電壓。
例如，當/如果電源線VDD上的電壓處於大約1.4-1.5V到大約2.1V的 範圍內時(例如，VDD的電位因系統電源接通/斷開上升)，電壓檢測電路105同樣判定電源線/信號VDD上沒有發生過電壓事件。在這種情況下，電晶體MN1仍然被接通，以及，二極管D1和D2被正向偏置，因為二極管D1和D2兩端的電壓降足夠。因此，開關控制信號SWC的電壓電位(即電晶體MN2的漏極電壓)大致處於從零V到小於閾值電壓Vt的電壓的範圍內(即低於0.7V)。電晶體MN2仍然保持在斷開狀態或是斷開的。幾乎沒有電流通過導電單元1101。在這種情況下，箝位電晶體120仍然保持在斷開狀態或是斷開的。在這種情況下，保護裝置100被設置為不將能量從電源線/信號VDD釋放到地電壓。
例如，當/如果電源線/信號VDD上的電壓瞬間且顯著上升並變得高於2.1V(如變得高於閾值電壓Vt的三倍)時，電壓檢測電路105判定電源線/信號VDD上發生過電壓事件(通過開關控制信號SWC體現)。在這種情況下，電晶體MN1接通，二極管D1和D2正向偏置。另外，電壓檢測電路105產生的開關控制信號SWC的電壓電位變得高於閾值電壓(如0.7V)。電晶體MN2被接通。在這種情況下，分壓被產生在電晶體MN2的漏極上，例如，該分壓被設計成大致等於0V。也就是說，電壓控制信號SVC的電壓電位低於閾值電壓。因此，電晶體NM3是斷開的，而電晶體MP2是接通的。反相電路115的輸出上的電壓處於高邏輯電位(例如，大致等於2.1V或更高)。箝位電晶體120被接通。在這種情況下，保護裝置100被觸發以將異常能量從信號VDD放電到地電壓。
實際上，應當指出的是，在本實施例中，箝位電晶體120被接通且在早期電導階段中能夠被認為是具有電阻值大致為零的電阻，因為反相電路115的輸出上的電壓因異常能量或過電壓事件被升高到接近2.1V或更高的電壓。與傳統方案相比，裝置100的性能得到顯著改善。
此外，應當指出的是，在其它實施例中，開關單元1102可通過使用其它電路組件來實現，因此，開關控制信號SWC可被設計為具有不同的電壓電 位來接通/斷開開關單元1102內的一個或多個電路組件。這些修改也屬於本發明的範圍。
此外，在一實施例中，電壓檢測電路105中串聯連接的二極管的數量可以是其它值，例如一個，三個或四個等。這可以由用戶或電路設計者配置或設置。本發明對此並不做任何限制。
此外，在一實施例中，電壓檢測電路105還可以包括另一電晶體(第二電晶體)，例如，在第一電晶體為NMOS電晶體的情形中，第二電晶體如第3圖所示的PMOS電晶體MP3，其耦接在電源線VDD和上述串聯連接的二極管D1和D2之間。類似地，在第一電晶體為PMOS電晶體的情形中(如第6圖)，第二電晶體為NMOS電晶體，其中，NMOS電晶體耦接在二極管(如D1)和地電壓GND之間，以及，NMOS電晶體的柵極耦接於電源線VDD。第3圖是電壓檢測電路105的另一示例的電路示意圖。PMOS電晶體MP3具有耦接於地電壓GND的柵極，耦接於電源線VDD的源極，以及耦接於二極管D1的陽極的漏極。PMOS電晶體MP3處於常開(always-on)狀態，因為其柵極端直接耦接於地電壓GND。另外，在其它變型中，設置在第3圖中的電晶體MN1和MP3之間的串聯二極管的數量可以是不同的。例如，二極管的數量可以等於一個，三個或四個。這些修改都屬於本發明的範圍。
此外，在其它實施例中，為了響應開關單元1102的不同電路設計來實現開關控制信號SWC的不同實現，第2圖或第3圖中的開關控制信號SWC被產生在二極管D2的陽極處。也就是說，開關控制信號SWC被產生在多個串聯連接的二極管中的底部二極管的陰極處，其中，底部二極管是指陰極直接耦接於電晶體MN1的二極管。另外，在其它示例中，多個串聯連接的二極管的數量可以是不同的。在由不同類型的電晶體實現的變型實現中，開關控制信號SWC可被產生在多個串聯連接的二極管中的頂部二極管的楊極處(如第5圖)。
另外，在其它實施例中，電壓檢測電路105可以包括串聯連接的多個二極管而不包括任何電晶體，以產生開關控制信號SWC。第4圖是第1圖的電壓檢測電路105的另一示例的電路示意圖。電壓檢測電路105被設計成包括串聯連接的至少一個第一二極管和串聯連接並位於該至少一個第一二極管和地電壓GND之間的至少一個第二二極管，其中，開關控制信號SWC被產生在該至少一個第一二極管和該至少一個第二二極管之間的中間節點處(如二極管D3的陽極處)。例如，在第4圖中，電壓檢測電路105包括兩個第一二極管(由D1和D2表示)和一個第二二極管(由D3表示)。開關控制信號SWC被產生在二極管D3的陽極處，即二極管D2的陰極處。當/如果電源線VDD上的電壓電位上升並變得高於特定電壓電位(如2.1V，如二極管的正向偏置電壓的三倍)時，第4圖的電壓檢測電路105能夠檢測到過電壓事件發生。在這種情況下，二極管D1，D2和D3被正向偏置，因為二極管D1，D2和D3兩端的電壓降足夠。開關控制信號SWC的電壓電位等於二極管D3兩端的電壓降(如0.7V)，因此，這樣的開關控制信號SWC能被設置為接通開關單元1102，使得箝位電晶體120接通，以釋放電源線VDD上出現的異常能量。
另外，當/若電源線VDD上的電壓電位低於特定電壓電位(如2.1V，如二極管的正向偏置電壓的三倍)時，第4圖的電壓檢測電路105能夠確定出沒有過電壓事件發生。在這種情況下，二極管D1，D2和D3不被正向偏置，因為電壓降不夠。根據一二極管的特性曲線，即使電壓降不足以使三個二極管正向偏置，但實際上存在二極管D3的較小漏電流，以及二極管D3兩端的電壓降低於PN結電壓(如0.7V)。也就是說，在這種情況下，開關控制信號SWC具有小於閾值電壓Vt的電壓電位，以及，如果開關單元1102是通過使用第2圖的電晶體MN2實現的話，則開關單元1102不能夠變為閉合或導通。箝位電晶體120不被接通或保持為斷開，且設置為不釋放能量。因此，當電源線VDD上的電壓電位上升且因 系統電源接通/斷開而變高(例如，但不高於2.1V)時，第4圖的電壓檢測電路105能夠準確地出沒有過電壓事件發生。
此外，在其它實施例中，該至少一個第一二極管的數量和該至少一個第二二極管的數量可以被設計或配置為不同值。例如，該至少一個第一二極管的數量可以等於一個，三個或四個。響應於開關單元1102的不同電路設計，該至少一個第二二極管的數量也可以被設計為不同值。在一些實施例中，第4圖所示的結構還可以包括被串聯設置在電源線VDD和地電壓GND之間PMOS電晶體和/或NMOS電晶體，為簡潔起見，以PMOS電晶體為例進行說明。在一實施例中，PMOS電晶體可具有耦接於地電壓GND的控制端、耦接於電源線VDD的第一端以及耦接於該至少一個第一二極管的陽極(如二極管D1的陽極)的第二端，PMOS電晶體耦接在電源線VDD和該至少一個第一二極管(如D1、D2)之間。
此外，響應於控制電路110內的開關單元1102的不同電路設計，第5圖是第1圖的電壓檢測電路105的另一示例的電路示意圖。電壓檢測電路105包括PMOS電晶體MP3和串聯連接的兩個二極管D1和D2。PMOS電晶體MP3具有耦接於地電壓GND的柵極，耦接於電源線VDD的源極，以及耦接於二極管D1的陽極的漏極。開關控制信號SWC被產生在二極管D1的陽極處。
當電源線VDD上的電壓電位上升且變得較高而使得二極管D1和D2正向偏置時，第5圖的電壓檢測電路105能夠確定出電源線VDD上的電位受異常能量的影響。電壓檢測電路105輸出開關控制信號SWC(開關控制信號SWC的電位大致等於PN結電壓的兩倍，如1.4V)來接通開關單元1102，從而接通箝位電晶體120。相反，如果電源線VDD上的電壓電位不足以使得二極管D1和D2正向偏置，則第5圖的電壓檢測電路105能夠確定出沒有過電壓事件發生。電壓檢測電路105用於輸出開關控制信號SWC(開關控制信號SWC的電位大致等於電源線VDD的電位減去電晶體MP3的漏極和源極之間的電壓降)來斷開開關單元 1102，從而斷開或保持關斷箝位電晶體120。
此外，在其它實施例中，第5圖的電壓檢測電路105還可以包括被配置或放置在二極管D1和電晶體MP3之間的至少一個特定二極管，其中，該至少一個特定二極管和二極管D1、D2串聯連接。開關控制信號SWC被產生在二極管D1的陽極處。
此外，在其它實施例中，響應於開關單元1102的不同電路設計，開關控制信號SWC可以是被產生在二極管D1和D2之間的中間節點處的信號，即第5圖中的二極管D2的陽極。這些修改也屬於本發明的範圍。
第6圖是第1圖的電壓檢測電路105的另一示例的電路示意圖。第6圖中的電壓檢測電路105包括PMOS電晶體MP3，二極管D1和NMOS電晶體MN1。PMOS電晶體MP3具有耦接於地電壓GND的柵極，耦接於電源線VDD的源極，以及耦接於二極管D1的陽極的漏極。NMOS電晶體MN1具有耦接於電源線VDD的柵極，耦接於地電壓GND的源極，以及耦接於二極管D1的陰極的漏極。開關控制信號SWC被產生在二極管D1的陽極處。電晶體MN1和MP3被設計成在電路晶片通電及被提供正常電源電壓時接通。當電源線VDD上的電壓電位上升且變得較高而使得二極管D1正向偏置時，第6圖的電壓檢測電路105能夠確定出電源線VDD上的電位受異常能量的影響，即發生過電壓事件。電壓檢測電路105用於輸出開關控制信號SWC來接通開關單元1102，以接通箝位電晶體120。相反，如果電源線VDD上的電壓電位不足以使得二極管D1正向偏置，則第6圖的電壓檢測電路105能夠確定出沒有過電壓事件發生。電壓檢測電路105被配置為輸出開關控制信號SWC來斷開開關單元1102，以斷開或保持關斷箝位電晶體120。
此外，在其它實施例中，第6圖的電壓檢測電路105還可以包括被配置或放置在二極管D1和電晶體MP3之間的至少一個特定二極管，其中，該至少一個特定二極管和二極管D1串聯連接。開關控制信號SWC被產生在二極管D1的 陽極處。此修改也將落入本申請的範圍。
此外，控制電路110的導電單元1101可以通過使用其它電路組件來實現。例如，導電單元1101可以是耦接在電源線VDD和開關單元1102(如開關單元1102可以由電晶體實現)之間的電阻。例如，導電單元1101可以包括電阻，該電阻具有耦接於電源線VDD的第一端和耦接於第2圖的電晶體MN2的漏極的第二端。或者，在其它實施例中，第2圖中的導電單元1101包括PMOS電晶體MP1和電阻，該電阻具有耦接於PMOS電晶體MP1的漏極的第一端和耦接於電晶體MN2的漏極的第二端。這些修改也符合本發明的精神。
此外，在其它實施例中，為了避免一個或多個寄生電容器的影響，第2圖的反相電路115可進一步包括放置在電源線VDD和PMOS電晶體MP2之間的另一個PMOS電晶體和/或還包括放置在地電壓GND和NMOS電晶體MN3之間的另一個NMOS電晶體。該另一PMOS電晶體具有耦接於地電壓GND的柵極，耦接於電源線VDD的源極，以及耦接於PMOS電晶體MP2的源極的漏極。該另一NMOS電晶體具有耦接於電源線VDD的柵極，耦接於地電壓GND的源極，以及耦接於NMOS電晶體MN3的源極的漏極。
此外，在另一實施例中，電阻電路(resistor circuit)R1可設置在第2圖所示的電晶體MN1的源極和地電壓GND之間。第7圖示出了基於這種電阻電路的變型的示意圖。在另一實施例中，電阻電路R1可設置在第5圖所示的電晶體MP3的源極和電源線VDD之間。
此外，在其它實施例中，第2圖中所示的電晶體MP1的柵極可被配置為連接到開關控制信號SWC。也就是說，電晶體MP1和MN2的柵極端都連接到開關控制信號SWC，例如，第2圖中的電晶體MN1的漏極處的信號。第8圖示出了基於這種電路設計的變型的示意圖。
與傳統的基於RC時間常數的ESD方案相比，本發明實施例提供的 EOS/ESD裝置/解決方案能夠有效且準確地確定正是由於異常能量而非系統電源接通/斷開造成的過電壓事件的發生。例如，由於系統電源接通/斷開，電源線VDD上的電位可能從諸如1V的正常電源電壓上升到1.8V，而本實施例提供的EOS/ESD裝置不會導通箝位電晶體。在這種情況下，電源線VDD上的正常電壓電位不會被放電，且幾乎不會出現電流洩漏。另外，當電源線VDD上的電位由於異常能量而上升到特定電壓電位(如2.1V或3V)時，所提供的EOS/ESD裝置能夠立即接通箝位電晶體來釋放異常能量。在箝位電晶體被接通的早期階段中，上述實施例中的箝位電晶體能被認為是具有阻抗大致為零的電阻。也就是說，上述實施例中的箝位元電晶體的性能被顯著提高。
在上面的詳細描述中，為了說明的目的，闡述了許多具體細節，以便所屬技術領域中具有通常知識者能夠更透徹地理解本發明實施例。然而，顯而易見的是，可以在沒有這些具體細節的情況下實施一個或複數個實施例，不同的實施例或不同實施例中披露的不同特徵可根據需求相結合，而並不應當僅限於附圖所列舉的實施例。
以上描述為本發明實施的較佳實施例。以上實施例僅用來例舉闡釋本發明的技術特徵，並非用來限制本發明的範疇。在通篇說明書及申請專利範圍當中使用了某些詞彙來指稱特定的組件。所屬技術領域中具有通常知識者應可理解，製造商可能會用不同的名詞來稱呼同樣的組件。本說明書及申請專利範圍並不以名稱的差異來作為區別組件的方式，而係以組件在功能上的差異來作為區別的基準。本發明的範圍應當參考後附的申請專利範圍來確定。在以上描述和申請專利範圍當中所提及的術語“包含”和“包括”為開放式用語，故應解釋成“包含，但不限定於...”的意思。此外，術語“耦接”意指間接或直接的電氣連接。因此，若文中描述一個裝置耦接至另一裝置，則代表該裝置可直接電氣連接於該另一裝置，或者透過其它裝置或連接手段間接地電氣連接至該另一裝置。
另外，文中所用術語“基本”或“大致”係指在可接受的範圍內，所屬技術領域中具有通常知識者能夠解決所要解決的技術問題，基本達到所要達到的技術效果。舉例而言，“大致等於”係指在不影響結果正確性時，所屬技術領域中具有通常知識者能夠接受的與“完全等於”有一定誤差的方式。
雖然已經對本發明實施例及其優點進行了詳細說明，但應當理解的係，在不脫離本發明的精神以及申請專利範圍所定義的範圍內，可以對本發明進行各種改變、替換和變更，例如，可以通過結合不同實施例的若干部分來得出新的實施例。所描述的實施例在所有方面僅用於說明的目的而並非用於限制本發明。本發明的保護範圍當視所附的申請專利範圍所界定者為准。所屬技術領域中具有通常知識者皆在不脫離本發明之精神以及範圍內做些許更動與潤飾。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:過電壓/能量保護裝置
105:電壓檢測電路
110:控制電路
1101:導電單元
1102:開關單元
115:反相電路
120:箝位電晶體
101:晶片

Claims (14)

  1. 一種過電壓/能量保護裝置，包括：電壓檢測電路，用於檢測電源線上是否發生過電壓事件，以產生開關控制信號，其中，該電壓檢測電路包括二極管和/或電晶體而不包括RC電路，以及，指示是否存在過電壓事件的該開關控制信號被產生在該二極管和/或該電晶體的其中一個端子上；控制電路，具有耦接於該電壓檢測電路的開關單元，該開關單元根據該開關控制信號接通/斷開，以產生電壓控制信號；反相電路，具有輸出和耦接於從該控制電路傳送過來的該電壓控制信號的輸入；以及箝位電晶體，具有耦接於該反相電路的該輸出的控制端，且被配置為在該電源線上發生過電壓事件時是被接通的。
  2. 根據申請專利範圍第1項所述的裝置，其中，該電壓檢測電路具體用於：當檢測到該電源線上沒有發生過電壓事件時，產生具有第一電壓的開關控制信號；以及，當檢測到該電源線上發生過電壓事件時，產生具有第二電壓的開關控制信號，其中，該第一電壓和該第二電壓中的其中一者低於特定電壓閾值，而另一者高於該特定電壓閾值。
  3. 根據申請專利範圍第2項所述的裝置，其中，該特定電壓閾值是電晶體的閾值電壓。
  4. 根據申請專利範圍第1項所述的裝置，其中，該電壓檢測電路包括：至少一個二極管，具有耦接於第一供給電壓的第一極；以及 第一電晶體，具有耦接於該第一供給電壓的控制端、耦接於該至少一個二極管的第二極的第一端以及耦接於第二供給電壓的第二端；其中，該開關控制信號被產生在該至少一個二極管中的其中一個二極管的第二極上，以及，該第一供給電壓和該第二供給電壓為該電源線的電壓和地電壓中的不同者，該第一極和該第二極為陽極和陰極中的不同者。
  5. 根據申請專利範圍第4項所述的裝置，其中，該電壓檢測電路還包括：電阻電路，被設置在該第一電晶體的第二端和該第二供給電壓之間，該第一電晶體的第二端通過該電阻電路連接到該第二供給電壓。
  6. 根據申請專利範圍第4項所述的裝置，其中，該至少一個二極管包括串聯連接的多個二極管。
  7. 根據申請專利範圍第4項所述的裝置，其中，該電壓檢測電路還包括：第二電晶體，具有耦接於該第二供給電壓的控制端，耦接於該第一供給電壓的第一端，以及耦接於該至少一個二極管的該第一極的第二端，該第二電晶體耦接在該第一供給電壓和該至少一個二極管之間；其中，該第一電晶體和該第二電晶體為NMOS電晶體和PMOS電晶體中的不同者。
  8. 根據申請專利範圍第1項所述的裝置，其中，該電壓檢測電路包括：至少一個第一二極管，具有耦接於該電源線的陽極；以及 至少一個第二二極管，具有耦接於該至少一個第一二極管的陰極的陽極以及耦接於該地電壓的陰極；其中，該開關控制信號被產生在該至少一個第二二極管的該陽極處。
  9. 根據申請專利範圍第8項所述的裝置，其中，該至少一個第一二極管包括串聯連接的多個第一二極管，和/或，該至少一個第二二極管包括串聯連接的多個第二二極管。
  10. 根據申請專利範圍第8項所述的裝置，其中，該電壓檢測電路還包括：PMOS電晶體，具有耦接於地電壓的控制端、耦接於該電源線的第一端以及耦接於該至少一個第一二極管的該陽極的第二端，該PMOS電晶體耦接在該電源線和該至少一個第一二極管之間。
  11. 根據申請專利範圍第1項所述的裝置，其中，該控制電路包括：導電單元，具有第二端和耦接於該電源線的第一端；其中，該開關單元是第三電晶體，具有耦接於該開關控制信號的控制端、耦接於該導電電路單元的第二端的第一端以及耦接於該地電壓的第二端；該開關控制信號用於接通/斷開該第三電晶體，以在該第三電晶體的第一端處產生該電壓控制信號。
  12. 根據申請專利範圍第11項所述的裝置，其中，該導電單元是耦接在該電源線和該第三電晶體之間的電阻。
  13. 根據申請專利範圍第11項所述的裝置，其中，該導電單元包括PMOS 電晶體，該PMOS電晶體具有耦接於該地電壓或該開關控制信號的柵極、耦接於該電源線的源極以及耦接於該第二電晶體的第一端的漏極。
  14. 根據申請專利範圍第13項所述的裝置，其中，該導電單元還包括耦接在該PMOS電晶體的漏極和該第二電晶體的第一端之間的電阻。
TW107147033A 2018-02-07 2018-12-25 過電壓/能量保護裝置 TWI702766B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862627273P 2018-02-07 2018-02-07
US62/627,273 2018-02-07
US16/151,355 2018-10-04
US16/151,355 US10965118B2 (en) 2018-02-07 2018-10-04 Over voltage/energy protection apparatus

Publications (2)

Publication Number Publication Date
TW201935796A TW201935796A (zh) 2019-09-01
TWI702766B true TWI702766B (zh) 2020-08-21

Family

ID=67475807

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107147033A TWI702766B (zh) 2018-02-07 2018-12-25 過電壓/能量保護裝置

Country Status (3)

Country Link
US (1) US10965118B2 (zh)
CN (1) CN110120660B (zh)
TW (1) TWI702766B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107993603B (zh) * 2016-10-27 2023-08-18 合肥鑫晟光电科技有限公司 移位寄存单元、移位寄存器、栅极驱动电路、显示装置
KR102161796B1 (ko) * 2020-03-02 2020-10-05 주식회사 아나패스 전기적 스트레스 보호회로 및 이를 포함하는 전자 장치
CN112018742B (zh) * 2020-08-25 2022-04-19 中国科学院上海高等研究院 一种具有温度补偿的过压保护电路及其实现方法
US11641104B1 (en) 2021-11-05 2023-05-02 Winbond Electronics Corp. Electrostatic discharge protection circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200637096A (en) * 2005-04-15 2006-10-16 Fujitsu Ltd Power clamp circuit and semiconductor device
TW200952300A (en) * 2008-06-06 2009-12-16 Faraday Tech Corp ESD detection circuit and related method thereof
TW201315075A (zh) * 2011-07-28 2013-04-01 Advanced Risc Mach Ltd 具有中間電壓供應以限制對部件之電壓壓力的靜電放電保護裝置
TW201539917A (zh) * 2014-04-03 2015-10-16 Ind Tech Res Inst 靜電放電箝制電路與靜電放電箝制方法
TW201728034A (zh) * 2016-01-25 2017-08-01 敦泰電子股份有限公司 電路系統

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1153291C (zh) 2001-03-28 2004-06-09 华邦电子股份有限公司 集成电路的静电保护电路
US7027276B2 (en) 2004-04-21 2006-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage ESD protection circuit with low voltage transistors
CN1979854A (zh) 2005-12-01 2007-06-13 上海华虹Nec电子有限公司 栅压触发的静电放电保护电路
CN100566068C (zh) * 2006-04-13 2009-12-02 艾默生网络能源系统有限公司 一种硬件过压脱离电路
US7567787B2 (en) * 2006-09-11 2009-07-28 Mediatek Inc. Apparatus and method of feeding internal calibration signal through electro-static discharge protection circuitry
US20090195951A1 (en) * 2008-02-05 2009-08-06 Bart Sorgeloos Method and Apparatus for Improved Electrostatic Discharge Protection
US8023237B2 (en) * 2008-09-09 2011-09-20 Mediatek Inc. ESD protection circuit and method thereof
CN101707363B (zh) * 2009-07-22 2012-12-19 彩优微电子(昆山)有限公司 一种具有实时检测功能的静电破坏保护电路及其控制方法
TW201240066A (en) * 2011-03-25 2012-10-01 Realtek Semiconductor Corp ESD protection circuit
CN102157926A (zh) * 2011-03-30 2011-08-17 上海北京大学微电子研究院 限压保护电路
JP2012253241A (ja) * 2011-06-03 2012-12-20 Sony Corp 半導体集積回路およびその製造方法
US9001479B2 (en) * 2012-02-07 2015-04-07 Mediatek Inc. ESD protection circuit
TWI573248B (zh) * 2013-05-28 2017-03-01 普誠科技股份有限公司 可承受過度電性應力及避免栓鎖的靜電放電防護電路
KR20150012771A (ko) * 2013-07-26 2015-02-04 에스케이하이닉스 주식회사 보호 회로 및 보호 회로를 포함하는 보호 장치
JP6154700B2 (ja) * 2013-09-17 2017-06-28 株式会社メガチップス Ｅｓｄ保護回路
JP6375618B2 (ja) * 2013-12-09 2018-08-22 セイコーエプソン株式会社 静電気保護回路及び半導体集積回路装置
TW201533880A (zh) 2014-02-24 2015-09-01 Nuvoton Technology Corp 靜電放電保護電路及半導體元件
US9214806B1 (en) * 2014-08-05 2015-12-15 Mediatek Inc. ESD protecting circuit
US10811873B2 (en) * 2017-11-28 2020-10-20 Stmicroelectronics International N.V. Power supply clamp for electrostatic discharge (ESD) protection having a circuit for controlling clamp time out behavior

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200637096A (en) * 2005-04-15 2006-10-16 Fujitsu Ltd Power clamp circuit and semiconductor device
TW200952300A (en) * 2008-06-06 2009-12-16 Faraday Tech Corp ESD detection circuit and related method thereof
TW201315075A (zh) * 2011-07-28 2013-04-01 Advanced Risc Mach Ltd 具有中間電壓供應以限制對部件之電壓壓力的靜電放電保護裝置
TW201539917A (zh) * 2014-04-03 2015-10-16 Ind Tech Res Inst 靜電放電箝制電路與靜電放電箝制方法
TW201728034A (zh) * 2016-01-25 2017-08-01 敦泰電子股份有限公司 電路系統

Also Published As

Publication number Publication date
US20190245341A1 (en) 2019-08-08
US10965118B2 (en) 2021-03-30
TW201935796A (zh) 2019-09-01
CN110120660B (zh) 2022-03-22
CN110120660A (zh) 2019-08-13

Similar Documents

Publication Publication Date Title
TWI702766B (zh) 過電壓/能量保護裝置
US11569658B2 (en) High voltage clamps with transient activation and activation release control
US8238068B2 (en) Electrical over-stress detection circuit
CN109841607B (zh) 具有控制钳位超时行为的电路的用于静电放电（esd）保护的电源钳位
US7102862B1 (en) Electrostatic discharge protection circuit
US7738222B2 (en) Circuit arrangement and method for protecting an integrated semiconductor circuit
US10199369B2 (en) Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
JP5650659B2 (ja) 立ち上がり時間検出器および放電継続回路を有する静電放電保護回路
JP4829880B2 (ja) 静電放電保護回路
US7924084B2 (en) Semiconductor device
WO2021018040A1 (zh) 一种电源钳位esd保护电路及集成电路结构
US7889469B2 (en) Electrostatic discharge protection circuit for protecting semiconductor device
US20140368958A1 (en) Electrostatic protection circuit
US20130222954A1 (en) Electrostatic discharge protection circuit
CN112186726B (zh) Esd保护电路、电源及芯片
TWI524495B (zh) 具有閘極介電質保護之裝置
CN102204054B (zh) 低电压静电放电保护
US10320185B2 (en) Integrated circuit with protection from transient electrical stress events and method therefor
JP2005093497A (ja) 保護回路を有する半導体装置
WO2023055823A1 (en) Level sensing shut-off for a rate-triggered electrostatic discharge protection circuit
JP2014241393A (ja) 半導体回路
TW202207411A (zh) 用於增強靜電放電（ｅｓｄ）穩健性的電路技術
KR20120068212A (ko) 전기적 오버스트레스 보호 회로 및 그를 포함하는 반도체 집적회로
TWI449158B (zh) 具有多重電源區域積體電路之靜電放電防護電路
TWI842330B (zh) 毛刺檢測器