CN111199966A - 集成电路及其电子熔丝元件的主动式静电放电保护电路 - Google Patents

Abstract

本发明公开一种集成电路及其电子熔丝元件的主动式静电放电保护电路，主动式静电放电保护电路包含一开关单元及一静电检知单元，该开关单元跨接于一电子熔丝元件上，且具有一控制端；该静电检知单元连接至该开关单元的控制端，以控制该开关单元的导通或不导通；当检知有静电发生时，即控制该开关单元立即触发导通以快速形成一静电电流宣泄路径，避免静电放电电流通过该电子熔丝元件，而烧断该电子熔丝元件。

Description

集成电路及其电子熔丝元件的主动式静电放电保护电路

技术领域

本发明关于一种静电放电保护电路，尤指一种针对集成电路及其电子熔丝元件的主动式静电放电保护电路。

背景技术

在先进半导体工艺微缩下，集成电路的操作电压也越趋降低，对于包含有电子熔丝元件的集成电路来说，其中电子熔丝元件的宽度也越趋窄缩，相对使用更小的电压即可烧断电子熔丝元件；因此，由先进半导体工艺所制作的微缩化电子熔丝元件更容易被静电放电的突波烧断，造成集成电路的设定错误。

请参阅图3所示，一般具有电子熔丝元件31的集成电路30会在电源低电位外接点P3_AGND与连接该电子熔丝元件31的调校内接点P2_FUSE之间设置有一静电放电保护组件32，但此做法仍无法全面防止静电放电电流通过电子熔丝元件31，仍会将电子熔丝元件31烧断。

请参阅图4所示，为中国台湾第105100696号发明专利申请案所提出来的一种用于电熔丝的放电保护结构，该放电保护结构包含与电子熔丝元件40并联的二极管41，如图中所示，该二极管41由一晶体管构成，即该晶体管的栅极连接至源极。当静电放电的负脉冲期间，该二极管41会导通，使得静电放电电流流经导通的二极管41，而不会流向该电子熔丝元件40，以避免电子熔丝元件40被烧断。在正常操作期间，由于该二极管41不导通而不影响正常使用。

由于前揭发明专利申请案是将二极管与电熔丝并联来保护电熔丝；因此，该二极管必须在顺偏导通的状态下才能达到保护效果；反之，当二极管在逆偏不导通的状态下，则须依赖另一个电源嵌制器42来保护电子熔丝元件。

因此，由于二极管无法被控制导通或不导通，且该二极管仅能在静电放电的负脉冲期间对电熔丝达到保护效果，故而有必要进一步改良之。

发明内容

有鉴于上述具有电熔丝的静电放电保护电路缺陷，本发明提供一种新的集成电路及其电子熔丝元件的主动式静电放电保护电路。

欲达上述目的所使用的主要技术手段令该集成电路包含有一电源高电位外接点、一电源低电位外接点、一调校内接点、一功能电路单元及一电子熔丝元件，该功能电路通过该电子熔丝元件串接在该调校内接点与该电源低电位外接点之间；其中该集成电路的主动式静电放电保护电路包含有：

一开关单元，跨接于该电子熔丝元件上，该开关单元具有一控制端；以及

一静电检知单元，串接于该调校内接点及该电源低电位外接点之间，且该静电检知单元连接至该开关单元的控制端，以控制该开关单元的导通或不导通。

由上述可知，本发明集成电路的主动式静电放电保护电路针对该电子熔丝元件进行静电放电保护，主要将一开关单元跨接在该电子熔丝元件上，再配合该静电检知元件检知静电的存在与否，对该开关单元进行控制；当检知有静电发生，即控制该开关单元立即导通以快速形成一静电电流宣泄路径，避免静电放电电流通过该电子熔丝元件，而烧断该电子熔丝元件；因此，本发明集成电路中的电子熔丝元件可有效地在调校期间或使用期间不因静电放电被烧断，确保集成电路的正常调校。

欲达上述目的所使用的主要技术手段令该电子熔丝元件的主动式静电放电保护电路，包括：

一开关单元，用以跨接于一电子熔丝元件上，且该开关单元具有一控制端；以及

一静电检知单元，连接至该开关单元的控制端，以控制该开关单元的导通或不导通。

由上述可知，本发明主动式静电放电保护电路主要将一开关单元跨接在该电子熔丝元件上，再配合该静电检知元件检知静电的发生与否；当检知有静电发生，即控制该开关单元立即导通以快速形成一静电电流宣泄路径，避免静电放电电流通过该电子熔丝元件，而烧断该电子熔丝元件。

附图说明

图1：本发明集成电路的主动式静电放电保护电路的第一实施例的电路图。

图2：本发明集成电路的主动式静电放电保护电路的第二实施例的电路图。

图3：既有具有电熔丝之集成电路的局部电路图。

图4：中国台湾第105100696号发明专利申请的第2图。

其中附图标记为：

10、10a集成电路 11功能电路单元

12电子熔丝元件 21、21’开关单元

22静电检知单元 221电容元件

222电阻元件 23静电放电保护电路元件

24静电放电保护电源嵌位器 30集成电路

31电子熔丝元件 32静电放电保护元件

40电子熔丝元件 41NMOS晶体管

42电源嵌制器

具体实施方式

本发明针对集成电路中的电子熔丝元件提出一种新的主动式静电放电保护电路，确保电子熔丝元件不因静电放电而遭异常熔断。以下以数个实施例详配合图式加说明之。

首先请参阅图1所示，为本发明集成电路10的主动式静电放电保护电路的第一实施例，该集成电路10包含有一电源高电位外接点P1_AVDD、一电源低电位外接点P3_AGND、一调校内接点P2_FUSE、多个功能电路单元11及多个电子熔丝元件12；其中该电源高电位外接点P1_AVDD与该调校内接点P2_FUSE电性连接；于本实施例，该电源高电位外接点P1_AVDD与该调校内接点P2_FUSE之间通过一PMOS元件MP1连接。每一功能电路单元11通过对应的电子熔丝元件12串接在该调校内接点P2_FUSE与该电源低电位外接点P3_AGND之间，借由提供该调校内接点P3_AGND一定的熔断电压，将特定一个或数个电子熔丝元件12熔断，使与熔掉之电子熔丝元件12，因而形成一高阻抗电阻，其连接的功能电路单元11则判断电子熔丝元件12熔断前与熔断后的阻抗差异，进而调校集成电路10的系统设定。

上述主动式静电放电保护电路包含有一开关单元21及一静电检知单元22；其中该开关单元21跨接于该电子熔丝元件12上，且该开关单元21具有一控制端；于本实施例，该开关单元21为一NMOS晶体管，其漏极D及源极S分别连接于该电子熔丝元件12的二端，且源极S与基极B相连，而栅极G连接至该静电检知单元22；再如图2所示集成电路10a的第二实施例，为增进该开关单元21’(NMOS晶体管)的触发导通效率，其栅极G及基极B共同连接至其半导体基板。该静电检知单元22串接于该调校内接点P2_FUSEP2_FUSE及该电源低电位外接点P3_AGND之间，且该静电检知单元22连接至该开关单元21的控制端，以控制该开关单元21的导通或不导通；其中当集成电路进行系统设定的调校时，因开关单元21呈关闭状态，故并不会影响集成电路10正常调校程序。于本实施例，该静电检知电路22包含一电容元件221及一电阻元件222；其中该电容元件221的其中一端连接至该调校内接点P2_FUSE，该电阻元件222则串接于该电容元件221及该电源低电位外接点P3_AGND之间；其中该电容元件221及该电阻元件222的串接节点N1连接至该NMOS晶体管的栅极G。

该集成电路10于封装前对该些电子熔丝元件12进行熔断，故会通过该调校内接点P2_FUSE提供一定的熔断电压，将其中一个或多个电子熔丝元件12熔断；因此，在封装前仍有机会在该电源高电位外接点P1_AVDD、该调校内接点P2_FUSE或该电源低电位外接点P3_AGND出现静电。假设在该调校内接点P2_FUSE出现静电，因静电为高频讯号会让该静电检知单元的电容元件221短路，而拉高该电容元件221与电阻元件222的串接节点N1的电位，使跨接在该电子熔丝元件12的该NMOS晶体管立即触发导通，而于该调校内接点P2_FUSE、导通的NMOS晶体管、功能电路单元11至该电源低电位外接点P3_AGND之间构成一静电放电路径；如此，该静电放电电流不会通过该电子熔丝元件12，该电子熔丝元件12即不会受静电而熔断。

该集成电路10为了增加静电防护功能，进一步包括一静电放电保护电路元件23及一静电放电保护电源嵌位器24；其中该静电放电保护电路元件23串接于该调校内接点P2_FUSE及该电源低电位外接点P3_AGND之间，可共同分担在该调校内接点P2_FUSE出现静电时所产生的静电放电电流。该静电放电保护电源嵌位器24串接于该电源高电位外接点P1_AVDD及该电源低电位外接点P3_AGND之间。

当该集成电路10完成封装后，集成电路11不在正常操作期间(Power OFF)仍会有机会出现静电情形；假设在该电源高电位外接点P1_AVDD出现静电，该静电放电保护电源嵌位器24会立即触发，而将大部分的P1_AVDD的静电电流宣泄至电源低电位外接点P3_AGND，使得只有小部分的静电电流流入PMOS晶体管MP1，以避免静电放电电流烧毁该PMOS晶体管MP1。当该集成电路在正常操作期间(Power ON)，该PMOS晶体管MP1导通而通过该电子熔丝元件12连接至电源高电位P1_AVDD，另一端点则连接至功能电路单元11进行作动，若此时于该电源高电位外接点P1_AVDD出现静电，则因PMOS晶体管MP1导通，使得静电电流先流经此PMOS晶体管后，再由该静电检知单元22检知静电发生，即其电容元件221短路并拉高该电容元件221与电阻元件222的串接节点N1的电位，使跨接在该电子熔丝元件12的该NMOS晶体管立即触发导通，而于该调校内接点P2_FUSE、导通的NMOS晶体管、功能电路单元11至该电源低电位外接点P3_AGND之间构成一静电放电路径；如此，在该静电放电电流不会通过该电子熔丝元件12，该电子熔丝元件12即不会受静电而熔断。

综上所述，本发明集成电路的主动式静电放电保护电路针对其中的电子熔丝元件进行静电放电保护，主要将一开关单元跨接在该电子熔丝元件上，再配合该静电检知元件检知静电的发生与否，对该开关单元进行控制；当检知有静电发生，即控制该开关单元立即导通以快速形成一静电电流宣泄路径，避免静电放电电流通过该电子熔丝元件，而烧断该电子熔丝元件；因此，本发明集成电路中的电子熔丝元件可有效地在调校期间或使用期间不因静电放电被烧断，确保集成电路的正常运作。

以上所述仅是本发明的实施例而已，并非对本发明做任何形式上的限制，虽然本发明已以实施例揭示如上，然而并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明技术方案的范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (13)

1.一种集成电路的主动式静电放电保护电路，该集成电路包含有一电源高电位外接点、一电源低电位外接点、一调校内接点、一功能电路单元及一电子熔丝元件，该功能电路通过该电子熔丝元件串接在该调校内接点与该电源低电位外接点之间；其特征在于，该主动式静电放电保护电路包括：

一开关单元，跨接于该电子熔丝元件上，该开关单元具有一控制端；以及一静电检知单元，串接于该调校内接点及该电源低电位外接点之间，且该静电检知单元连接至该开关单元的控制端，以控制该开关单元的导通或不导通。

2.如权利要求1所述的主动式静电放电保护电路，其特征在于，该静电检知电路包含：

一电容元件，其一端连接至该调校内接点；以及

一电阻元件，串接于该电容元件及该电源低电位外接点之间；其中该电容元件及该电阻元件的串接节点连接至该开关单元的控制端。

3.如权利要求1所述的主动式静电放电保护电路，其特征在于，该开关单元包含一NMOS晶体管，其漏极及源极分别连接于该电子熔丝元件的二端，且源极与基极相连，其栅极连接至该静电检知单元。

4.如权利要求2所述的主动式静电放电保护电路，其特征在于，

该开关单元包含一NMOS晶体管，其漏极及源极分别连接于该电子熔丝元件的二端；以及

该电容元件为一PMOS晶体管构成；其中该电容元件及该电阻元件的串接节点连接至该NMOS晶体管的栅极。

5.如权利要求4所述的主动式静电放电保护电路，其特征在于，该NMOS晶体管的栅极及基极共同连接至半导体基板。

6.如权利要求1至5中任一项所述的主动式静电放电保护电路，其特征在于，进一步包括一静电放电保护电路元件，串接于该调校内接点及该电源低电位外接点之间。

7.如权利要求1至5中任一项所述的主动式静电放电保护电路，其特征在于，进一步包括一静电放电保护电源嵌位器，串接于该电源高电位外点及该电源低电位外接点之间。

8.如权利要求1至5中任一项所述的主动式静电放电保护电路，其特征在于，进一步包括一PMOS晶体管，其漏极及源极分别连接至该电源高电位外接点及该调校内接点，其栅极连接一逻辑电路单元。

9.一种集成电路的电子熔丝元件的主动式静电放电保护电路，其特征在于，包括：

一开关单元，用以跨接于一电子熔丝元件上，且该开关单元具有一控制端；以及

一静电检知单元，连接至该开关单元的控制端，以控制该开关单元的导通或不导通。

10.如权利要求9所述的主动式静电放电保护电路，其特征在于，该静电检知电路包含一电容元件及一电阻元件，该电容元件与该电阻元件相串接，且其一串接节点连接至该开关单元的控制端。

11.如权利要求9所述的主动式静电放电保护电路，其特征在于，该开关单元包含一NMOS晶体管，其漏极及源极分别连接于该电子熔丝元件的二端，其栅极连接至该静电检知单元。

12.如权利要求9所述的主动式静电放电保护电路，其特征在于，该开关单元包含一NMOS晶体管，其漏极及源极分别连接于该电子熔丝元件的二端；以及

该电容元件为一PMOS晶体管构成；其中该电容元件及该电阻元件的串接节点连接至该NMOS晶体管的栅极。

13.如权利要求12所述的主动式静电放电保护电路，其特征在于，该NMOS晶体管的栅极及基极共同连接至半导体基板。

Images