CN106887425A - 用于电熔丝的静电放电保护结构 - Google Patents

用于电熔丝的静电放电保护结构 Download PDF

Info

Publication number
CN106887425A
CN106887425A CN201610076290.7A CN201610076290A CN106887425A CN 106887425 A CN106887425 A CN 106887425A CN 201610076290 A CN201610076290 A CN 201610076290A CN 106887425 A CN106887425 A CN 106887425A
Authority
CN
China
Prior art keywords
electric fuse
diode
esd
protection structure
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610076290.7A
Other languages
English (en)
Other versions
CN106887425B (zh
Inventor
A·F·卢瓦索
J·M·卢凯特伊斯
E·G·盖布雷塞拉西
R·A·波勒
A·D·斯特里克
A·Y·吉纳维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawam International Inc
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN106887425A publication Critical patent/CN106887425A/zh
Application granted granted Critical
Publication of CN106887425B publication Critical patent/CN106887425B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明涉及一种用于电熔丝的静电放电保护结构，是关于半导体结构，并且更具体地说，是关于用于电熔丝的静电放电(ESD)保护结构。本结构包括一种有效耦合至电熔丝的静电放电(ESD)保护结构，该ESD保护结构经结构化以防止因源于来源的ESD事件而导致该电熔丝的非刻意编程。

Description

用于电熔丝的静电放电保护结构
技术领域
本发明是关于半导体结构，并且更具体地说，是关于用于电熔丝的静电放电(ESD)保护结构。
背景技术
电熔丝是一种容许计算机芯片动态实时再编程的技术。芯片制造商通过利用一组电熔丝，可容许芯片上的电路在芯片运作时变化。此技术的主要应用在于提供芯片内效能调整。举例而言，若某些子系统故障，或回应所花的时间太长，或消耗太多电力，芯片可通过“熔断”(或编程)电熔丝，立刻变更其行为。
按照设计，电熔丝对大电流及电压敏感，例如：1.5伏特(V)维持100纳秒(ns)。举例而言，通过强迫大电流通过电熔丝，可将电熔丝熔断或编程；破坏电熔丝结构，导致电开路。在ESD事件期间，供应器上的电压会升高至数伏特的高位准。由于产生编程启用信号的控制电路及电路系统的供应电压在ESD事件期间未经主动供电，这些电路的输出在ESD事件期间处于未界定状态。这可能建立不希望的电熔丝编程条件。结果是，目前使用的电熔丝面临到不理想的ESD事件期间可能出现的高电压及电流将电熔丝编程的风险。
具体而言，在电熔丝电路(称为Vf源)的供应轨上的负脉冲期间，ESD电流主要会通过ESD装置，然而，一些电路同时会通过电流源NFET的寄生本体/漏极二极管。正如应认识的是，NFET的电流源是用于驱使电流在编程电熔丝时通过电熔丝，但ESD事件期间通过电流源NFET的本体/漏极二极管的负脉冲也会通过电熔丝。这样的电流可能破坏未编程的电熔丝。
发明内容
在本发明的一方面中，一种结构包括有效耦合至电熔丝的静电放电(ESD)保护结构。该ESD保护结构经结构化以防止因源于来源(source)的ESD事件而导致该电熔丝的非刻意编程。
在本发明的一方面中，一种结构包括：电熔丝，该电熔丝连接于可能曝露至ESD来源的端点与当出现ESD事件便具有寄生电流的FET网络之间；耦合至该电熔丝的ESD保护结构，该ESD保护结构经结构化以防止源于该ESD来源的负脉冲非刻意编程；电源箝制器(powerclamp)，该电源箝制器经结构化以通过将正脉冲电流放电来保护该电熔丝；以及与该电源箝制器并联的二极管，该二极管经结构化以通过将负脉冲电流放电来保护该电熔丝。
在本发明的一方面中，一种方法包含：在ESD事件期间，使源于FET网络的寄生电流自电熔丝转向至顺偏二极管，使得该电熔丝不会遭受非刻意编程。
附图说明
本发明是通过本发明的例示性具体实施例的非限制性实施例，参照注记的多个图式，在以下的详细说明中予以说明。
图1为根据本发明的方面，展示具有二极管ESD保护结构的电路。
图2为根据本发明另外的方面，展示具有FET ESD保护结构的电路。
图3为根据本发明另外的方面，展示具有二极管ESD保护结构的电路。
图4为根据本发明另外的方面，展示具有二极管ESD保护结构的电路。
图5为根据本发明另外的方面，展示具有FET ESD保护结构的电路。
具体实施方式
本发明是关于半导体结构，并且更具体地说，是关于用于电熔丝的静电放电(ESD)保护结构。更具体地说，本发明是关于一种有效耦合至电熔丝以防止该电熔丝(例如：因ESD事件)非刻意编程的二极管(或FET)。有助益的是，本文中所述的电路系统，尤其鉴于电熔丝在具有负电压的ESD事件期间不再受应力的事实，改善可靠度并且提升良率。此外，由于负电压ESD事件因实施本文中所述的电路系统而不再是问题，通过确认NFET电流源的通道因确保Vgs＝0而未导通，可避免正ESD事件导致的电熔丝破坏。
本发明的结构可使用若干不同工具以若干方式来制造。不过，一般来说，所述方法及工具是用于形成微米及纳米级尺寸的结构。用于制造本发明的结构的方法，即技术，已在集成电路(IC)技术获得采用。举例而言，所述结构是建置在晶圆上，并且是在晶圆的顶部上通过光微影程序以图案化材料膜的方式来实现。特别的是，制造所述结构使用了三个基本建构块：(i)在衬底上沉积材料薄膜，(ii)通过光微影成像术在膜的顶部上涂敷图型化掩膜，以及(iii)选择性地对该掩膜进行膜的蚀刻。
图1为根据本发明的方面，展示具有ESD保护结构的电路。在图1中，电路100包括ESD保护结构，该ESD保护结构包含与电熔丝110并联的二极管105。在具体实施例中，电熔丝110与二极管105的两端点为共用的端点，所述端点其中一个直接耦合至Vf源115(ESD端点)。在具体实施例中，二极管105会确保跨布电熔丝110的电压在Vf源115上的负脉冲期间遭受箝制。更具体地说，在ESD事件期间，二极管105可以是顺偏(forward biased)，使得来自FET网络120的寄生电流不会非刻意编程该电熔丝110。这样的优点是通过使电流自电熔丝110通过二极管105转向至ESD接垫(例如：Vf源115)来完成。在正常操作期间，二极管110是逆偏(reverse biased)并且不会影响使用。
电路100更包括与电源箝制器130并联的二极管125。二极管125较佳是大于二极管105，并且会吸收源自于Vf源115的大多数负ESD事件；也就是说，二极管125会在源自于Vf源115的负脉冲期间，通过接通电熔丝110上的电流并使该电流停留在低位准来保护电熔丝110。不过，二极管105具备足以确保来自FET网络120可流经电熔丝110的任何寄生电流低于其阈值(例如：低于1.5伏特或不会编程电熔丝110的电压)的大小，例如：宽度约5微米。按照这种方式，电熔丝110不会因出现于Vf源115的负ESD事件而熔断(例如：不会因ESD事件而遭受编程)，该负ESD事件可自FET网络120通过作为寄生电流。在具体实施例中，电源箝制器130用于通过将正脉冲电流放电来保护电熔丝110。电路100更包括GND 135及多个总线电阻140。
应认识的是，二极管105的其它电压阈值及参数有在本发明的考量范围内。因此，二极管105的大小及其电流容量在本文中是提供作为说明性、非限制性实施例。举例而言，在具体实施例中，二极管105可具备任何适当大小，例如，大到足以承载流自FET网络120(寄生二极管)的电流，以致仅低电压才施加至电熔丝110，例如：不会编程电熔丝110的电压。
图2根据本发明另外的方面，展示具有ESD保护结构的电路。在图2中，电路100'包括ESD保护结构，该ESD保护结构包含与电熔丝110并联的FET 105'。电路100'包括图1的电路100的其余组件，例如：与电源箝制器130并联的二极管125、GND 135及多个总线电阻140。
在具体实施例中，FET 105'可以是具有低接通电压的装置，其中FET 105'的栅极连接至来源，例如：Vf源115(ESD端点)。使用FET 105'的优点在于接通电压(Vt)可经选择，并且可低于正规二极管。在具体实施例中，FET 105'会确保跨布电熔丝110的电压在Vf源115上的负脉冲期间遭受箝制。更具体地说，在ESD事件期间，来自FET网络120的寄生电流会通过FET 105'，确保电熔丝110不遭受非刻意编程。本技术领域技术人员将会认识的是，虽然图1展示二极管而图2展示N型FET，其它诸如肖特基(Schottky)二极管、PIN二极管、及P型FET等装置仍可用于达到同上效益，并且是在本发明的范畴内。
图3根据本发明另外的方面，展示具有ESD保护结构的电路。在图3中，电路100”包括ESD保护结构，该ESD保护结构包含与电熔丝110串联的二极管105”。电路100”包括图1的电路100的其余组件，例如：与电源箝制器130并联的二极管125、GND 135及多个总线电阻140。
仍请参阅图3，在一项具体实施例中，二极管105”具有直接耦合至Vf源115(ESD端点)的端点，其中该二极管的阴极端点直接连接至电熔丝110的端点。在这项实施例中，二极管105”置放在电熔丝110上面，使得二极管的阴极有效耦合至电熔丝的阳极。在另一具体实施例中，二极管105”可置放在电熔丝110下面，使得电熔丝的阴极有效连接至二极管的阳极，在这种情况下，二极管105”的端点同时直接耦合至电熔丝110及FET网络120，例如：阴极端点连接至FET网络120，而其阳极端点连接至电熔丝。
在二极管105”的端点直接耦合至Vf源115的具体实施例中，二极管105”会阻隔电流自负ESD脉冲(源自于Vf源115)流经电熔丝110。也就是说，二极管105”在ESD事件期间为逆偏，防止电压跨布电熔丝110高于其阈值形成。然而，在正常操作时，二极管105”会降低曝露至电熔丝110的电压，因此，需要更大的电流源或更大的Vf源电压。正如本技术领域技术人员应认识的是，二极管105”在正常操作下为顺偏。
类似的是，在二极管105”的端点同时直接耦合至电熔丝110及FET网络120的情况下，二极管105”在ESD事件期间会逆偏，并且会确保来自FET网络120的寄生电流会遭受阻隔，而不会非刻意编程电熔丝110。如本文中已说明者，二极管105”可设计成具有某些大小及电流容量，用以在正常操作期间承载所欲编程电流。
图4根据本发明另外的方面，展示具有ESD保护结构的电路。在图4中，电路100”'包括ESD保护结构，该ESD保护结构包含与多个电熔丝110(例如：一排(a bank of)电熔丝110)串联的二极管105”。如图3的具体实施例，二极管105”会阻隔电流自负ESD脉冲(源自于Vf源115)流经电熔丝110。也就是说，二极管105”在ESD事件期间为逆偏，防止电压跨布电熔丝110高于其阈值形成。
正如本技术领域技术人员应认识的是，二极管105”在正常操作下为顺偏。此外，在正常操作时，二极管105”会降低曝露至电熔丝110的电压，因此，需要更大的电流源或更大的Vf源电压。电路100”'更包括图1的电路100的其余组件，例如：与电源箝制器130并联的二极管125、GND 135及多个总线电阻140。
图5根据本发明另外的方面，展示具有ESD保护结构的电路。在图5中，电路100””包括ESD保护结构，该ESD保护结构包含与电熔丝110串联的FET 105”'。在具体实施例中，FET 105”'的端点直接耦合至Vf源115(ESD端点)，而另一端点(例如：漏极)连接至电熔丝110。在这项实施例中且在Vf源115的负脉冲期间，FET 105”'会阻隔ESD电流通过电熔丝110。此外，使用FET 105”'的优点在于接通电压(Vt)可经选择，并且可低于正规二极管。电路100””更包括图1的电路100的其余组件，例如：与电源箝制器130并联的二极管125、GND 135及多个总线电阻140。在具体实施例中，FET 105”'可用肖特基二极管或PIN二极管来取代。
上述(一个或多个)方法用于制造集成电路芯片。产生的集成电路芯片可由制造商以空白晶圆形式(也就是说，具有多个未封装芯片的单一晶圆)、裸晶粒、或已封装形式进行分配。在已封装的例子中，芯片是嵌装于单一芯片封装(诸如塑胶载体，具有黏贴至主机板或其它更高阶载体的引线)中，或多芯片封装(诸如具有表面互连或埋置型互连任一个或两个的陶瓷载体)中。在任一例子中，该芯片接着与其它芯片、离散电路元件、及/或其它信号处理装置整合成下列的部分(a)诸如主机板的中间产品或(b)最终产品。最终产品可以是包括集成电路芯片的任何产品，范围涵盖玩具及其它低阶应用至具有显示器、键盘或其它输入装置、及中央处理器的进阶计算机产品。
本发明的各项具体实施例已为了说明而介绍，但不是意味着穷举或受限于所揭示的具体实施例。许多修改及变例对本技术领域技术人员将会显而易见，但不会脱离所述具体实施例的范畴及精神。本文中选用的术语是为了最佳阐释具体实施例的原理、实际应用、或对市场现有技术的技术改进，或是为了让本技术领域技术人员能够理解本文中所揭示的具体实施例。

Claims (20)

1.一种包含静电放电(ESD)保护结构的结构，该静电放电保护结构有效耦合至电熔丝，该静电放电保护结构经结构化以防止因源于来源的ESD事件而导致该电熔丝的非刻意编程。
2.根据权利要求1所述的结构，其中，该静电放电保护结构为与该电熔丝并联形成的二极管，其中，该电熔丝与该二极管的两端点为各自共用的端点。
3.根据权利要求2所述的结构，其中，该二极管的所述端点的其中一个直接耦合至该来源。
4.根据权利要求2所述的结构，其中，该二极管在该ESD事件期间为顺偏，而在正常操作期间为逆偏。
5.根据权利要求4所述的结构，其中，该二极管在负脉冲期间遭受箝制，使得来自FET网络的寄生电流不会非刻意编程该电熔丝。
6.根据权利要求1所述的结构，其中，该静电放电保护结构为与该电熔丝串联形成的二极管。
7.根据权利要求6所述的结构，其中，该二极管在该ESD事件期间为逆偏，而在正常操作期间为顺偏。
8.根据权利要求7所述的结构，其中，该二极管防止电压跨布该电熔丝高于其阈值形成。
9.根据权利要求6所述的结构，其中，该二极管串联耦合至一排电熔丝。
10.根据权利要求6所述的结构，其中，该二极管介于该电熔丝与FET网络之间。
11.根据权利要求1所述的结构，其中，该静电放电保护结构为与该电熔丝并联的FET。
12.根据权利要求1所述的结构，其中，该静电放电保护结构为与该电熔丝串联的FET，其中，该FET的端点连接至该来源。
13.一种结构，其包含：
电熔丝，该电熔丝连接于可能曝露至ESD来源的端点与当出现ESD事件便具有寄生电流的FET网络之间；
耦合至该电熔丝的ESD保护结构，该ESD保护结构经结构化以防止源于该ESD来源的负脉冲非刻意编程该电熔丝；
电源箝制器，该电源箝制器经结构化以通过将正脉冲电流放电来保护该电熔丝；以及
与该电源箝制器并联的二极管，该二极管经结构化以通过将负脉冲电流放电来保护该电熔丝。
14.根据权利要求13所述的结构，其中，该ESD保护结构为与该电熔丝并联形成的二极管，其中，该电熔丝与该二极管的两端点为各自共用的端点。
15.根据权利要求14所述的结构，其中，该二极管在该ESD事件期间为顺偏，而在正常操作期间为逆偏。
16.根据权利要求13所述的结构，其中：
该ESD保护结构为与该电熔丝串联形成的二极管；
该二极管在ESD事件期间为逆偏，而在正常操作期间为顺偏；以及
该二极管防止电压跨布该电熔丝高于其阈值形成。
17.根据权利要求16所述的结构，其中，该二极管为串联耦合至一排电熔丝。
18.根据权利要求13所述的结构，其中，该ESD保护结构为与该电熔丝并联的FET。
19.根据权利要求13所述的结构，其中，该ESD保护结构为与该电熔丝串联的FET，其中，该FET的端点连接至该来源。
20.一种方法，其包含：在ESD事件期间，使源于FET网络的寄生电流自电熔丝转向至顺偏二极管，使得该电熔丝不会遭受非刻意编程。
CN201610076290.7A 2015-12-16 2016-02-03 用于电熔丝的静电放电保护结构 Active CN106887425B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/971,644 US9940986B2 (en) 2015-12-16 2015-12-16 Electrostatic discharge protection structures for eFuses
US14/971,644 2015-12-16

Publications (2)

Publication Number Publication Date
CN106887425A true CN106887425A (zh) 2017-06-23
CN106887425B CN106887425B (zh) 2021-04-16

Family

ID=59064615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610076290.7A Active CN106887425B (zh) 2015-12-16 2016-02-03 用于电熔丝的静电放电保护结构

Country Status (3)

Country Link
US (1) US9940986B2 (zh)
CN (1) CN106887425B (zh)
TW (1) TWI690050B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107271888A (zh) * 2017-07-31 2017-10-20 上海华力微电子有限公司 一种单个测试芯片实现多个ip芯片测试的方法
CN108963119A (zh) * 2018-07-25 2018-12-07 郑州云海信息技术有限公司 一种电池包
CN109244070A (zh) * 2018-09-25 2019-01-18 盛世瑶兰（深圳）科技有限公司 一种电压抑制器及其制备方法
CN111199966A (zh) * 2018-11-19 2020-05-26 台湾类比科技股份有限公司 集成电路及其电子熔丝元件的主动式静电放电保护电路
CN111445943A (zh) * 2020-04-15 2020-07-24 武汉金汤信安科技有限公司 一种片上一次可编程电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651166B2 (en) * 2017-05-31 2020-05-12 Globalfoundries Singapore Pte. Ltd. E-fuse cells
US10819110B2 (en) 2018-02-27 2020-10-27 Globalfoundries Inc. Electrostatic discharge protection device
TWI673850B (zh) * 2018-11-13 2019-10-01 台灣類比科技股份有限公司 積體電路及其電子熔絲元件的主動式靜電放電保護電路
US11527541B2 (en) * 2019-12-31 2022-12-13 Taiwan Semiconductoh Manufactuhing Company Limited System and method for reducing resistance in anti-fuse cell

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW358945B (en) * 1995-06-30 1999-05-21 Samsung Electronics Co Ltd Fuse numbering circuit for semiconductor memories
TW200711092A (en) * 2005-09-02 2007-03-16 Novatek Microelectronics Corp Electrostatic discharge (ESD) protection apparatus for programmable device
CN1933156A (zh) * 2005-09-14 2007-03-21 佳能株式会社 半导体器件
CN101061616A (zh) * 2004-06-03 2007-10-24 阿尔特拉公司 静电放电保护电路
CN102799207A (zh) * 2011-05-24 2012-11-28 精工电子有限公司 微调电路及半导体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469884B1 (en) 1999-12-24 2002-10-22 Texas Instruments Incorporated Internal protection circuit and method for on chip programmable poly fuses
JP3908669B2 (ja) 2003-01-20 2007-04-25 株式会社東芝 静電気放電保護回路装置
US6882214B2 (en) 2003-05-16 2005-04-19 O2Micro International Limited Circuit and method for trimming locking of integrated circuits
US7271988B2 (en) 2004-08-04 2007-09-18 Taiwan Semiconductor Manufacturing Company Method and system to protect electrical fuses
JP4685388B2 (ja) 2004-09-06 2011-05-18 Ｏｋｉセミコンダクタ株式会社 半導体装置
US7518843B2 (en) 2005-03-28 2009-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. ESD protection circuit with low parasitic capacitance
JP2007088192A (ja) 2005-09-22 2007-04-05 Sanyo Electric Co Ltd 半導体装置
JP2009177044A (ja) 2008-01-28 2009-08-06 Panasonic Corp 電気ヒューズ回路
JP5286809B2 (ja) 2008-02-05 2013-09-11 ミツミ電機株式会社 半導体集積回路
US7881028B2 (en) 2008-03-04 2011-02-01 International Business Machines Corporation E-fuse used to disable a triggering network
CA2722362A1 (en) 2008-04-25 2009-10-29 Access Business Group International Llc Input protection circuit
US8009397B2 (en) 2008-06-13 2011-08-30 Freescale Semiconductor, Inc. Method and circuit for eFuse protection
US8462575B2 (en) 2010-07-14 2013-06-11 Broadcom Corporation Multi-time programmable memory
US9425185B2 (en) * 2014-05-29 2016-08-23 Globalfoundries Inc. Self-healing electrostatic discharge power clamp

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW358945B (en) * 1995-06-30 1999-05-21 Samsung Electronics Co Ltd Fuse numbering circuit for semiconductor memories
CN101061616A (zh) * 2004-06-03 2007-10-24 阿尔特拉公司 静电放电保护电路
TW200711092A (en) * 2005-09-02 2007-03-16 Novatek Microelectronics Corp Electrostatic discharge (ESD) protection apparatus for programmable device
CN1933156A (zh) * 2005-09-14 2007-03-21 佳能株式会社 半导体器件
CN102799207A (zh) * 2011-05-24 2012-11-28 精工电子有限公司 微调电路及半导体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘军等: "混合信号IC的ESD保护电路设计 ", 《微电子学》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107271888A (zh) * 2017-07-31 2017-10-20 上海华力微电子有限公司 一种单个测试芯片实现多个ip芯片测试的方法
CN108963119A (zh) * 2018-07-25 2018-12-07 郑州云海信息技术有限公司 一种电池包
CN108963119B (zh) * 2018-07-25 2021-06-29 郑州云海信息技术有限公司 一种电池包
CN109244070A (zh) * 2018-09-25 2019-01-18 盛世瑶兰（深圳）科技有限公司 一种电压抑制器及其制备方法
CN109244070B (zh) * 2018-09-25 2020-12-22 嘉兴市晨阳箱包有限公司 一种电压抑制器及其制备方法
CN111199966A (zh) * 2018-11-19 2020-05-26 台湾类比科技股份有限公司 集成电路及其电子熔丝元件的主动式静电放电保护电路
CN111445943A (zh) * 2020-04-15 2020-07-24 武汉金汤信安科技有限公司 一种片上一次可编程电路
CN111445943B (zh) * 2020-04-15 2022-02-11 武汉金汤信安科技有限公司 一种片上一次可编程电路

Also Published As

Publication number Publication date
CN106887425B (zh) 2021-04-16
TW201724455A (zh) 2017-07-01
US9940986B2 (en) 2018-04-10
TWI690050B (zh) 2020-04-01
US20170178704A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
CN106887425A (zh) 用于电熔丝的静电放电保护结构
CN101288215B (zh) I/o单元esd系统
US20040135229A1 (en) Semiconductor device and method of setting input pin capacity
CN104134978B (zh) 具有高的有效维持电压的静电放电（esd）钳位电路
US9385527B2 (en) Enhanced charge device model clamp
TW200824214A (en) Distributed electrostatic discharge protection circuit with varying clamp size
JPH1079468A (ja) 非オーミック特性物質を使用するリードフレーム及び半導体素子
CN103579225B (zh) 包括分布式二极管串的静电放电保护电路
US20100219476A1 (en) Electrostatic protection device for semiconductor circuit
CN110021922A (zh) 超低电容瞬态电压抑制器
US8373953B2 (en) Distribution of electrostatic discharge (ESD) circuitry within an integrated circuit
US6025616A (en) Power distribution system for semiconductor die
CN107731742A (zh) 芯片静电放电总线布线方法及根据该方法得到的芯片
CN107293538B (zh) 暂态电压抑制集成电路
JP4652703B2 (ja) 半導体回路装置及びマルチ・チップ・パッケージ
US20100001394A1 (en) Chip package with esd protection structure
JP2008147376A (ja) 半導体装置
KR20170132371A (ko) 정전기 방전 보호 회로를 구비한 반도체 집적 회로 장치
US20170077060A1 (en) Semiconductor device, semiconductor chip, and method of manufacturing semiconductor device
CN102053216B (zh) 静电放电测试方法
CN217544618U (zh) 一种提高芯片esd性能的封装结构
CN102543995A (zh) 负电源集成电路的静电放电保护电路
JPH01307243A (ja) 半導体集積回路装置
TWM641684U (zh) 控制晶片以及開關電源
KR101147293B1 (ko) 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201117

Address after: Singapore City

Applicant after: Marvell Asia Pte. Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: Kawam International Inc.

Effective date of registration: 20201117

Address after: Greater Cayman Islands, British Cayman Islands

Applicant after: Kawam International Inc.

Address before: Hamilton, Bermuda

Applicant before: Marvell International Ltd.

Effective date of registration: 20201117

Address after: Hamilton, Bermuda

Applicant after: Marvell International Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: GLOBALFOUNDRIES Inc.

GR01 Patent grant
GR01 Patent grant