JP3975587B2 - 内部信号観測回路 - Google Patents
内部信号観測回路 Download PDFInfo
- Publication number
- JP3975587B2 JP3975587B2 JP32783498A JP32783498A JP3975587B2 JP 3975587 B2 JP3975587 B2 JP 3975587B2 JP 32783498 A JP32783498 A JP 32783498A JP 32783498 A JP32783498 A JP 32783498A JP 3975587 B2 JP3975587 B2 JP 3975587B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- external device
- output
- access
- internal signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、集積回路の評価・検証に関し、特に、内部状態を外部から観測可能な信号として出力させ、その信号を解析することにより、設計どおりに動作しているか、不具合発生の原因は何か等を特定する集積回路設計時の動作検証、不良解析に関するものである。
【0002】
【従来の技術】
近年、デジタル放送受信機などに代表されるような映像、音楽、モデム、ICカードなどを扱うセットにおいて、これらの機能をほとんど単体で包含するようなシステムLSIの開発が盛んになっている。
【0003】
システムLSIは文字どおりシステム全体を制御するため、CPU、MPEGデコーダ、AVデコーダ、周辺デバイス制御回路、等が1つのチップに内蔵されており、回路規模も莫大となっている。設計の大変さもさる事ながら、いざチップとして出来上がってからのチップの動作検証にも、内部構成が複雑であるが故期間短縮のため効率的な工夫が要求されている。
【0004】
そこで従来からチップ内部で使用されている信号を通常は別の用途で使用している外部端子に出力させ、その信号を解析するという方法が考案されてきた。特に集積回路の検査の意味合いから、セットに組んだ場合は外部の周辺チップが接続される端子を内部信号を出力させる兼用ピンとして使用し、外部端子設定等で検査モードに設定して兼用ピンから集積回路内部の信号を出力させるという方法を用いてきた。
【0005】
【発明が解決しようとする課題】
しかしながら、従来の内部信号の観測方法では、集積回路の周辺チップ、すなわち外部デバイスを動作させずに集積回路内部の信号を観測するだけしかできないため、セットとして動作させている間に発生する不具合の解析等、実動作中の内部状態の観測が不可能であるという問題点がある。
【0006】
例えばデジタル放送受信機では、外部デバイスとしてフラッシュメモリ、DRAM、チューナー、モデムチップ等があるが、放送を受信しては映像信号、音声信号にデコードしているが頻繁にメモリアクセスが発生しており、時々他のデバイスへのアクセスが生じる。
【0007】
このように実動作中、外部デバイスへのアクセスが皆無であることはありえず動作解析を実動作中に行えば、より実際の現象に近い情報を得ることができるはずである。
【0008】
【課題を解決するための手段】
上記課題を解決するために、第1の発明に係わる内部信号観測回路は、外部デバイスへのアクセスが生じていないことを判定する外部アクセス監視回路と、その場合のみ外部デバイス用の信号と内部信号出力用の信号との兼用ピンから内部信号を選択し出力するセレクタを有する。
【0009】
また、第2の発明に係わる内部信号観測回路は、集積回路と外部デバイスとの間にラッチ回路を設け、外部デバイスに対しアクセスするために必要な一定期間、必要な信号を保持し続けるためのラッチ信号を出力する外部アクセス監視回路を有する。
【0010】
また、第3の発明に係わる内部信号観測回路は、ラッチ回路以外に外部デバイスへ/からの信号の出力を制御するために、出力制御機能付バッファを設け、これら出力制御機能付バッファを制御する信号を出力する外部アクセス監視回路を有する。
【0011】
また、第4の発明に係わる内部信号観測回路は、外部デバイスアクセスタイミング記憶部に設定された外部デバイスのアクセスタイミングに合わせ内部信号を兼用ピンに出力するよう制御する外部アクセス監視回路を有する。
【0012】
【発明の実施の形態】
(実施の形態1)
図1は、本発明の第1の実施形態に係る内部信号観測回路のブロック図である。1は集積回路であり、セレクタ11と外部アクセス監視回路12を有する。外部デバイス制御信号S13は外部アクセス監視回路および集積回路1外部にある外部デバイス2に接続される。また、セレクタ11には外部デバイスアクセス信号線S11と内部信号線S12、および外部アクセス監視回路12からの信号S14が接続され、さらに外部デバイス2とは兼用ピン5を介して兼用信号線S4で接続される。兼用信号線S4にはコネクタ3が接続されており、このコネクタ3には内部信号観測装置が接続される。
【0013】
以上のように構成された第1の実施形態における動作について図1を用いて説明する。外部デバイス制御信号S13は例えば外部デバイス2に対する選択信号すなわちチップセレクト信号である。外部アクセス監視回路12はこの外部デバイス制御信号S13を監視し、外部デバイス2へのアクセスが生じているか否かを判定し、その結果を信号S14としてセレクタ11に出力する。セレクタ11はこの信号S14を受け取り、外部デバイス2へのアクセスがある場合、外部デバイスアクセス信号線S11を、外部デバイス2へのアクセスがない場合は内部信号線S12を、兼用ピン5を介して兼用信号線S4上に出力する。ここで外部デバイスアクセス信号線S11上の信号は、例えば外部デバイス2に対するアドレスやデータ信号のことである。また、内部信号線S12上の信号は観測したい内部状態を示す集積回路の内部信号である。外部デバイス2は外部デバイス制御信号S13により、自身へのアクセスであることを判別した場合兼用信号線上の信号を使用するが、そうでない場合は無視する。外部デバイス2へのアクセスでない場合、兼用信号線S4上には内部信号が出力されているので、コネクタ3を通じて内部信号観測装置4に信号を取り込み、解析を行う。
【0014】
以上のように本発明によれば、外部デバイスへのアクセス中は兼用信号線上に内部信号が出力されることがないため、外部デバイスへのアクセスが異常になることはなく、外部デバイスへのアクセスの合間に内部信号を観測できるため、セットとしての通常動作をさせながら集積回路内部の観測が可能となる。
【0015】
なお、図1では簡単のため1つの外部デバイスとして書いてあるが、もちろん複数の外部デバイスが接続されていてもよい。その場合、外部デバイス制御信号S13も複数となる場合がある。また、特に明記していないが、外部デバイスアクセス信号線S11、内部信号線S12、兼用信号線S4、および外部デバイス制御信号の本数は任意である。これら外部デバイスの数、信号線の本数に関しては以下の実施の形態においても同様である。
【0016】
(実施の形態2)
図2は本発明の第2の実施形態に係る内部信号観測回路のブロック図である。図2においてラッチ回路6および外部アクセス監視回路12については実施の形態1におけるものと同一のものであるので、詳細な説明は割愛する。
【0017】
それでは図2および図3を用いて第2の実施形態における動作を説明する。外部デバイス2に対するアクセスがない場合については実施の形態1で説明した通りであり、兼用信号線S4上には内部信号が出力される。しかし、外部アクセス監視回路12は外部デバイス制御信号S13により外部デバイス2へのアクセスの発生を検知した場合、集積回路外部のラッチ回路6に対し、ラッチ信号S6を出力する。このラッチ信号S6は図3のように兼用信号線S4上の信号がアクセス開始時の(1)の間に立ち下がり、アクセス終了時の再び(1)となっている間に立ちあがる。ラッチ信号S6がHighの期間はラッチ回路6は兼用信号線S4上の信号をスルーで信号線S5上へ出力し、Lowの期間はラッチ回路6はラッチ信号S6が立ち下がる瞬間の兼用信号線S4上の信号を保持し、それを信号線S5上に出力し続ける。従って、信号線S5上の信号は外部デバイス2へのアクセス中(1)に保持される。以上の動作により、ラッチ期間中は兼用信号線S4上には(1)を出力し続ける必要はなくなるため、外部アクセス監視回路からの信号S14に従ってセレクタ11は内部信号(2)、(3)を兼用信号線S4に出力することが可能となる。
【0018】
従って本発明によれば、外部デバイスへのアクセス中であっても内部信号を観測することが可能となり、実施の形態1の発明よりさらに観測の機会を増やすことができる。
【0019】
なお、図3において内部信号を(2)と(3)のように示してあるが、内部信号が出力可能な期間に一種類のみの信号でも、3種類以上の信号を次々に出力させてもよい。また、ラッチ信号の極性はラッチ回路に応じて逆でもよく、アクセス終了後信号S5上のデータが(1)のままでよいのであれば、ラッチ回路をフリップフロップで構成することも可能であり、その場合兼用信号線上の信号について最初の(1)の期間と最後の(1)期間に、S6をパルス状の信号として与えてもよい。
【0020】
(実施の形態3)
図4は本発明の第3の実施形態に係る内部信号観測回路のブロック図である。図4において兼用ピン5、外部デバイスアクセス信号線S11、セレクタ11、外部アクセス監視回路12、出力制御機能付バッファS61およびS62以外は、実施の形態2で説明したものと同じであるから詳細な説明は割愛する。
【0021】
それでは図4および図5を用いて第3の実施形態の動作について説明する。兼用ピン5は本発明では双方向ピンであり、例えばデータ信号である。兼用信号線S4上には集積回路1からの外部デバイス2への出力信号あるいは外部デバイス2から集積回路1への入力信号が乗る。そこでまず、外部デバイス2に対するデータライト時を説明する。
【0022】
外部デバイス制御信号S13により外部アクセス監視回路12は、外部デバイス2へのアクセスが発生したことと同時に、外部デバイス2へのデータライトアクセスが要求されたことを知る。外部アクセス監視回路12は入力有効信号S62をディセーブルすなわちHighにし、出力有効信号S61をイネーブルすなわちLowにし、さらにラッチ信号S6を出力した後、信号S14によりセレクタ11に内部信号を兼用信号線S4上に出力するよう指示する。アクセスの終了時にはラッチ信号S6出力をやめることにより、外部デバイス2には図5の(A)のようにアクセス期間中ライトデータが一定に供給される。
【0023】
次に外部デバイス2からのデータリード時について説明する。外部アクセス監視回路12は外部デバイス制御信号S13により外部デバイス2に対してリードアクセスが発生したことを知る。まず外部デバイス監視回路12は出力有効信号S61をディセーブルすなわちHighにし、入力有効信号S62もディセーブルすなわちHighにする。ラッチ信号S6はHighのまま出力しない。その後セレクタ11に対し、内部信号を兼用信号線S4上に出力するよう信号S14により指示する。アクセス開始からある一定時間後には外部デバイス2から有効なデータが出力されることが分かっているため、集積回路1がリードデータを取り込むのに適切な時間になる直前にはセレクタ11に対し、内部信号の出力を停止させかつ兼用信号線S4上のデータをセレクタを介し外部デバイスアクセス信号線S11上に出力させるべく入力モードに切り替える指示をS14により行う。セレクタ11のデータ入力準備が完了した後、外部アクセス監視回路12は入力有効信号S62をイネーブルすなわちLowにし、信号線S5上のデータを信号S4上に出力させてセレクタを介し集積回路1内に取り込む。
【0024】
以上のように本発明によれば兼用ピンとして使用できるピンを外部デバイスに対する出力ピンに限定することなく、双方向ピンでも可能になるため、内部信号を観測するために必要な兼用ピンの制限を緩和することができる。
【0025】
なお、上記動作の説明でデータリード時にリードしたデータをセレクタを介して集積回路内部に取り込むように記述したが、もちろんセレクタとは別の回路を介して読み込んでもよい。また、出力制御機能付バッファに応じて出力有効信号S61および入力有効信号S62の極性は逆であってもよい。
【0026】
(実施の形態4)
図6は本発明の第4の実施形態に係る内部信号観測回路のブロック図である。図6において外部アクセスタイミング記憶部13および外部アクセス監視回路12以外は実施の形態1と同じ物であるから詳細な説明は割愛する。
【0027】
それでは図6および図7を用いて第4の実施形態における動作を説明する。まず外部アクセスタイミング記憶部13に外部デバイス2に関して外部デバイスアクセス信号を出力したりあるいは外部デバイス2が出力する信号を受け取るのに適切なタイミング情報を設定する。外部デバイスアクセス信号がデータ信号であり兼用信号線S4は外部デバイス2のデータ信号用端子に接続されている場合を例にとって説明すると、図7(A)の外部デバイスへのデータライト時において、兼用信号線S4上に外部デバイス2に書き込むためのデータが集積回路1から出力されるが、そのデータが兼用信号線S4上に存在していなければならない期間は外部デバイス2にとってXWE信号の立ち上がり点Pに対してセットアップ時間Ts、ホールド時間Thであったとする。この場合点PよりTs以前の期間は外部デバイス2にとってデータが不要な期間であり、その不要な期間に兼用信号線S4に内部信号を出力してもよい。次に図7(B)のリード時であるが、この場合は外部デバイスが点Rよりデータを兼用信号線S4上に出力してくるため点R以降集積回路1がデータを取り込んだ後XREを立ち上げてやればよいが、集積回路1からの内部信号の出力と外部デバイス2からのリードデータ出力とが衝突しないよう、点Rより以前の点Qで内部信号の出力は停止しておかなければならない。これらのタイミング上の制約をアクセスタイミング記憶部13に設定しておけば、外部アクセス監視回路12は内部信号を出力する期間ならびに兼用ピン5の入出力方向を判定し、信号S14によりセレクタ11を制御する。
【0028】
以上の構成により、集積回路1外部に特別な外部回路を設けることなく外部デバイス2に対して正常にアクセスしながら、兼用信号線S4上の信号における外部デバイス2にとって不要な期間を内部信号の出力に使用することができるためセットとして通常の動作をさせながら内部信号観測が可能となる。
【0029】
なお、上記説明では例として外部デバイスのデータ端子を使用する場合について説明したがもちろん信号が必要な期間が限定される他の端子であってもよい。
【0030】
また外部デバイスが複数存在する場合は、それぞれの外部デバイスに対応したアクセスタイミング情報を外部アクセスタイミング記憶部に設定すればよい。
【0031】
【発明の効果】
以上のように、第1の発明によれば、外部デバイスになんら影響を与えることなく内部信号観測が可能となる。
【0032】
また、第2の発明によれば、外部デバイスアクセス中でもアクセス中の一部の期間に限って内部信号を観測可能となる。
【0033】
また、第3の発明によれば、外部デバイスに対し出力となる信号のみならず、双方向の信号となるものであっても内部信号出力ピンとの兼用ピンにすることができる。
【0034】
また、第4の発明よれば、集積回路外部に特別な回路を設けずとも、内部信号の観測が可能となる。
【0035】
以上、本発明による内部信号観測回路は、外部デバイスへの通常動作通りのアクセスと、内部信号の観測を同時に実現することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1に係る内部信号観測回路のブロック図
【図2】本発明の実施の形態2に係る内部信号観測回路のブロック図
【図3】本発明の実施の形態2に係る外部デバイスアクセス中の信号状態を示すタイミング図
【図4】本発明の実施の形態3に係る内部信号観測回路のブロック図
【図5】本発明の実施の形態3に係る外部デバイスアクセス中の信号状態を示すタイミング図
【図6】本発明の実施の形態4に係る内部信号観測回路のブロック図
【図7】本発明の実施の形態4に係る外部デバイスアクセス中の信号状態を示すタイミング図
【符号の説明】
1 集積回路
2 外部デバイス
3 コネクタ
4 内部信号観測装置
5 兼用ピン
6 ラッチ回路
11 セレクタ
12 外部アクセス監視回路
S11 外部デバイスアクセス信号線
S12 内部信号線
S13 外部デバイス制御信号
S4 兼用信号線
S6 ラッチ信号
Claims (5)
- 集積回路の内部信号を観測する内部信号観測回路であって、
内部信号観測回路は、
動作中の外部デバイスへの制御信号を監視し、外部デバイスへのアクセス発生の有無を示す信号を出力する外部アクセス監視回路と、前記信号により外部デバイスへのアクセス信号と観測したい内部信号とを切り替え、選択された信号を兼用ピンから出力するセレクタを有する集積回路を有し、
前記兼用ピンには、
外部デバイスと、
前記内部信号を観測する内部信号観測装置を接続するためのコネクタと、
が接続されることを特徴とする内部信号観測回路。 - 外部アクセス監視回路がラッチ信号を出力し、ラッチ回路が前記ラッチ信号により一定期間外部デバイスへ与えるべき信号を保持することを特徴とする請求項1記載の内部信号観測回路。
- 請求項2のラッチ回路の出力ピンに接続され、外部デバイスに対する信号の出力を制御する出力制御機能付出力バッファと、外部デバイスから集積回路に対する信号を制御する出力制御機能付出力バッファとを有し、外部アクセス監視回路が前記出力機能付出力バッファの出力を制御する信号を出力することを特徴とする請求項1記載の内部信号観測回路。
- 外部デバイスのアクセスタイミングを設定する外部デバイスアクセスタイミング記憶部からの情報により、外部デバイスにとって信号が無効な期間を判別し、前記期間のみ内部信号を兼用信号線上に出力する期間を指示する信号をセレクタに出力する外部アクセス監視回路を有することを特徴とする請求項1記載の内部信号観測回路。
- 内部信号が集積回路外部で観測可能な任意の周波数に同期してシリアルで出力されることを特徴とする請求項1記載の内部信号観測回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32783498A JP3975587B2 (ja) | 1998-11-18 | 1998-11-18 | 内部信号観測回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32783498A JP3975587B2 (ja) | 1998-11-18 | 1998-11-18 | 内部信号観測回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000147068A JP2000147068A (ja) | 2000-05-26 |
JP3975587B2 true JP3975587B2 (ja) | 2007-09-12 |
Family
ID=18203512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32783498A Expired - Fee Related JP3975587B2 (ja) | 1998-11-18 | 1998-11-18 | 内部信号観測回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3975587B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002237200A (ja) | 2001-02-13 | 2002-08-23 | Mitsubishi Electric Corp | 半導体装置およびその検査方法 |
-
1998
- 1998-11-18 JP JP32783498A patent/JP3975587B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000147068A (ja) | 2000-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6944737B2 (en) | Memory modules and methods having a buffer clock that operates at different clock frequencies according to the operating mode | |
US6829689B1 (en) | Method and system for memory access arbitration for minimizing read/write turnaround penalties | |
US6965530B2 (en) | Semiconductor memory device and semiconductor memory device control method | |
JP2000222880A (ja) | 半導体記憶装置とその制御方法 | |
KR970006644B1 (ko) | 버스의 데이터전송처리능력(Data throughput)을 향상시키는 버스제어장치 | |
US20210208196A1 (en) | Chip and chip test system | |
US20020029289A1 (en) | Debugging of multiple data processors | |
JP3975587B2 (ja) | 内部信号観測回路 | |
KR100732286B1 (ko) | 시스템 집적 회로 | |
US20080126644A1 (en) | System for generating access conflict in access conflict test | |
JP2000346905A (ja) | 半導体装置およびそのテスト方法 | |
US20050114742A1 (en) | System debugging device and system debugging method | |
EP0793181B1 (en) | Data transmission system between master and slave and slave using the same | |
US7227810B2 (en) | Semiconductor device and testing method for semiconductor device | |
US6839857B2 (en) | Interrupt controller in an interface device or information processing system | |
US6738853B1 (en) | Integrated circuit with built-in processor and internal bus observing method | |
JP2870487B2 (ja) | 半導体装置 | |
JP3119474B2 (ja) | Lsiテスト方法 | |
KR0129918Y1 (ko) | 셀프 테스트 기능을 갖는 메모리장치 | |
JP2009110284A (ja) | 信号処理装置、カード型デバイス及び障害再現方法 | |
KR100282450B1 (ko) | 자동 테스트 기능을 갖는 멀티포트 메모리장치 및 그에 따른 테스트 방법 | |
JPH08147195A (ja) | 障害検出/記録装置 | |
JP4193336B2 (ja) | マイクロコントローラテスト回路 | |
JP3119632B2 (ja) | メガセルテスト装置及びそのテスト方法 | |
JPH11273380A (ja) | Lsi動作モード設定信号取り込み方法およびモード信号取り込み機能つきlsi |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050704 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050816 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070424 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |